JPH0467792B2 - - Google Patents
Info
- Publication number
- JPH0467792B2 JPH0467792B2 JP60100502A JP10050285A JPH0467792B2 JP H0467792 B2 JPH0467792 B2 JP H0467792B2 JP 60100502 A JP60100502 A JP 60100502A JP 10050285 A JP10050285 A JP 10050285A JP H0467792 B2 JPH0467792 B2 JP H0467792B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- present
- conversion element
- sapphire substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Description
〔産業上の利用分野〕
本発明は、使用温度範囲が広く、良好な温度特
性をもち、高信頼性であり、しかも高感度かつ低
消費電力の半導体磁電変換素子に関する。 〔従来の技術〕 従来の半導体電磁変換素子で、最も多く用いら
れているInSbホール素子には、 100℃以上の温度で使用することがむずかし
い。 真性半導体で抵抗値の温度変化が大きく、放
熱のため素子を小さくできない。小さくした場
合には、素子の入力電圧が十分に印加できず、
そのため十分な出力電圧がとれない。 素子の高感度化のため有機の絶縁層を用いて
おり、プロセスが複雑である。 等の問題点があり、その主たる用途は使用条件の
ゆるい家電用の小型モーターに限られていた。 〔発明が解決しようとする問題点〕 そこで、本発明の目的は、上記〜の問題を
解決し、 １ 良好な放熱構造を有し、 ２ 室温で不純物伝導を示す半導体を用い、 ３ 高移動度半導体の結晶がエピタキシー成長す
る基板を採用し、 ４ 素子面積の微小化ができ、しかも、 ５ 高感度素子を製作できる。 等の問題を解決するとともに、従来、不可能と思
われていた、高感度でホール出力の温度特性が極
めて良好であり、しかも素子の入力抵抗値の低下
が高温時でも少なく、しかも従来と比較して使用
温度範囲が広い半導体磁電変換素子を提供するこ
とにある。 本発明の他の目的は、極めて量産性にすぐれ、
たとえば、従来は半導体の製造技術として完成さ
れていない分子線エピタキシー法等をも用いて製
造することが可能であり、あるいはワイヤーボン
デイングもできるように適切に構成した半導体磁
電変換素子を提供することにある。 〔問題点を解決するための手段〕 上述した目的を達成するために、本発明は、表
面を鏡面研磨されたサフアイア基板と、サフアイ
ア基板上に形成されたAsを成分として含む−
Ｖ族化合物半導体薄膜による感磁部とを具備した
ことを特徴とする。 ここで、前記サフアイア基板の表面は、サフア
イアの結晶格子面に平行に鏡面研磨されているの
が好適である。 さらにまた、−Ｖ族化合物半導体薄膜が
InAsもしくはInAsにＰまたはSbを加えた組成か
ら成るのが好適である。 〔作用〕 本発明において、サフアイア基板は半導体薄膜
として良質のものを作製するため、および半導体
磁電変換素子の放熱基体としての効果の両面から
必須のものである。 半導体電磁変換素子におけるこの放熱効果は、
素子を小型に構成できる利点を有する。 なお、本発明の半導体磁電変換素子は、ホール
素子や磁気抵抗素子などのように、磁気信号を検
出し、電気信号に変換して出力する素子であつ
て、ホール効果や、磁気抵抗効果を利用した半導
体の磁電変換素子はすべて本発明の包含する範囲
である。さらにまた、これらの効果と他の効果と
を併用した半導体の磁電変換素子ももちろん本発
明の範囲にある。 当然のことであるが、本発明のこのような半導
体磁電変換素子は、通常の半導体素子と同様に、
ワイヤーボンデイングし、さらに樹脂モールドに
よつてパツケージすることができる。あるいはま
た、モールドせずに、セラミツクケースに収容す
ることもできる。したがつて、本発明半導体磁電
変換素子は、その基本構成が上記のものである限
り、その用途、または、ボンデイング構造、パツ
ケージ構造やパツシベーシヨン等を種々に変形し
たものであつてもよく、それらはすべて本発明の
範囲に属するものである。 〔実施例〕 以下に図面に基づいて本発明の実施例を詳細か
つ具体的に説明する。 第１図ａおよびｂは、本発明半導体磁電変換素
子の１例としてのホール素子の構造を示す。第１
図ａは、その素子をワイヤーボンデイング電極の
位置で切つて示す断面の模式図であり、第１図ｂ
はかかる素子を上面からみた図である。 同図において、１は、サフアイアの基板で、素
子の駆動時の熱放散をも担う基体である。２はサ
フアイア基板１上に結晶成長したAsを含む−
Ｖ族化合物半導体薄膜から成るホール素子感磁部
であり、その厚さは、0.2〜10μmの範囲とするの
が好適である。 ３は化合物半導体薄膜２に取り付けられた外部
接続電極部であり、本例では、AuやAlなどの金
属層によるワイヤーボンデイング電極としてい
る。化合物半導体薄膜２と接する部分には、オー
ミツク接触をなすCuなどによるオーミツク電極
８１を設け、このオーミツク電極８１の他方の面
には、一般に、Niなどの中間層８２を介してワ
イヤーボンデイング電極３を配設する。これらオ
ーミツク電極８１と中間層８２とにより、感磁部
２とワイヤーボンデイング電極３とを電気接続す
ると共にホール素子電極を形成する。 ４はワイヤーボンデイング電極３へワイヤーボ
ンデイングするためのワイヤーである。５はワイ
ヤー４を接続するリードである。６はサフアイア
基板１をアイランド５１をもつ１つのリード５上
に固定するダイボンド接着層である。７はエポキ
シ樹脂などによるモールドであり、所定のパツケ
ージ外形にモールドされている。 本発明半導体磁電変換素子は、このような基体
となる構造を有し、特に、素子の基板であるサフ
アイア基板１の単結晶の結晶面上にエピタキシヤ
ル成長させたAsを含む−Ｖ族の化合物半導体
層２を形成し、それにより感磁部を構成してい
る。 このような本発明の素子は、高温でエピタキシ
ヤル成長させやすく、かつ、高移動度の良質の結
晶が得られるサフアイアの鏡面研磨面を半導体の
結晶成長面として用いるが、特に、サフアイアの
格子面に平行に鏡面研磨された面を半導体の結晶
成長面として用いるのが好ましい。この面に結晶
を成長させた場合には、成長した半導体結晶の電
子移動度が高く、しかも表面が平坦であり、表面
に成長した膜は単結晶であり、素子を高感度化し
やすいという実用上の利点を有する。 本発明半導体磁電変換素子における半導体薄膜
は、鏡面研磨されたサフアイアの面上に直接に結
晶成長によつて形成させたものであり、族およ
びＶ族の原子から成るいわゆる−Ｖ族化合物半
導体薄膜であつて、しかも、Asを含む−Ｖ族
化合物半導体薄膜である。そのなかでも、InAs，
InAsにリンＰを含む化合物、アンチモンSbを含
む化合物、またInAsにGaを含む化合物等が好ま
しい。 なお、これら化合物における組成比は特に限定
されない。InAsに対しても必ずしもInとAsの比
は１対１の原子数比でなくしてもよい。これら
は、磁電変換素子の特性を良好なものにするため
に適当に定めることができるものである。 また、かかる半導体薄膜２には、所要の電子濃
度を得るために、ドナー原子がドープされていて
もよい。そのドナー原子としては、通常化合物半
導体において用いられている慣例のものでよい。 このようにして形成された化合物半導体薄膜
は、単結晶、多結晶または混晶等でよく、これら
のいずれも等しく好ましく用いられる。しかし、
特に好ましいのは単結晶である。 その半導体薄膜の厚さは、高感度素子を得るこ
とおよび低消費電力素子を得る必要から10μm以
下とするのが好ましいが、特に好ましい範囲は
0.2〜5.0μmである。 本発明半導体磁電変換素子の表面には、パツシ
ベーシヨン層として無機質の絶縁層を形成しても
よい。あるいはまた、所望に応じて有機質の絶縁
層を形成してもよい。さらにまた、これらの組合
せを用いてもよい。 本発明半導体磁電変換素子の電極は、一般に半
導体素子で用いられているものを等しく用いるこ
とができる。しかし、好ましい例は、第１図ａに
示したように、オーミツク接触電極８１の上に、
硬い金属層による中間層８２を形成し、さらにそ
の上に、ワイヤーボンデイングのためにAu層な
どのワイヤーボンデイング電極３を形成したもの
を用いる。 本発明の半導体磁電変換素子のより好適な例と
して、例えば、InAs薄膜半導体の例では、オー
ミツク電極８１としてCuを用い、硬い金属層８
２としてNiを用い、その上にAuを形成した三層
の電極構造がある。その場合にNi層を形成する
３代りに、Cuを厚付けして二重構造とすること
もできる。 このように、本発明半導体磁電変換素子では、
本質的に多層の電極を用いるのが好適である。 本発明半導体磁電変換素子では、通常の半導体
素子と同様に、Auワイヤー４によるワイヤーボ
ンデイングを行い、ついでトランスフアーモール
ド法により樹脂パツケージ７が形成される。ここ
で、ハンダを用いるリードボンデイング等を行な
つてもよい。この他、所要に応じて、セラミツク
パツケージや、プリント板に直接に接続したり、
あるいはまたワイヤーボンデイングして実装する
こともできる。すなわち、第１図ａおよびｂは、
これらを例示的に示しているにすぎず、本発明は
この例にのみ限られるものではない。 たとえば、第２図ａおよびｂに示す本発明の他
の実施例では、感磁部２の上に無機質の絶縁層９
を配設し、さらにその上にシリコーン樹脂層を設
け、以て感磁部２の保護を行う。 次に本発明の実施例について述べる。 なお、本発明は、以下の実施例のみならず、前
述の如き半導体磁電変換素子に及ぶことはもちろ
んである。 実施例 １ 鏡面研磨された２インチ角のサフアイア基板上
に、分子線エピタキシー法により、厚さ1.0μm、
電子移動度8000cm2／Ｖ・secのInAs薄膜を結晶成
長させた。 次に、フオトリソグラフイーを応用して、
InAs薄膜をエツチングして、ホール素子のパタ
ーンを形成した。次に、第１図ｂに示したよう
に、ホール素子パターンをもつ感磁部２の端部に
電極８を形成した。その電極８の一部分に、Au
を表面に厚さ2μmほど付着させたワイヤーボンデ
イング電極３を形成した。 電極８は、Cuによるオーミツク電極８１を半
導体膜２であるInAsとの接触部に形成し、その
厚さを2.0μmとし、その上にNiによる中間層８２
を厚さ2.0μmほど形成した。 Auからなる電極３を、この電極８の表面に付
着させた。これらの電極８および３は、蒸着法に
より形成したが、湿式のメツキ法によつて作るこ
とも可能である。その場合、手順は若干異るのみ
である。これら電極および８のパターン形成は、
フオトリソグラフイーを応用してエツチングまた
はリフトオフ等の方法を利用して形成した。 このようにして、２インチ角のサフアイア基板
１上に、多数のホール素子を形成した。 この多数のホール素子を、ダイシングカツター
で切断し、個々のホール素子に切離した。その１
個のホール素子の寸法は、1.1mm角のチツプサイ
ズとした。 ホール素子の電極３とリード５との接続はAu
のワイヤー４のボンデイングによつて行なつた。 ついで、このホール素子のパツケージングとし
て、厚さが1.8mmで、幅が2.4mmで、長さが2.9mmの
樹脂パツケージ７をトランスフアーモールドによ
つて形成した。 本発明半導体磁電変換素子の特性を従来の
InSbによるホール素子と比較した結果を第１表
に示す。
性をもち、高信頼性であり、しかも高感度かつ低
消費電力の半導体磁電変換素子に関する。 〔従来の技術〕 従来の半導体電磁変換素子で、最も多く用いら
れているInSbホール素子には、 100℃以上の温度で使用することがむずかし
い。 真性半導体で抵抗値の温度変化が大きく、放
熱のため素子を小さくできない。小さくした場
合には、素子の入力電圧が十分に印加できず、
そのため十分な出力電圧がとれない。 素子の高感度化のため有機の絶縁層を用いて
おり、プロセスが複雑である。 等の問題点があり、その主たる用途は使用条件の
ゆるい家電用の小型モーターに限られていた。 〔発明が解決しようとする問題点〕 そこで、本発明の目的は、上記〜の問題を
解決し、 １ 良好な放熱構造を有し、 ２ 室温で不純物伝導を示す半導体を用い、 ３ 高移動度半導体の結晶がエピタキシー成長す
る基板を採用し、 ４ 素子面積の微小化ができ、しかも、 ５ 高感度素子を製作できる。 等の問題を解決するとともに、従来、不可能と思
われていた、高感度でホール出力の温度特性が極
めて良好であり、しかも素子の入力抵抗値の低下
が高温時でも少なく、しかも従来と比較して使用
温度範囲が広い半導体磁電変換素子を提供するこ
とにある。 本発明の他の目的は、極めて量産性にすぐれ、
たとえば、従来は半導体の製造技術として完成さ
れていない分子線エピタキシー法等をも用いて製
造することが可能であり、あるいはワイヤーボン
デイングもできるように適切に構成した半導体磁
電変換素子を提供することにある。 〔問題点を解決するための手段〕 上述した目的を達成するために、本発明は、表
面を鏡面研磨されたサフアイア基板と、サフアイ
ア基板上に形成されたAsを成分として含む−
Ｖ族化合物半導体薄膜による感磁部とを具備した
ことを特徴とする。 ここで、前記サフアイア基板の表面は、サフア
イアの結晶格子面に平行に鏡面研磨されているの
が好適である。 さらにまた、−Ｖ族化合物半導体薄膜が
InAsもしくはInAsにＰまたはSbを加えた組成か
ら成るのが好適である。 〔作用〕 本発明において、サフアイア基板は半導体薄膜
として良質のものを作製するため、および半導体
磁電変換素子の放熱基体としての効果の両面から
必須のものである。 半導体電磁変換素子におけるこの放熱効果は、
素子を小型に構成できる利点を有する。 なお、本発明の半導体磁電変換素子は、ホール
素子や磁気抵抗素子などのように、磁気信号を検
出し、電気信号に変換して出力する素子であつ
て、ホール効果や、磁気抵抗効果を利用した半導
体の磁電変換素子はすべて本発明の包含する範囲
である。さらにまた、これらの効果と他の効果と
を併用した半導体の磁電変換素子ももちろん本発
明の範囲にある。 当然のことであるが、本発明のこのような半導
体磁電変換素子は、通常の半導体素子と同様に、
ワイヤーボンデイングし、さらに樹脂モールドに
よつてパツケージすることができる。あるいはま
た、モールドせずに、セラミツクケースに収容す
ることもできる。したがつて、本発明半導体磁電
変換素子は、その基本構成が上記のものである限
り、その用途、または、ボンデイング構造、パツ
ケージ構造やパツシベーシヨン等を種々に変形し
たものであつてもよく、それらはすべて本発明の
範囲に属するものである。 〔実施例〕 以下に図面に基づいて本発明の実施例を詳細か
つ具体的に説明する。 第１図ａおよびｂは、本発明半導体磁電変換素
子の１例としてのホール素子の構造を示す。第１
図ａは、その素子をワイヤーボンデイング電極の
位置で切つて示す断面の模式図であり、第１図ｂ
はかかる素子を上面からみた図である。 同図において、１は、サフアイアの基板で、素
子の駆動時の熱放散をも担う基体である。２はサ
フアイア基板１上に結晶成長したAsを含む−
Ｖ族化合物半導体薄膜から成るホール素子感磁部
であり、その厚さは、0.2〜10μmの範囲とするの
が好適である。 ３は化合物半導体薄膜２に取り付けられた外部
接続電極部であり、本例では、AuやAlなどの金
属層によるワイヤーボンデイング電極としてい
る。化合物半導体薄膜２と接する部分には、オー
ミツク接触をなすCuなどによるオーミツク電極
８１を設け、このオーミツク電極８１の他方の面
には、一般に、Niなどの中間層８２を介してワ
イヤーボンデイング電極３を配設する。これらオ
ーミツク電極８１と中間層８２とにより、感磁部
２とワイヤーボンデイング電極３とを電気接続す
ると共にホール素子電極を形成する。 ４はワイヤーボンデイング電極３へワイヤーボ
ンデイングするためのワイヤーである。５はワイ
ヤー４を接続するリードである。６はサフアイア
基板１をアイランド５１をもつ１つのリード５上
に固定するダイボンド接着層である。７はエポキ
シ樹脂などによるモールドであり、所定のパツケ
ージ外形にモールドされている。 本発明半導体磁電変換素子は、このような基体
となる構造を有し、特に、素子の基板であるサフ
アイア基板１の単結晶の結晶面上にエピタキシヤ
ル成長させたAsを含む−Ｖ族の化合物半導体
層２を形成し、それにより感磁部を構成してい
る。 このような本発明の素子は、高温でエピタキシ
ヤル成長させやすく、かつ、高移動度の良質の結
晶が得られるサフアイアの鏡面研磨面を半導体の
結晶成長面として用いるが、特に、サフアイアの
格子面に平行に鏡面研磨された面を半導体の結晶
成長面として用いるのが好ましい。この面に結晶
を成長させた場合には、成長した半導体結晶の電
子移動度が高く、しかも表面が平坦であり、表面
に成長した膜は単結晶であり、素子を高感度化し
やすいという実用上の利点を有する。 本発明半導体磁電変換素子における半導体薄膜
は、鏡面研磨されたサフアイアの面上に直接に結
晶成長によつて形成させたものであり、族およ
びＶ族の原子から成るいわゆる−Ｖ族化合物半
導体薄膜であつて、しかも、Asを含む−Ｖ族
化合物半導体薄膜である。そのなかでも、InAs，
InAsにリンＰを含む化合物、アンチモンSbを含
む化合物、またInAsにGaを含む化合物等が好ま
しい。 なお、これら化合物における組成比は特に限定
されない。InAsに対しても必ずしもInとAsの比
は１対１の原子数比でなくしてもよい。これら
は、磁電変換素子の特性を良好なものにするため
に適当に定めることができるものである。 また、かかる半導体薄膜２には、所要の電子濃
度を得るために、ドナー原子がドープされていて
もよい。そのドナー原子としては、通常化合物半
導体において用いられている慣例のものでよい。 このようにして形成された化合物半導体薄膜
は、単結晶、多結晶または混晶等でよく、これら
のいずれも等しく好ましく用いられる。しかし、
特に好ましいのは単結晶である。 その半導体薄膜の厚さは、高感度素子を得るこ
とおよび低消費電力素子を得る必要から10μm以
下とするのが好ましいが、特に好ましい範囲は
0.2〜5.0μmである。 本発明半導体磁電変換素子の表面には、パツシ
ベーシヨン層として無機質の絶縁層を形成しても
よい。あるいはまた、所望に応じて有機質の絶縁
層を形成してもよい。さらにまた、これらの組合
せを用いてもよい。 本発明半導体磁電変換素子の電極は、一般に半
導体素子で用いられているものを等しく用いるこ
とができる。しかし、好ましい例は、第１図ａに
示したように、オーミツク接触電極８１の上に、
硬い金属層による中間層８２を形成し、さらにそ
の上に、ワイヤーボンデイングのためにAu層な
どのワイヤーボンデイング電極３を形成したもの
を用いる。 本発明の半導体磁電変換素子のより好適な例と
して、例えば、InAs薄膜半導体の例では、オー
ミツク電極８１としてCuを用い、硬い金属層８
２としてNiを用い、その上にAuを形成した三層
の電極構造がある。その場合にNi層を形成する
３代りに、Cuを厚付けして二重構造とすること
もできる。 このように、本発明半導体磁電変換素子では、
本質的に多層の電極を用いるのが好適である。 本発明半導体磁電変換素子では、通常の半導体
素子と同様に、Auワイヤー４によるワイヤーボ
ンデイングを行い、ついでトランスフアーモール
ド法により樹脂パツケージ７が形成される。ここ
で、ハンダを用いるリードボンデイング等を行な
つてもよい。この他、所要に応じて、セラミツク
パツケージや、プリント板に直接に接続したり、
あるいはまたワイヤーボンデイングして実装する
こともできる。すなわち、第１図ａおよびｂは、
これらを例示的に示しているにすぎず、本発明は
この例にのみ限られるものではない。 たとえば、第２図ａおよびｂに示す本発明の他
の実施例では、感磁部２の上に無機質の絶縁層９
を配設し、さらにその上にシリコーン樹脂層を設
け、以て感磁部２の保護を行う。 次に本発明の実施例について述べる。 なお、本発明は、以下の実施例のみならず、前
述の如き半導体磁電変換素子に及ぶことはもちろ
んである。 実施例 １ 鏡面研磨された２インチ角のサフアイア基板上
に、分子線エピタキシー法により、厚さ1.0μm、
電子移動度8000cm2／Ｖ・secのInAs薄膜を結晶成
長させた。 次に、フオトリソグラフイーを応用して、
InAs薄膜をエツチングして、ホール素子のパタ
ーンを形成した。次に、第１図ｂに示したよう
に、ホール素子パターンをもつ感磁部２の端部に
電極８を形成した。その電極８の一部分に、Au
を表面に厚さ2μmほど付着させたワイヤーボンデ
イング電極３を形成した。 電極８は、Cuによるオーミツク電極８１を半
導体膜２であるInAsとの接触部に形成し、その
厚さを2.0μmとし、その上にNiによる中間層８２
を厚さ2.0μmほど形成した。 Auからなる電極３を、この電極８の表面に付
着させた。これらの電極８および３は、蒸着法に
より形成したが、湿式のメツキ法によつて作るこ
とも可能である。その場合、手順は若干異るのみ
である。これら電極および８のパターン形成は、
フオトリソグラフイーを応用してエツチングまた
はリフトオフ等の方法を利用して形成した。 このようにして、２インチ角のサフアイア基板
１上に、多数のホール素子を形成した。 この多数のホール素子を、ダイシングカツター
で切断し、個々のホール素子に切離した。その１
個のホール素子の寸法は、1.1mm角のチツプサイ
ズとした。 ホール素子の電極３とリード５との接続はAu
のワイヤー４のボンデイングによつて行なつた。 ついで、このホール素子のパツケージングとし
て、厚さが1.8mmで、幅が2.4mmで、長さが2.9mmの
樹脂パツケージ７をトランスフアーモールドによ
つて形成した。 本発明半導体磁電変換素子の特性を従来の
InSbによるホール素子と比較した結果を第１表
に示す。
【表】
ここでInSbホール素子は、基板としてセラミ
ツクを用い、その表面に厚さ5μmの樹脂層により
InSbの真空蒸着膜を接着した構造をもつ市販の
素子である。本発明による素子は、かかる従来例
と同一のチツプサイズであるのにもかかわらず、
使用温度範囲が大きくひろがり、しかも最大入力
電圧も大きくできることがわかる。したがつて、
本発明によるInAsホール素子は、放熱が極めて
良好であることがわかる。 第３図は、本発明によるInAsホール素子の温
度に対する抵抗値の変化（実線）を従来のInSb
ホール素子の場合（破線）と対比して示すもので
ある。本発明では、高温まで特性の変化が少な
く、使用温度の範囲がひろがつていることが明ら
かである。 実施例 ２ 実施例１で製作したInAs薄膜を用い、サフア
イア基板上に0.5mm角のチツプサイズでホール素
子を作つた。このときの電極構成は、実施例１と
同一であるが、すべての電極を湿式メツキ法で形
成した。このInAsホール素子の特性を従来技術
で製作した同一サイズ（0.5mm角）のInSbホール
素子（実施例１参照）の特性と比較した結果を第
２表に示す。
ツクを用い、その表面に厚さ5μmの樹脂層により
InSbの真空蒸着膜を接着した構造をもつ市販の
素子である。本発明による素子は、かかる従来例
と同一のチツプサイズであるのにもかかわらず、
使用温度範囲が大きくひろがり、しかも最大入力
電圧も大きくできることがわかる。したがつて、
本発明によるInAsホール素子は、放熱が極めて
良好であることがわかる。 第３図は、本発明によるInAsホール素子の温
度に対する抵抗値の変化（実線）を従来のInSb
ホール素子の場合（破線）と対比して示すもので
ある。本発明では、高温まで特性の変化が少な
く、使用温度の範囲がひろがつていることが明ら
かである。 実施例 ２ 実施例１で製作したInAs薄膜を用い、サフア
イア基板上に0.5mm角のチツプサイズでホール素
子を作つた。このときの電極構成は、実施例１と
同一であるが、すべての電極を湿式メツキ法で形
成した。このInAsホール素子の特性を従来技術
で製作した同一サイズ（0.5mm角）のInSbホール
素子（実施例１参照）の特性と比較した結果を第
２表に示す。
本発明の半導体磁電変換素子は次のような種々
の効果を有する。 (1) サフアイア基板の放熱体としての効果と、
Asを含む半導体の抵抗値の温度による低下が
少ないという性質との相乗効果により、従来の
素子においては、100℃が使用温度の上限であ
つたのに対して、本発明では、150℃まで使用
温度範囲が拡大されるとともに、素子を小型化
することができ、これがため、かかる素子の量
産上のメリツトが飛躍的に大きくなる。 (2) 放熱効果の効率が高められることにより、素
子を高電圧まで駆動できるので、ホール素子を
製作した場合、大きな出力が得られるととも
に、Asを含む半導体薄膜の使用によりホール
出力の温度変化が小さくおさえられ、従来にな
い高性能ホール素子の実現が可能となつた。す
なわち、高感度かつ高出力であり、しかも良好
な温度特性をもち、使用温度範囲の広い素子を
実現することができる。 (3) 基板の表面が硬く、その表面に形成された半
導体薄膜の上に形成されるワイヤーボンデイン
グ電極をきわめて容易に形成することができ、
しかもそのボンデイングを非常に効果的に行な
えるという従来の磁電変換素子では考えられな
い効果が得られ、量産用の磁電変換素子として
最適であり、かつその工業的有用性は極めて大
であることが明らかとなつた。 (4) 本発明素子の製作プロセスにおいては、サフ
アイア基板の表面上へ特別に絶縁層を形成する
等の処理が不要であり、プロセスが短くなると
いう利点がある。 特に本発明の好適な場合であるInAs薄膜をサ
フアイア上に結晶成長させたホール素子では、高
い電子移動度が得られ、かつ、そのホール出力の
温度変化が定電流駆動でも、定電圧駆動でも同一
であるという使用上前例のないホール素子が得ら
れ、応用範囲が大きく広がることが期待できる。 このように、本発明によつて、工業的大量製造
上の効果が大であり、しかも特性が良好であり、
かつ量産性に優れ、しかも応用上の有用性の大な
る半導体磁電変換素子が得られる。
の効果を有する。 (1) サフアイア基板の放熱体としての効果と、
Asを含む半導体の抵抗値の温度による低下が
少ないという性質との相乗効果により、従来の
素子においては、100℃が使用温度の上限であ
つたのに対して、本発明では、150℃まで使用
温度範囲が拡大されるとともに、素子を小型化
することができ、これがため、かかる素子の量
産上のメリツトが飛躍的に大きくなる。 (2) 放熱効果の効率が高められることにより、素
子を高電圧まで駆動できるので、ホール素子を
製作した場合、大きな出力が得られるととも
に、Asを含む半導体薄膜の使用によりホール
出力の温度変化が小さくおさえられ、従来にな
い高性能ホール素子の実現が可能となつた。す
なわち、高感度かつ高出力であり、しかも良好
な温度特性をもち、使用温度範囲の広い素子を
実現することができる。 (3) 基板の表面が硬く、その表面に形成された半
導体薄膜の上に形成されるワイヤーボンデイン
グ電極をきわめて容易に形成することができ、
しかもそのボンデイングを非常に効果的に行な
えるという従来の磁電変換素子では考えられな
い効果が得られ、量産用の磁電変換素子として
最適であり、かつその工業的有用性は極めて大
であることが明らかとなつた。 (4) 本発明素子の製作プロセスにおいては、サフ
アイア基板の表面上へ特別に絶縁層を形成する
等の処理が不要であり、プロセスが短くなると
いう利点がある。 特に本発明の好適な場合であるInAs薄膜をサ
フアイア上に結晶成長させたホール素子では、高
い電子移動度が得られ、かつ、そのホール出力の
温度変化が定電流駆動でも、定電圧駆動でも同一
であるという使用上前例のないホール素子が得ら
れ、応用範囲が大きく広がることが期待できる。 このように、本発明によつて、工業的大量製造
上の効果が大であり、しかも特性が良好であり、
かつ量産性に優れ、しかも応用上の有用性の大な
る半導体磁電変換素子が得られる。
第１図ａおよびｂは本発明半導体磁電変換素子
の一例としてのホール素子を示す、それぞれ、断
面図および平面図、第２図ａおよびｂは本発明半
導体磁電変換素子の他の例を示す、それぞれ、断
面図および平面図、第３図は本発明半導体磁電変
換素子の一例としてのホール素子の抵抗値と温度
との関係を従来例と対比して示す特性図である。 １……サフアイア基板、２……Asを含む−
Ｖ族化合物半導体層による感磁部、３……ワイヤ
ーボンデイング電極、４……ワイヤー、５……リ
ード、６……接着層、７……モールドパツケー
ジ、８……ホール素子電極、９……無機質絶縁
膜、１０……シリコーン樹脂層、８１……オーミ
ツク電極、８２……中間層、５１……アイラン
ド。
の一例としてのホール素子を示す、それぞれ、断
面図および平面図、第２図ａおよびｂは本発明半
導体磁電変換素子の他の例を示す、それぞれ、断
面図および平面図、第３図は本発明半導体磁電変
換素子の一例としてのホール素子の抵抗値と温度
との関係を従来例と対比して示す特性図である。 １……サフアイア基板、２……Asを含む−
Ｖ族化合物半導体層による感磁部、３……ワイヤ
ーボンデイング電極、４……ワイヤー、５……リ
ード、６……接着層、７……モールドパツケー
ジ、８……ホール素子電極、９……無機質絶縁
膜、１０……シリコーン樹脂層、８１……オーミ
ツク電極、８２……中間層、５１……アイラン
ド。
Claims (1)
- 【特許請求の範囲】 １ 表面を鏡面研磨された単結晶サフアイア基板
と、該サフアイア基板上に直接形成されたAsを
成分として含む−Ｖ族化合物半導体エピタキシ
ヤル薄膜による感磁部とを具備したことを特徴と
する半導体磁電変換素子。 ２ 前記サフアイア基板の表面は、サフアイアの
結晶格子面に平行に鏡面研磨されていることを特
徴とする特許請求の範囲第１項記載の半導体磁電
変換素子。 ３ 前記−Ｖ族化合物半導体エピタキシヤル薄
膜がInAsもしくはInAsにＰまたはSbを加えた組
成から成ることを特徴とする特許請求の範囲第１
項または第２項記載の半導体磁電変換素子。 ４ 表面が鏡面研磨されたサフアイア上にAsを
含む−Ｖ族化合物半導体薄膜をエピタキシヤル
成長させる工程と、 該エピタキシヤル成長薄膜をパターン化する工
程と、 該エピタキシヤル成長薄膜に電極を形成する工
程と、 を少なくとも含む磁電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100502A JPS61259583A (ja) | 1985-05-14 | 1985-05-14 | 半導体磁電変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60100502A JPS61259583A (ja) | 1985-05-14 | 1985-05-14 | 半導体磁電変換素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61259583A JPS61259583A (ja) | 1986-11-17 |
| JPH0467792B2 true JPH0467792B2 (ja) | 1992-10-29 |
Family
ID=14275711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60100502A Granted JPS61259583A (ja) | 1985-05-14 | 1985-05-14 | 半導体磁電変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61259583A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0548375B1 (en) * | 1991-07-16 | 2001-11-28 | Asahi Kasei Kabushiki Kaisha | Semiconductor sensor and its manufacturing method |
| JP2014011343A (ja) * | 2012-06-29 | 2014-01-20 | Asahi Kasei Electronics Co Ltd | ホール素子およびホール素子を用いた半導体装置 |
| US10128434B2 (en) * | 2016-12-09 | 2018-11-13 | Rohm Co., Ltd. | Hall element module |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58135632A (ja) * | 1982-02-08 | 1983-08-12 | Asahi Chem Ind Co Ltd | インジウム−アンチモン−ヒ素系化合物薄膜の製造方法 |
| JPS58153384A (ja) * | 1982-03-05 | 1983-09-12 | Asahi Chem Ind Co Ltd | 磁電変換素子及び磁電変換素子の製造方法 |
-
1985
- 1985-05-14 JP JP60100502A patent/JPS61259583A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61259583A (ja) | 1986-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908685A (en) | Magnetoelectric transducer | |
| TW393567B (en) | Magnetic sensor and its manufacturing method | |
| EP0450601B1 (en) | Magnetoelectric transducer and process for producing the same | |
| JPS6347983A (ja) | 炭化珪素電界効果トランジスタ | |
| HK1000811B (en) | Magnetoelectric transducer and process for producing the same | |
| US4584552A (en) | Hall element with improved composite substrate | |
| JP2005327859A (ja) | 磁気抵抗素子及び回転検出器 | |
| JP5048033B2 (ja) | 半導体薄膜素子の製造方法 | |
| KR940009999B1 (ko) | 자전 변환 소자 및 그의 제조법 | |
| JPH04106988A (ja) | ＩｎＡｓホール素子 | |
| JPH0467792B2 (ja) | ||
| JP2004158668A (ja) | ハイブリッド磁気センサ及びその製造方法 | |
| JPS6068639A (ja) | 樹脂封止型半導体装置 | |
| JPS6120378A (ja) | 磁電変換素子 | |
| CN209434226U (zh) | 一种半导体器件 | |
| JPH02170584A (ja) | 磁電変換素子およびその製造方法 | |
| JP2546921B2 (ja) | 磁気抵抗素子 | |
| JPH01194315A (ja) | 炭化珪素半導体素子 | |
| JPH0471351B2 (ja) | ||
| JPS5866353A (ja) | 半導体装置 | |
| JP2563633B2 (ja) | 砒化ガリウム半導体チップの組み立て方法 | |
| JPS59191393A (ja) | 半導体装置 | |
| JPS58166781A (ja) | 磁電変換素子 | |
| CN114220862A (zh) | 一种GaN垂直MOSFET器件及其制作方法 | |
| JPS61256776A (ja) | 磁電変換素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |