JPS61261973A - フレーム同期パターン分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術（第３図〜第１０図） Ｄ　発明が解決しようとする問題点 Ｅ　問題点を解決するための手段（第１図）Ｆ　作用 Ｇ　実施例（第１図、第２図） Ｈ発明の効果 Ａ　産業上の利用分野 本発明は、特定のフレーム同期パターンの設けられた信
号を処理する場合に使用して好適なフレーム同期分離回
路に関する。

Ｂ　発明の概要 本発明は特定のフレーム同期パターンの設けられた信号
からフレーム同期信号を分離する場合に、パターンの一
致を検出し、このパターンの一致時間をアップダウンカ
ウンタを用いて積分してフレーム同期信号の検出を行う
ことにより、簡単な構成でノイズの影響を受は難い分離
回路を提供するものである。

Ｃ従来の技術 いわゆる高品位テレビの新しい伝送方式としてＭＵＳＥ
　（Ｍｕｌｔｉｐｌｅ　５ｕｂ−Ｎｙｑｕｉｓｔ　Ｓａ
ｍｐｌｉｎｇ　Ｅｎｃｏｄｉｎｇ）方式が提案されてい
る（創立記念講演会予稿、「高品位テレビの新しい伝送
方式（ＭＵＳＥ）　Ｊ、二宮佑−１昭和５９年６月６日
、ＮＨＫ総合技術研究所・放送科学基礎研究所）。

すなわち、この方式においては、送信側で例えば第３図
Ａ−Ｃに示すような輝度信号Ｙと色差信号ＣＮ−Ｃｗが
あった場合に、この内の色差信号ＣＮ−Ｃｗをそれぞれ
１／４に時間軸圧縮し、線順で各対応する輝度信号Ｙの
先端部の水平ブランキング期間に挿入して同図りに示す
ようなＴＣＩ信号を形成する。このＴＣＩ信号を同図Ｅ
に示すように６４．８Ｍ）Ｉｚでサンプリングし、さら
にこのサンプリングデータの４サンプル毎に１サンプル
ずつを抽出して同図Ｆに示すように互にドツトインター
リーブされ４フイールドで一巡するサブナイキス）ｆン
ブリング信号を形成する。従ってサブナイキストサンプ
リングの周波数は１６．２ＭＨｚになり、これによって
本来２０ＭＩＩＺあったベースバンドの信号帯域幅を３
，１ＭＨｚにまで圧縮することができる。この信号を例
えば周波数変ｔ１１　（ＦＭ）　して放送衛星等を介し
て送信を行う。

一方受信側では、受信信号を復調して上述の８．１ＭＨ
ｚのサブナイキストサンプリング信号を取り出す、この
信号を１６．２ＭＨｚでサンプリングし、このサンプリ
ングデータを上述の図のＥに示すようにメモリに書込み
、さらにこれらのデータ及び空白で示される非サンプリ
ング点のデータを同図Ｇに示すように変換・内挿して上
述の図のＤに示すようなＴＣＩ信号を復元する。そして
この信号から上述の図のＡ−Ｃに示すような輝度信号Ｙ
と色差信号ＣＭ−Ｃりを取り出すことができる。

このようにして高品位テレビの信号をＭＵＳＥ方式によ
って、例えば２７ＭＨｚの帯域幅の１チヤンネルの衛星
放送で伝送することが可能となる。

ところで上述の受信側において、サンプリングデータを
得るための１６．２ＭＨｚのクロック信号は、送信側の
１６．２ＭＨｚのクロックと正確に位相同期している必
要がある。これは特に送信側のサンプリングがサブナイ
キストサンプリングであるために、この位相がずれると
正確なサンプリングデータを得られなくなるおそれが多
い。

そこで伝送される信号の水平ブランキング期間の一部（
色差信号の挿入された残りの部分）に、位相同期の基準
とその水平期間に含まれる色差信号ＣＮとＣｖの判別を
兼ねた水平同期信号ＨＤが設けられる。すなわち水平同
期信号ＨＤは具体的には第４図に示すように輝度信号Ｙ
の終端の次のクロックの時点ｆｌ）から時点（１２）ま
での間に形成され、それぞれ色差信号ＣＮ−Ｃ−に対応
した２種の波形が用いられる。そして時点（１）は過渡
点であって、それぞれ前の信号（輝度信号Ｙ）の終端の
レベルと次のレベルとの中間のレベルとされ、レベルと
の中間のレベルとされる。次に時点（２）〜では−のレ
ベルが連続される。さらに時点（１２）も上述の時点（
１１と同様の過渡点であって、それぞれ次の信号（色差
信号Ｃ）の始端のレベルと前のレベルとの中間のレベル
とされる。そしてこの次のクロックの時点から色差信号
ＣＮまたはＣｖが連続される。

なおここで水平同期信号ＨＤは、映像信号（輝度信号Ｙ
、色差信号ＣＭ−Ｃｗ）と同じ極性（正極性）で挿入さ
れている。これは例えばＮＴＳＣ方式のように逆極性の
同期信号とした場合には、信号の全体の振幅が拡大し、
特にＦＭ信号で伝送を行う場合に帯域が広がってしまう
のを防ぐためである。

そして上述の水平同期信号ＨＤについて、時点（３）〜
（９）の期間が位相検出部分とされ、この間の時点（４
）のレベルＡと（８）のレベルＢ、さらに（６）のレベ
第５図に示すような特性で位相誤差の検出を行うことが
できる。ところがこの図からも明らかなように、水平同
期信号ＨＤによる位相同期は、あらかじめその同期時点
から±１クロック期間内になければ引込みが行われない
。

そこで上述の条件まであらかじめ引込んでおくためのフ
レーム同期信号ＶＤが別途設けられる。

すなわち第６図は高品位テレビの１１２５本の水平期間
の内で６０５番目と６０６番目とに設けられるフレーム
同期パターンを示している。

図において、水平同期信号ＨＤに連続して任意の長さの
ブランク期間が設けられ、その後にまず４クロック期間
毎に信号の最高レベルと最低レベルとに反転するパルス
が１７．５対設けられる。その後に１６クロック期間の
最高または最低レベルのパルスが設けられ、さらにその
後に８クロック期間のその前の部分と反転したパルスが
設けられる。

この８クロック期間のパルスの直後に次の水平期間の水
平同期信号Ｔ（Ｄが連続される。そしてこのフレーム同
期信号ＶＤは、６０５番目と６０６番目の水平期間に互
いに反転して設けられ、このフレーム同期信号ＶＤの内
の１６クロック期間のパルスの前縁が位相同期の基準と
して用いられる。

従って上述の信号から同期を得るためには、まず信号の
上述のフレーム同期パターンを検出し、この検出信号を
用いて±１クロツタ期間内に同期を引込み、次いで水平
同期信号ＨＤを用いて位相同期をかけるようにする。そ
こで例えば第７図に示すような回路が提案された。

図において、上述の受信・復調されたＭＵＳＥ方式の信
号が入力端子（１１に供給される。この信号がＡＤ変換
回路（２）に供給され、また基準発振周波数が例えば６
４．８聞２の電圧制御型発振器（ＶＣＸＯ）　（３）か
らの信号が同期発生回路（４）に供給されて各種の同期
信号と共に形成された１６．２ＭＨｚのクロック信号が
ＡＤ変換回路（２）に供給され、クロック信号でサンプ
リングされ例えば８ビツトでデジタル変換された信号が
出力端子（５）に取り出されて後段のメモリ等の復元処
理回路（図示せず）に供給される。

さらに変換回路（２）からの信号がフレーム同期パター
ンの分離回路（６）に供給されて上述のフレーム同期信
号ＶＤが分離され、この分離されたフレーム同期信号Ｖ
Ｄがフレーム位相比較回路（７）に供給される。また上
述の発生回路（４）からの内部フレーム同期信号が比較
回路（７）に供給され、検出された位相誤差信号が位相
制御回路（８）、ゲート回路（９）、ＤＡＡＤ換回路ｌ
を通じて加算回路（１１）に供給され、この加算出力が
ＶＣＸＯ（３）に帰還されてフレーム同期信号ＶＤとの
同期ループが形成される。

また変換回路（２）からの信号が水平同期信号ＨＤの位
相比較回路（１２）に供給されると共に、発生回路（４
）からの内部水平同期信号が比較回路（１２）に供給さ
れ、検出された位相誤差信号が位相制御回路（１３）　
、ＤＡ変換回路（１４）を通じて加算器（１１）に供給
される。

さらにフレーム位相比較回路（７）の出力が引込検出回
路（１５）に供給され、フレーム同期が引込まれていな
いときの検出信号がゲート回路（９）に供給されてゲー
ト回路（９）を導通状態にすると共に水平同期の位相制
御回路（１３）に供給されてこの回路（１３）がリセッ
ト状態にされる。さらにネ食出回路（１５）からの同期
が引込まれていない間のフレーム同期パターンの検出信
号が同期発生回路（４）に供給されて、例えば内部フレ
ーム同期信号を形成するための分周器がリセットされる
。

これによってまず信号中のフレーム同期パターンが分離
され、この分離されたフレーム同期信号ＶＤにて±１ク
ロツタ期間内に同期が引込まれ、さらに水平同期信号Ｈ
Ｄを用いて位相同期がかけられる。

すなわち第８図のフローチャートに示すように、装置の
動作がスタートされると、ステップ〔１〕で初期設定さ
れ、次のステップ〔２〕でフレーム同期信号ＶＤとの位
相同期がかけられる。そしてステップ〔３〕で同期が引
込まれたか否かが判断され、否のときはステップ〔２〕
へ戻される。さらにステップ〔３〕で引込まれたときは
ステップ〔４〕でフレーム同期状態を保持し、ステップ
〔５〕で水平同期信号ＨＤとの位相同期がかけられる。

そしてステップ〔６〕でフレーム同期信号ＶＤの位置が
異常であるか否かが判断され、否のときはステップ〔５
〕へ戻され、このループで位相同期が保持される。また
ステップ〔６〕で異常があるときはステップ〔１〕へ戻
されて、引込動作が最初からやり直される。これによっ
てフレーム同期及び水平同期を用いての位相同期が行わ
れる。

そしてこの装置において、従来のフレーム同期パターン
の分離回路（６）は以下のように構成されていた。

第９図において、入力端子（２１）には例えばＡＤ変換
回路（２）の出力データの最下位ビットが供給される。

この信号が４クロック期間の遅延回路（２２）及び１水
平期間の遅延回路（２３）に供給され、それぞれの遅延
信号と元の入力信号とがエクスクル−シブオア回路（２
４）　　（２５）に供給される。

そしてこれらのエクスクル−シブオア回路（２４）（２
５）の出力がアンド回路（２６）に供給される。

以上の構成において、第９図の波形図Ａに示すようなフ
レーム同期パターンが供給されると、遅延回路（２２）
　　（２３）の出力は波形図Ｂ、Ｃに示すようになり、
エクスルーシブオア回路（２４）　　（２５）の出力は
波形図り、Ｅに示すようになる。そしてアンド回路（２
６）の出力は波形図Ｆに示すようになる。これによって
入力信号の波形がフレーム同期パターンの形状に一致し
たとき、所定時間連続するパルスが形成される。なお斜
線の部分は任意の信号である。

このアンド回路（２６）の出力がモノマルチ（２７）に
供給され、この出力と元のアンド出力とがオア回路（２
８）に供給される。これによってアンド出力の各パルス
が引延され、各パルスのエツジ部に発生する切込が減少
される。さらにこのオア回路（２８）の出力がカウンタ
（２９）　　（３０）のロード端子に供給される。

また１６．２ＭＨｚのクロック信号が端子（３１）を通
じて１／２分周器（３２）に供給され、分周された８、
２ＭＨｚのＱ出力と、その逆位相のＱ出力とがそれぞれ
カウンタ（２９）　　（３０）のクロック端子に供給さ
れる。ここでカウンタ　（２９）　　（３０）はロード
端子が低電位のときにクロックが供給されると所定値に
リセットされ、他のときにはクロック毎にカウントアツ
プされる。従って上述のパルスのエツジ部の切込は４ク
ロック毎に発生され、これを１／２分周の互いに逆相の
クロックでカウントすることにより、いずれか一方の位
相ではクロックと切込が一致しないことになり、その側
のカウンタで波形図Ｇに示すようにカウント値が上昇さ
れる。

そしてこのカウント値が所定値に達した時に波形図Ｆに
示すようなキャリー出力が発生される。

このキャリー出力がオア回路（３３）を通じて取り出さ
れる。なお取り出されるキャリー（オア）出力はモノマ
ルチ等により必要量延長されている。

このオア出力がアンド回路（３４）に供給され、入力端
子（２１）からの信号が反転でアンド回路（３４）に供
給されることにより、このアンド出力には波形図Ｉに示
すように基準タイミング（矢印）を含む期間のパルスが
取り出され、出力端子（３５）に供給される。

このようにしてフレーム同期パターンが検出される。さ
らに後段で例え２ｆ：パルス幅が１６クロックの信号を
分離することにより、基準タイミングを取り出すことが
できる。

ところがこの従来の回路においては、パルスの切込の影
響を除くために２組のカウンタを逆相で駆動するなど構
成が複雑である。さらにこのようにしてもビデオテープ
レコーダの再生出力等のジッター成分の多い信号では切
込が２クロック幅を越えてしまうおそれがあり、このた
めモノマルチ（２７）及びオア回路（２８）のパルス幅
引延回路を設けるために回路規模が一層太き（なる。

また上述の構成を用いても、波形図中に破線で示すよう
にノイズがあった場合には、この点でカウントアツプし
ていたカウンタがリセットされてしまうことになり、こ
れによって検出が不能になってしまうおそれが極めて多
い。しかもこのノイズの影響がパターンの前半であれば
問題がなく、同じＳ／Ｎで場合によって条件が変化する
ことになり、動作上極めて不都合であった。

Ｄ　発明が解決しようとする問題点 従来の回路は上述のように構成されていた。このため回
路構成が複雑になったり、ノイズによってフレーム同期
パターンの分離が良好に行えないなどの問題点があった
。

Ｅ　問題点を解決するための手段 本発明は、入力信号（入力端子（２１）　）に設けられ
た所定の形状のフレーム同期パターンを検出するフレー
ム同期分離回路において、上記入力信号と上記所定の形
状とのパターンの一致を１クロック毎に検出するパター
ン−数構出回路（遅延回路（２２）　　（２３）　、エ
クスクル−シブオア回路（２４）（２５）　）と、この
−数構出回路の出力に応じて一致のときに上記クロック
をアップカウントし不一致のときダウンカウントするパ
ターン一致時間検出回路（アップダウンカウンタ（４１
）　’）とからなり、この時間検出回路のカウント値が
所定値を越したときフレーム同期検出パルス（キャリー
出力）を発生するようにしたフレーム同期分離回路であ
る。

Ｆ　作用 この回路によれば、フレーム同期パターンの一致を検出
し、このパターンの一致時間をアップダウンカウンタを
用いて積分してフレーム同期信号の検出を行っているの
で、簡単な構成でノイズの影響を受は難い分離回路を構
成することができる。

Ｇ　実施例 第１図において、入力端子（２１）からアンド回路（２
６）までの構成は従来と同様である。そしてこのアンド
回路（２６）の出力がアップダウンカウンタ（４１）の
カウント方向の制御端子に供給される。また端子（３１
）からの１６．２ＭＨｚのクロック信号がカウンタ（４
１）のクロック端子に供給される。

さらにカウンタ（４１）のキャリー出力がアンド回路（
３４）に供給される。

従ってこの回路において、第２図の波形図のＡ〜Ｆは前
述の従来の回路と同等である。そしてこの波形図Ｆに示
すアンド出力が方向制御端子に供給されることでカウン
タ（４１）は、斜線で示す通常の映像信号等の期間では
ガウンカウントが連続されカウント値は略“Ｏ″となり
、パターンが一致した時点から波形図Ｇに示すようにア
ップカウントされる。さらにこのカウント値が例えば３
８になると波形図Ｈにしめすようにキャリー出力が発生
される。

このキャリー出力によりアンド回路（３４）からは波形
図１に示すように基準タイミング（矢印）を含む期間の
パルスが取り出される。そしてこの場合に、同期パター
ン中で破線で示すノイズが混入しても、この間に数クロ
ックがダウンカウントされ、キャリー出力の発生が多少
遅れるだけで、これによって検出が不能になってしまう
ことがない。

なおアンド回路（２６）の出力（波形図Ｆ）の高電位期
間は １７．５Ｘ　２　Ｘ　４　＝　１４０ クロック期間あり、１／４が上述の切込に一致したとし
ても５７クロック目でカウント値は３８になる。

従って全体で５０クロックに相当するノイズが混入して
も検出が行われることになり、極めて良好な同期分離を
行うことができる。またこの条件で同期分離を行っも映
像信号を誤検出するおそれはほとんどない。

そして上述のアンド回路（３４）の出力を１４クロック
期間の検出回路（４２）に供給することにより、基準タ
イミングを良好に分離して出力端子（４３）に取り出す
ことができる。

こうしてフレーム同期の分離が行われるわけであるが、
上述の回路によればカウンタが一系統のみで構成が簡単
であると共に、パルス幅引延回路等も不要になる。また
アップダウンカウンタにて積分して検出を行うことによ
り、ノイズの影響も極めて受は難くすることができる。

Ｈ発明の効果 本発明によれば、フレーム同期パターンの一致を検出し
、このパターンの一致時間をアップダウンカウンタを用
いて積分してフレーム同期信号の検出を行っているので
、簡単な構成でノイズの影響を受は難い分離回路を構成
することができるようになった。

【図面の簡単な説明】

第１図は本発明の一例の構成図、第２図はその説明のた
めの波形図、第３図〜第１０図は従来の装置の説明のた
めの図である。 （２１）は入力端子、（２２）　　（２３）は゛遅延回
路、（２４）　　（２５）はエクスクル−シブオア回路
、（２６）（３４）はアンド回路、（３１）はクロック
端子、（４１）はアップダウンカウンタ、（４２）は１
４クロック検出回路、（４３）は出力端子である。 Ｇ、ウシ仁ぴし一一一一一１１．−一　　　　−ｍ−”
”　　　　　　　　　　　　　　　　　　　　　　　″
−−第４因 但祐譲ＪＬ＆叙り持吐ｌ 第５図 第７図 同期引込Ａ７０−÷ヤード 第８図

Claims (1)

1. 【特許請求の範囲】 入力信号に設けられた所定の形成のフレーム同期パター
   ンを検出するフレーム同期分離回路において、 上記入力信号と上記所定の形状とのパターンの一致を１
   クロック毎に検出するパターン一致検出回路と、 この一致検出回路の出力に応じて一致のとき上記クロッ
   クをアップカウントし不一致のときダウンカウントする
   パターン一致時間検出回路とからなり、 この時間検出回路のカウント値が所定値を越したときフ
   レーム同期検出パルスを発生するようにしたフレーム同
   期分離回路。