JPS61261981A - 通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は信号伝送路を通じて第１情報信号を伝送する装
置に関するものであり、本装置は送信機と受信機とを有
し、各送信機は、第１情報信号によって搬送波信号を周
波数変調する手段と、この周波数変調搬送波信号の振幅
制限を行い、これによって周波数変調信号の情報内容が
周波数変調搬送波信号の転移時間内のみに包含される如
くする手段を有し、各受信機は該周波数変調搬送波信号
を復調し、第１情報信号を再生する手段を具えてなる。

本発明はかかる装置に使用する送信機及び受信機にも関
するものである。本発明はさらにこれら装置を有する通
信方式に関するものである。

この種装置は英国特許出願第２０９３６６４号（特願昭
５７−２１３６１号、特開昭５７−１５２．７２７号に
対応）に発表されている。近時事業所用またはローカル
通信用の広帯域通信回路網が注目されてきている。極く
最近比は電話サービスを行う回路網が存在するのみであ
った。しかし現在はディジタルデータサービスがますま
す普及してきており、各種のロ−カル地域回路網（ロー
カル・エリア・ネットワーク・・・ＬＡＮ　）が利用で
きるようになっている。さらに公衆通信網も、ディジタ
ルスイッチの導入によるインテグレーテッドサービセス
デイジタルネットワーク（ＩＳＤＮ）の考えを用いてき
ている。

将来においては、ローカル回路網に完全なテレビジョン
取扱い能力を与えることが要求されることは極めて確か
である。従って、テレビジョン信号の伝達と、例えば電
話サービス、テレビジョン電話及びデータサービスの如
く、個人対個人の通信交換サービスの要求があることと
なる。テレビジョンサービスを付加することは伝送リン
クにおける帯域幅の増加拡大が必要となる。双方向ビデ
オ通信交換用にスター接続回路網を用いるとすると、す
べてのデータ及び音声サービスに加えて、各方向に１つ
以上のビデオチャネルが必要となる。

伝送リンクの長さは小さなＬＡＮの場合の数メーター（
ｍ）より、地域的回路網の場合の数キロメーター（ｋｍ
）の変動がある。

ビデオ信号伝送用のビット速度が１４０Ｍｂｉｔにも達
するディジタル広帯域幅回路網も提案されている。これ
ではデータ信号、音声信号及びビデオ信号は多重化し、
光ファイバによって中央局の交換点に伝送される。この
方式は約１４０ＭＨｚのクロック周波数で動作するスイ
ッチマトリックスを構成させる必要があるため高価とな
る。マルチプレクサ及びデマルチプレクサの構成と、再
形成可能のルートを用いた交換回路網を効率良く使用し
うるようにするため全回路網の同期化が必要である。２
ＭＨｚのクロック速度においては、ＬＳＩ　回路を用い
てこのような装置を構成することが可能であるが、１４
０ＭＨｚのクロック速度では、この周波数における電力
消費の点でその適用は難しい。従って１４０Ｍｂｉｔ／
秒のビット速度を有する完全ディジタル広帯域回路網の
構成は現在の技術では高価となる。

本発明の目的は、上述の如き１４０ＭＨｚ同期方式の如
く高価でなく、テレビグユノ、音−声汲ぴ乞二久サービ
スを可能とする広帯域幅伝送並びに交換方式を提供する
にある。

本発明においては、第１情報信号を信号伝送路に伝送し
、本装置は送信機と受信機とを有しており、送信機は第
１情報信号によって搬送波信号を周波数変調する手段と
、周波数変調された搬送波信号の振幅制限を行い、これ
によって周波数変調信号の情報内容が、周波数変調搬送
波信号の転移時間内のみに包含される如くする手段を有
し、受信機は周波数変調搬送波を復調して第１情報信号
を再生する手段を有しておるもので、前記送信機はさら
に周波数変調を第２情報信号によってさらに追加変調す
る手段を具え、この追加の変調はパルストレーンを用い
、該パルストレーンの各個別パルスの持続時間を第２情
報信号に応じて定め、かつ各パルスの開始時を前記周波
数変調搬送波信号の転移と一致させて行う如くしており
、さらに受信機はかかる追加の変調を復調する手段を具
え、第２情報信号を導出することを特徴とする。

例えばテレビジョン信号の如き広帯域幅信号の周波数変
調によると、所要のビット速度を減少させることができ
、周波数変調信号の回路網同期を不要とする。本発明は
パルス幅変調１．：類似の技術によって振幅制限周波数
変調搬送波に追加のデータ及び音声チャネルを付加しう
ろことを発見したことに基づいて得られたものである。

連続するパルスの前縁を、周波数変調搬送波信号の交互
の転移時と一致せしめる。

角周波数ω。の正弦波条送波を、正弦波ω、で周波数変
調すると、零交差が次式で与えられる周波数変調搬送波
が生ずることは既知である。

ω、ｔ　＋　ｍ　ｓｉｎ　ａ＋、ｔ　＝±ｎπ１）式中
、ｍは変調指数であり、変調信号の帯域幅で除した搬送
波周波数の最大偏倚（エクスカーシション）であり、ｎ
は整数である。

既知の如く、零交差検出器とその出力を濾波する低域濾
波器を用い、上述の零交差より原信号ω、ｔを再生する
ことができる。この零交差検出器は一定振幅を有し、各
零交差に対応する持続時間を有するパルスを形成するも
のである。各零交差のみを考えれば、これらの交互の零
交差は、次の時間に生ずる。

（（ＩＪｃ／２）　ｔ＋（ｍ／２）ｓｉｎ　ωｓｔ＝±
ｎπ・２）式１）と２）とにより表される配置の相違点
は、２）式で表される零交差より再生された信号は、１
）式で表されるものより再生された信号に比し、振幅が
係数２だけ小であり（１／２）　、信号対雑音比が変調
指数の２乗に対応して、係数４だけ小（１／４）である
ことのみである。この原理はより高い周波数分割係数、
すなわち各、４番目、８番目等の零交差にも適用できる
。

持続時間が第２情報信号の瞬時値によって定まり、周波
数変調搬送波信号の適当な転移時に開始するパルスを伝
送することにより追加の情報チャネルを設けることがで
きる。

このような可変持続時間パルスを交互の（１つおきの）
縁部のみでなく、順次の各縁部で伝送するとすると、こ
れらのパルスを伝送するに要する帯域幅は大となり、受
信機の帯域幅は現在のＣＭＯ３集積回路では実現できな
いものとなる。有効周波数を減少させることによって、
現在利用可能なＣＭＯＳファミリーを用いて受信機でデ
ータパルスを検出することができる。これによるとＦＭ
ｆｌｌ送波周波数は２５　Ｍ　Ｈｚ　となり、ピーク偏
倚は７．２ＭＨｚとなる。

第２情報信号は２進形で符号化し、このパルストレーン
は２進値の一方の状態を表す短パルスと、２進値の他方
の状態を表す長パルスを有し、長パルスの持続時間は、
周波数変調搬送波信号の最高周波数の２つの連続する転
移時の間の経過時間より小であり、各パルスの開始時は
周波数変調搬送波信号の転移時と一致させる。

第１情報信号は広帯域アナログ信号、例えばビデオ信号
とする。

本発明による送信機は、第１情報信号によって搬送波信
号を周波数変調する手段と、この周波数変調搬送波信号
の振幅制限を行い、これによって周波数変調信号の情報
内容が周波数変調搬送波信号の転移時間内のみに包含さ
れる如くする手段を具え、本送信機はさらに、周波数変
調を第２情報信号によってさらに追加変調する手段とを
具え、この追加の変調はパルストレーンを用い、該パル
ストレーンの各個別パルスの持続時間を第２情報信号に
応じて定め、かつ各パルスの開始時を前記周波数変調搬
送波信号の転移と一致させて行う如くしたことを特徴と
する。

送信機にはデータを伝送用のｎビットデータワードに集
合させる手段を設けることができ、なおｎは整数である
。データワードの各ビットは異なるデータ源より導出す
ることができる。このデータ集合手段は、並列負荷入力
と直列出力を有するシフトレジスタを設けて構成する。

がくすると複数個のデータ源よりデータを集合させる便
利な回路配置が構成でき、各データ源は同じデータ速度
で動作する必要はなく、データの伝送前は同期していて
も良く、同期していなくても良い。回路が交換通信網の
一部である場合に、一般にディジタルスイッチと同期し
ているワード速度が充分に大であり、充分な速度でオー
バーサンプリングが生ずるときは非同期データを伝送す
ることができる。このとき縁部にはある程度のジッタが
生ずるが、搬送波周波数が高いのでこの影響は小である
。

送信機にはデータワードの転移を供給クロック信号によ
って制御する同期手段を包含させることができる。

かくすると回路を同期スイッチ回路網を有する交換通信
網内で使用することができる。

本発明受信機は周波数変調搬送波を復調して第１情報信
号を再生する手段を具え、該受信機はさらに追加の変調
を復調して第２情報信号を再生する手段を具えることを
特徴とする。

この追加変調復調手段は、入力信号の交互の転移時にパ
ルスを生じ、かつこれらパルスの前縁を、伝送されてく
る短パルスと長パルスの中間の時間だけ遅延させる手段
と、かく遅延させたパルスの前縁にパルスが存在するか
、欠如しているかを検出する決定回路を有する。

これによると、第２情報信号が２進形であり、周波数変
調搬送波信号の伝送すべき２進状態に応じ、周波数変調
搬送波信号の各転移時に短パルス及び長パルスを付加し
て変調している場合に、簡単な回路構成で第２情報信号
を再生することができる。

縁部検出器と決定回路は両者共り形双安定回路で構成す
ることができる。

これにより、第２情報信号の復調に、簡単かつ安価な構
成が使用でき、標準の集積回路を用い、かつ大容量集積
回路内に組込むことを可能とする。

周波数変調搬送波信号の復調手段は、一定振幅で、周波
数変調信号の検出された各転移時の間に対応する持続時
間を有するパルスを発生するパルス発生器と、該パルス
発生器の出力を濾波する低域濾波器とを有し、縁部検出
器の出力によってパルス発生器をトリガする。

受信機はｎビットデータワードを受信する手段を有し、
ここでｎは整数であり、またデータワードの各ビットの
出力を分離する手段を具える。受信した各データワード
は直列入力と並列出力を有するシフトレジスタに導入す
る。

これによって加入者ステーション内の複数個の周辺機器
にサービスを行い、独立のデータチャネルを任意の周辺
機器に別個に割当るか、あるいは１つの周辺機器に組合
せて割当て、より速いデータ伝送速度を得るようにした
簡単で安価な装置が実現できる。

本発明は、複数個の加入者ステーションを有し、かつこ
れら加入者ステーションを接続する交換回路網と各加入
者ステーション相互間に信号を伝送する手段を有し、各
加入者ステーションは送信機、または受信機、あるいは
送信機および受信機を具えてなる通信方式において、 各送信機は、第１情報信号によって搬送波信号を周波数
変調する手段と、この周波数変調搬送波信号の振幅制限
を行い、これによって周波数変調信号の情報内容が周波
数変調搬送波信号の転移時間内のみに包含される如（す
る手段と、該周波数変調を第２情報信号によってさらに
追加変調する手段とを具え、この追加の変調はパルスト
レーンを用い、該パルストレーンの各個別パルスの持続
時間を第２情報信号に応じて定め、かつ各パルスの開始
時を前記周波数変調搬送波信号の転移と一致させて行う
如くし、 各受信機は、周波数変調搬送波信号を復調して第１情報
信号を導出する手段と、追加の変調を復調して第２情報
信号を導出する手段とを具えてなり、 交換回路網は、各加入者ステーションよりの信号を受信
する入力手段と、第１情報信号と第２情報信号とを分離
する分離手段を有し、該分離手段は第２情報信号用の第
１出力と、追加の変調を除いた矩形波周波数変調信号用
の第２出力とを有し１、さらに交換回路網は分離手段の
第１出力を同期ディジタルスイッチ回路網に接続する手
段と、分離手段の第２出力を選択または選択兼分配スイ
ッチ回路網に接続する手段と、矩形周波数変調信号と第
２情報信号を結合する結合出力手段とを有し、該結合出
力手段は、選択または選択兼分配スイッチ回路網より矩
形波周波数変調信号を受信する第１入力と、第２情報信
号を受信する第２入力と、第２情報信号によって追加変
調された矩形波周波数変調信号を生ずる出力とを有して
なることを特徴とする。

入力手段は、受信パルストレーンの前縁に対応する転移
を有する矩形波信号を発生させる手段と、この矩形波信
号を入力手段の第２出力に供給する手段と、追加の変調
を復調して第２情報信号を再生する手段と、第２情報信
号を入力手段の第１出力に供給する手段とを具えてなる
。

さらにこの入力手段は、受信パルストレーンよりクロッ
ク信号を導出する手段を具える。

出力手段は、その第１入力に受信された矩形波周波数変
調信号の各転移においてパルスを発生させる手段を有し
、このパルスの長さは第２入力に供給されるデータ信号
の状態によって定まる如くし、さらにこの複合信号を出
力手段の出力に供給する手段を有してなる。

これによって、同期を不要とする広帯域情報信号が、交
換回路網の個所で低周波数データ信号より分離される如
くし、このため交換回路網を２つの部分、すなわち広帯
域信号用の非同期スイッチ回路網と、低周波データ信号
用の同期スイッチ回路網とによって構成できる如くした
交換通信方式が形成できる。この場合ビデオ信号はディ
ジタル符号化するための１４０ＭＨｚのスイッチ速度を
必要とせずに伝送でき、また交換回路網のビデオ部分も
全体の同期を必要としない。従って選択兼分配スイッチ
回路網は従来よりあるＣＭＯ３集積回路で構成でき、大
容量集積回路化するに適している。

送信機を有する各スイッチの接続加入者ステーションに
はスイッチ点で入力手段を設け、受信機を有する各接続
加入者ステーションにはスイッチ点で出力手段を設ける
。

出力手段は、データワードを供給されたクロックと同期
させて制御し伝送する同期手段を包含する送信機を設け
、供給クロック信号はディジタルスイッチ回路網のクロ
ックより導出する。送信機及び受信機を有する加入者ス
テーションにおいては、第２情報信号用のクロック信号
は、受信機で受信された第２情報信号より再生されたク
ロック信号より導出する。

これによりデータチャネルの全方式の同期は、第１情報
信号源によって変調されたＦＭ信号と無関係となる。

（実施例） 第１図は信号伝送回路配置を示すもので、第１情報信号
源１と第２情報信号源２を有し、これらの出力を送信機
３の第１及び第２入力に接続する。

送信機３は伝送リンク５によって受信機４に結合する。

第１情報信号は送信機３内の搬送波を周波数変調し、周
波数変調した搬送波信号を形成する。

この周波数変調搬送波信号に振幅制限を加え、情報内容
が信号の転移点のみに収容されるようにする。第２情報
信号は可変幅パルスを生じ、その前縁は周波数変調信号
の転移点と一致している。第２情報信号はパルス持続時
間を変調し、かく発生する変調パルスの前縁が周波数変
調搬送波信号の信号転移と一致するようにする。このパ
ルスは各転移の内交互の（１つおきの）転移点の開始個
所のみに一致するようにする。即ち、全ての正方向転移
点、又は負方向転移点のみで開始されるようにする。こ
の信号は送信機３により伝送リンク５を通じ受信機４に
送られる。受信機４は振幅制限周波数変調信号をパルス
幅変調信号より分離する回路を有している。一定振幅で
周波数変調搬送波信号の正方向パルスが伝送されている
時は、その各正方向の転移点又、負方向パルスが伝送さ
れている時は、その各負方向転移点に対応する持続時間
を有するパルスを形成し、かつこのパルスを低域濾波器
で濾波することによって周波数変調搬送波信号より第１
情報信号を再生する。伝送されるパルスの極性に応じ正
方向転移点のみ又は負方向転移点のみにおいてこれらの
パルスを発生させ、パルス幅変調信号の時間が変化する
後縁を検出しないようにする必要がある。

前記第１情報信号は例えばビデオ信号であり、ビデオ信
号を周波数変調形とすることによって４０ＭＨｚ以下の
スイッチ速度で動作する論理回路をもって信号のスイッ
チ（交換）ができかつ伝送を行うことができるので、再
生ビデオ信号は良好な品質となる。第２情報信号は、デ
ータ信号源であり、これを用いることによりビデオ信号
伝送能力に加えデータ伝送能力を付与することができる
。このデータは、ｌ５ＤＮ　１４４Ｋｂｉｔ／Ｓ　（キ
ロビット／秒）のストリーム、１．２又は５Ｍｂｉｔ／
Ｓ　ＬＡＮのストリームとを運び、さらにこれに代え、
またはこれに代え、６４Ｋｂｉｔ／Ｓのチャネルの電話
通話又１才信号の適当な組合せを運ぶ付加チャネルで処
理することができる。

正転移において始まるパルス持続時間を制御することに
よる第２情報信号の挿入は、第１情報信号（或いはビデ
オ信号）によってパルス周波数変調され、かつ第２情報
信号によりパルス幅変調された信号が形成される。これ
ら２つの変調は互いに独立ではない。異なる第２情報信
号に付属するメツセージ内容はビデオ信号を搬送してい
る信号の零交差に対しオフセットを生ずる。これらのオ
フセットは伝送信号の縁部を急速に動作させることによ
り最小となしうる。従って伝送に必要とする帯域幅を４
０ＭＨｚ　レベル以上に増加させる。これはビデオのみ
には適当なレベルである。しかしながら、同軸ケーブル
は数百メータの長さに対し１００ＭＨｚまでの有効帯域
幅を有しているので、この要求は、各リンクが１個のタ
ーミナルのみにサ−ビスするスター回路網においては容
易に満足させることができる。さらに、伝送媒体として
光ファイバを使用するときは、これより遥かに広い帯域
幅が利用可能であり、また遥かに大なる距離の伝達が可
能である。

第１図示の方式が第１情報信号としてアナログビデオ信
号を伝送し、第２情報信号として２進データ信号を伝送
する場合を以下考える。この場合アナログ信号周波数に
よって送信機３の搬送波を変調する。この周波数変調搬
送波信号に振幅変調を加え、アナログ情報は搬送波信号
の転移時間内のみに含有されるようにする。これと同時
にデータ信号は送信すべき２進状態に応じ、長パルス又
は短パルスを形成する。これらの長パルス及び短パルス
の前縁は周波数変調搬送波信号の正（又は負）の転移と
一致する。以下の本実施例の説明においてはこれらのパ
ルスはＦＭ信号の正転移即ち伝送されるパルスの正方向
と一致するものとした。

しかしながら負方向パルスを伝送しうろこと明らかであ
り、この場合、これらの前縁はＦＭ信号の負方向転移と
一致せしめること当然である。

受信機４においては受信信号の正の縁部を検出し、アナ
ログ信号情報に応じて変化する周波数を有するクロック
信号を形成する。このクロック信号の遅延信号を用いて
決定回路を動作させ、長パルス又は短パルスのいずれが
受信されたかを定め、データをビデオ信号より簡単に分
離する。ビデオ信号は一定振幅で持続時間が受信ＦＭ信
号の正転移により定まるパルスを形成し、かく形成され
たパルスの低域濾波を行うことにより検出することがで
きる。

以上説明した方式は完全非同期のものである。

この為ＦＭ信号の各正転移においてデータ信号を付加し
てリンクを通じて伝送し、決定回路出力にこれを再生さ
せる。この場合のサンプル速度はビデオ信号の変調に応
じ、例えば１８と３２ＭＨｚの間に変化せしめる。この
再生したデータサンプルには不整規の間隔でサンプリン
グを行ったことによるジッタが含まれている。ピット速
度が約５　Ｍｂｉｔ／Ｓで到達する単一のデータチャネ
ル上の非同期データに対しては簡単な方式で充分である
。同期データ並びに多重チャネル非同期データリンクの
データ取扱いを可能とするためにはデータ伝送により複
雑な回路を必要とする。

第２図は第１図の送信機３の１例を示すブロック図でる
。第２図に示す送信機は周波数変調器３１に接続された
入力１０を有し、入力１０に供給される第１情報信号は
周波数変調器３１内の搬送波を周波数変調し、その出力
は制限回路３２に供給され、これよりその出力に振幅制
限された周波数変調搬送波信号を生ずる。振幅制限回路
３２の出力はパルス発生器３３の第１入力に接続する。

第２情報信号を送信機３の第２入力２０に供給する。こ
の第２入力２０はパルス発生器３３の第２入力に接続し
、またこのパルス発生器３３の出力を送信機３の出力３
９に接続する。

本回路の動作にあって、入力２０にデータが存する時は
、入力２０の論理値“１”によりパルス発生器３３が長
パルスを発生し、これは周波数変調信号の各正方向転移
において生ずる。同様に入力２０に論理値“０”が生ず
るとパルス発生器３３は周波数変調信号の各正方向転移
にふいて短パルスを生ずる。即ちデータの変化により短
パルスと長パルスの連続が生じ、これらパルスの前縁は
周波数変調信号の正転移と整合している。従って、伝送
リンク５５により伝送される信号はその繰返し速度が周
波数変調により定まり、その持続時間が入力２０に供給
されたデータによる一連のパルスのみとなる。

この為、周波数変調とパルス幅変調との組合せの信号が
生ずる。これに代えて長パルスが論理値“０”を表し、
短パルスが論理値“１”を表すこともできる。パルス発
生器３３により形成される長パルスの持続時間は周波数
変調信号の最−高周波数による偏倚（エクスカーション
）より短いものとするを要すること当然である。この回
路においては受信機において正方向転移のみを検出する
を要するので、信号対雑音比を対応して減少させること
ができる。しかしながら、伝送路の帯域幅を増加させ、
また受信回路の帯域幅を増加させることによって周波、
政変調信号の両方向の転移を使用することもできる。か
くすると送信機は複雑となり、パルス発生器３３により
発生する最長のパルスの持続時間は周波数変調信号の最
高周波数の持続時間の半分以下とする必要がある。

第３図は第１図の方式の受信機４に使用するに適した受
信機の実施例を示す。第３図に示す受信機は、伝送路５
を通じ送信機３より伝送された信号を受信する入力３０
を有している。この入力３０を平衡化兼利得回路４１に
接続し、これによって伝送路５の伝送特性を平衡化し、
受信信号を所定の出力レベルに増幅する。平衡化兼利得
回路４１の出力を決定回路４３の第１入力及び正縁検出
器４２の入力に接続する。正縁検出器４２の出力を決定
回路４３の第２入力及びパルス発生器４４０入力に接続
し、このパルス発生器４４により入力信号の各玉縁にお
いて一定振幅及び一定持続時間のパルスを発生せしめる
。パルス発生器４４の出力を低域濾波器４５、デエンフ
ァシス回路４６、増幅回路４７及びビデオクランプ回路
４８に順次供給し、その出力を受信機の出力４９に供給
する。パルス発生器４４と低域濾波器４５は周波数変調
ビデオ信号の復調器を形成する。決定回路４３は平衡化
兼利得回路４１よりの入力を受信し、周波数変調信号の
正転移に長パルスか或いは短パルスのいずれが付加され
たかを決定する。決定が行われ、２進値パ０”又は２進
値゛′１”のいずれが受信されたかが出力４０にデータ
出力として送出される。

回路４２は正縁検出器として説明したが、負方向のデー
タパルスが伝送される場合には負縁検出器を用いればよ
い。決定回路４３は縁部検出回路４２の出力を受信する
のみで、これによって短パルスと長パルス間の決定を行
う。

第４図は第１図の回路に使用する送信機の一例を示すも
のである。この場合第２情報信号源は１３ビットデータ
ワードを有するものとする。第４図示の送信機は例えば
ビデオ信号の如き広帯域幅アナログ信号に対する入力１
０を有する。この入力１０を増幅器３０１に接続し、そ
の出力をプレエンファシス回路３０２　に接続する。プ
レエンファシス回路３０２の出力をＶＣＯ＜電圧制御発
振器）３０３の制御入力に接続する。プレエンファシス
回路３０２の出力電圧はＶＣＯ３０３の周波数を制御し
、この為ｖＣＯ３０３の出力は広帯域信号（以下ビデオ
信号と略称することもある）によって周波数変調される
。ｖＣ０３０３は矩形波信号を生ずるか、またこれが正
弦波出力を生ずる場合には、これをリミッタに供給し、
これによって正弦波を矩形化する。この信号を２入力Ａ
ＮＤゲート３０４の両入力に供給し、その出力をＤ湿灰
安定回路３０５のクロック入力に接続する。

このＡＮＤゲート３０４はＣＶＯ３０３の出力と双安定
回路３０５のクロック入力間のバッファとしての作用を
するのみである。双安定回路３０５のＱ出力を２入力Ａ
ＮＤゲート３０６の双方の入力に接続し、またこの双安
定回路３０５のＱ出力を同じ双安定回路３０５のリセッ
ト入力に接続する。この双安定回路３０５のセット入力
は高しベノペ即ち論理値“１″に保持する。ＡＮＤゲー
ト３０６の出力を他のＡＮＤゲート３０７の第１入力及
びインバータ３０８の入力に接続する。ＡＮＤゲート３
０７の出力をＡＮＤゲート３０９の第１入力に接続する
。インバータ３０８の出力をカスケード接続した４ビッ
トシフトレジスタ３１０゜３１１、３１２．３１３のク
ロックパルス入力に接続し、更にインバータ３１４の入
力にも接続する。インバータ３１４の出力をインバータ
３１６を通じ、更に２個の直列接続したへＮＤゲート３
１７及び３１８を通じカウンタ３１５のクロックパルス
入力に接続する。

ＡＮＤゲート３１８の出力をカウンタ３１５のクロック
パルス入力に接続し、かつインバータ３１９の入力に接
続する。カウンタ３１５の終端（ターミナル）カウント
出力をＯＲゲート３４０の第１入力に接続し、その出力
をインバータ３２０を通じＡＮＤゲート３０７の第２入
力に接続する。更にこれをＤ湿灰安定回路３２１のリセ
ット入力と他のＤ湿灰安定回路３２２のリセット入力に
接続する。

端子３００をＡＮＤゲート３２３の第１入力に接続し、
その出力をＡＮＤゲート３０９の第２入力に接続する。

ＡＮＤゲート３０９の出力をＤ湿灰安定回路３２１のク
ロック入力に供給する。Ｄ湿灰安定回路３２１のＱ出力
をへＮＤゲート３２３の第２入力に接続する。双安定回
路３２１のＱ出力をシフトレジスタ３１０．３１２゜３
１３の並列負荷エネーブルピン（可能化ピン）に接続す
る。

シフトレジスタ３１３の０３出力をＡＮＤゲート３２４
の第１入力に接続し、その出力をＤ湿灰安定回路３２２
のタロツク入力に接続する。双安定回路３２２のＱ出力
をＡＮＤゲート３２４の第２入力に接続する。

双安定回路３２２のＱ出力をカウンタ３１５の並列負荷
エネーブルピンに接続する。シフトレジスタ３１３の０
３出力をＤ湿灰安定回路３２５の０入力に接続する１、
双安定回路３２５のＱ出力をＮＡＮＯゲート３２６の第
１入力に接続し、その出力をＮＡＮＯゲート３２７の第
１入力に接続する。２個の直列接続ＡＮＤゲート３２９
、３３０を通じ、インバータ３１９の出力を双安定回路
３２５のクロック入力に接続し、更に他のＤ湿灰安定回
路３２８のクロック入力に接続する。双安定回路３２８
のＱ出力をＮＡＮＯゲート３２６の第２入力に接続し、
双安定回路３２８のＱ出力をＮＡＮＯゲート３２７の第
２入力に接続し、かつ同じ回路のリセット入力に接続す
る。ＮＡＮＤゲート３２７の出力をトランジスタＴ１の
ベースに接続し、そのコレクタを正電圧源に接続し、ま
たそのエミッタを抵抗Ｒ１を通じて負電圧源に接続する
。トランジスタＴｌのエミッタと抵抗Ｒ１の接続点を抵
抗Ｒ２を通じて出力端子３９に接続する。双安定回路３
０５．３２１．３２２．３２８のＤ入力は論理値“１”
に接続する。シフトレジスタ３１０の０３出力をシフト
レジスタ３１１のＪ、に入力に接続し、シフトレジスタ
３１１の０３出力ヲ’ｚ７トレジスタ３１２のＪ、に入
力に接続し、シフトレジスタ３１２の０３出力をシフト
レジスタ３１３のＪ。

Ｋ入力に接続する。シフトレジスタ３１０のＪとに入力
を論理値“１”に接続する。かくすると４ビットシフト
レジスタ３１０．３１１．３１２．３１３は１６ビット
シフトレジスタを構成する。この実施例における４ビッ
トシフトレジスタは７４）ＩＣ１９５型のものである。

シフトレジスタ３１０の第１並列入力を論理値“１”に
接続する。他の３個の並列入力は、シフトレジスタ３１
１の４個の並列入力と、シフトレジスタ３１２の４個の
並列入力、並びにシフトレジスタ３１３の始めの２個の
並列入力と共に入力２０よりのデータワードの１３のビ
ットを受信する。シフトレジスタ３１３の第３並列入力
を論理値“０″に接続し、そのシフトレジスタ３１３の
第４並列入力を論理値“１′に接続する。初期リセット
発生器をカウンタ３１５のクセ１ト入力に接続し、また
インバータ３４１を通じＯＲゲート３４０の第２入力に
接続する。この初期リセット発生器は第１回目に電源が
スイッチオンされた初期状態においてカウンタ３１５を
リセットする信号を発生するものであり、電源端子間に
直列に接続された抵抗Ｒ３とコンデンサＣ１とにより構
成される。双安定回路３２１．３２２゜３２５、３２８
のリセット入力は全て論理値“１”に接続する。

電源をスイッチオンすると初期リセット発生器はカウン
タ３１５を０にリセットし、その為最終カウント出力は
論理値“０”となる。この最終カウント出力は双安定回
路３２１及び３２２をインバータ３４１　、ＯＲゲート
３４０及びインバータ３２０を通じてリセットする。こ
の場合双安定回路３２１のＱ出力は論理値“０”であり
、データはシフトレジスタ３１０〜３１３　ニ入力２０
より充填される。ＶＣＯ３０３（７）出力を双安定回路
３０５のクロック入力に供給し、これはクロック入力に
供給される信号の正転移時に短パルスを生ずる。その理
由はＱ出力はリセット入力に接続されており、双安定回
路３０５はこの双安定回路のスイッチ時間に応じ短い時
間間隔後にリセットされるからである。これらの短パル
スはＡＮＤゲート３０６に供給され、その出力は第５図
波形ａで表される。この信号はクロック信号となり、こ
れはゲート及び／又はインバータを通過させることによ
り適当な時間遅延し、これは双安定回路３２１及び３２
２、シフトレジスタ３１０〜３１３、カウンタ３１５及
び双安定回路３２５及び３２８のクロック信号となる。

入力３００が論理値艷０”の場合、シフトレジスタ３１
０〜３１３は情報を直列にシフトしない。これは並列負
荷可能化入力が論理値“０′に保持されているからであ
る。従って、シフトレジスタ３１３の０３出力は論理値
“０”となり、０３出力は論理値“１”となる。双安定
回路３２２のＱ出力は論理値“０”であり、この為カウ
ンタ３１５はプリセットカウントが負荷されているが、
そのりロック入力は不能化されている。双安定回路３２
５の０入力は論理値“１”に保持され、双安定回路３２
５及び３２８に供給されるクロックの各転移時に長パル
スが生じ、これはＮＡＮＯゲート３２７の出力に生じ、
その詳細については以下に説明する。

入力３００の入力信号が論理値“１″となるとクロック
パルスがＡＮＤゲート３０９を通過し、双安定回路３２
１は状態を変化する。この場合、双安定回路３２１のＱ
出力は論理値“０”となり、従ってＡＮＤゲート３２３
の出力も同じとなり、双安定回路３２１のクロック入力
にこれ以上性のクロックパルスが入らないようにする。

波形す、ｃ、ｄ、ｅ、ｆ、。

ｇは次のものを表す。

波形す二入力３００の入力信号、 波形ｃ：ＡＭＤゲート３２３の出力、 波形ｄ：八へＯゲート３０７の出力、 波形ｅ：ＡＮＤゲート３０９の出力、 波形ｆ：双安定回路３２１のＱ出力、 波形ｇ：双安定回路３２１のＱ出力。

双安定回路３２１のＱ出力に接続されているシフトレジ
スタ３１０〜３１３の並列負荷可能化入力はこの場合論
理値“１”となり、インバータ３０８（第５図波形ｈ）
の出力よりのシフトレジスタ３１０〜３１３のクロック
パルス入力はこれらシフトレジスタに前もって負荷され
ているデータをシフトさせる作用をする為、シフトレジ
スタ３１３の０３及び０３出力を直列にシフトする。伝
送される各データワードの第１ビット即ち、スタートビ
トは論理値“０”である如くシ、これによりシフトレジ
スタ３１３の第３並列入力は低電位となる。従って、第
１有効クロックパルスはシフトレジスタ３１３の踊出力
を論理値“１”とする。このクロックにより双安定回路
３２２が動作し、ＡＮＤゲート３２４を通じそのＱ出力
を論理値“１”とし、カウンタ３１５より並列負荷可能
化信号を除去し、このカウンタは＾Ｎロゲート３１８の
出力のクロックパルスによりクロックを与えられている
。ＡＮＤゲート３１８の出力は第５図の波形ｍで示しで
ある。これと同時にシフトレジスタ３１３の０３出力は
論理値“０”となり、この信号は双安定回路３２５の０
入力に供給され、ＮＡＮＯゲート３２７の出力に短パル
スを生じさせ、そのパルスの前縁の位置は双安定回路３
２５及び３２８に供給されるＡＮＤゲート３３０の出力
のクロックパルスにより定まる。

へＮＯゲート３０６の出力に生ずる連続するクロックパ
ルスは第５図波形ａであり、入力２０よりシフトレジス
タに供給される並列データはシフトレジスタを直列にな
ってシフトされ、シフトレジスタ３１３の０３及びＱ３
出力に生ずる。このＱ３出力のデータは第５図波形ｌに
示すものの反転した形であり、この場合ブロックはデー
タを表し、その状態は入力２０に供給される情報によっ
て決定される。

カウンタ３１５は最終ビットがシフトレジスタ３１３に
読出された時最終カウントに到達する如くし、これはシ
フトレジスタ２１０の第１並列入力を高い値に保持する
為に生ずるストップビットをも含んでカウントする。最
終カウントに到達するとカウンタ３１５は出力を生じ、
これは第５図に波形ｍで示す如き形であり、これはＯＲ
ゲート３４０及びインバータ３２０を通じて供給され、
双安定回路３２１及び３２２の入力をリセットする。従
って双安定回路３２１及び３２２の両者のＱ出力は両方
共論理値“０”となり、シフトレジスタ３１０〜３１３
に読み込むべき並列入力に情報を生じ、かつカウンタ３
１５に情報を供給する。この並列情報がカウンタ３１５
に読出されるとリセット信号が除かれ、新規のデータの
伝送処理が入力２０により開始され、これは入力３００
の信号（データフラッグ）が論理値“１”となった時に
開始される。

第６図の波形図を参照して双安定回路３２５の０入力に
供給されたデータが前縁がＦＭクロックの転移点と一致
している長パルス及び短パルスに変換される状態を以下
に説明する。第６図４こおいて波。

形ａは双安定回路３２５のＤ入力に供給されたデータを
示し、波形すはＡＮＤゲート３３０の出力のＦＭクロッ
クであり、これは双安定回路３２５及び３２８のクロッ
ク入力に供給されるものである。双安定回路３２５のＤ
入力に論理値“０”が存し、クロックの正方向縁部がそ
のクロック入力に供給されると、双安定回路３２５のＱ
出力は論理値“０”となる（第６図波形ｄ）。これと同
時に双安定回路３２ＢのＱ出力は論理値“１”となる（
第６図波形ｅ）。

双安定回路３２８のＱ出力はリセット入力に接続されて
いる為、双安定回路３２８のスイッチ時間に基づいて定
まる短い遅延時間の後輪理値“０”に戻る。しかし、こ
の遅延時間はＱ出力とリセット入力の間に遅延装置を設
けることにより任意の所望量だけ増加させることができ
る。双安定回路３２５のＱ出力は論理値“０”である為
ＮＡＮＯゲート３２６の出力は論理値“１”となる。従
って、ＮＡＮＯゲート３２７の出力は波形図ｇの如く双
安定回路３２８のＱ出力（波形図Ｃ）が論理値“０”の
時にのみ論理値“１”となる。従って、双安定回路３２
５の０入力が論理値“Ｏ”の場合、ＮＡＮＯゲート３２
７の出力に短パルスが発生する。

双安定回路３２５及び３２８のクロック入力にＦＭクロ
ックの正方向縁部が供給される時双安定回路３２５のＤ
入力に供給されるデータが、論理値“１”である場合、
これら双安定回路３２５及び３２８の両者のＱ出力は論
理値“ｌ”にセットされる。従ってＮへＮＤゲート３２
６の出力は論理値“０”になりＮＡＮＤゲート３２７の
出力は論理；直“１”となる。短い遅延の後双安定回路
３２８のＱ出力は前と同様にして論理値“０”にリセッ
トされ、さらに遅延時間をおいた後、ＮＡＮＯゲート３
２６の出力は論理値“１”となる。このようにしてＮＡ
ＮＤゲート３２７の出力には長パルスが発生され、この
長パルスの持続時間は短パルスの持続時間に双安定回路
３２８のＱ出力とＱ出力の間の遅延、及びＮＡＮＯゲー
ト３２６内の遅延を加算したものに等しくなる。

長パルス及び短パルスの前縁は双安定回路３２８に供給
されたクロックパルスと一定の関係を保っている。これ
らパルスの前縁の位置はクロックパルスのタイミングと
双安定回路及びゲートを通ずる固定の遅延時間のみによ
って定まる。従って、長パルス及び短パルスの生成は周
波数変調信号の正方向転移と同期して生ずる。送信機内
における周波数変調信号の転移時間の遅延は特に重要な
意味を有していない。これは全ての縁部が同じ時間だけ
遅延しこれら縁部の正確な相互関係のタイミングが重要
であって、縁部自体の絶対的な生成時間は重要でないか
らである。従ってクロックパルスが双安定回路３２５及
び３２８に供給された後一定期間でパルスが開始するこ
とは特に重要性をもたない。これら双安定回路は、ＡＮ
Ｄゲート３０４の出力の正方向転移後見に一定の時間を
おいて動作し、この遅延は全ての縁部に対し一定である
からである。

データフラッグ入力３００への論理値“１”の出現はＦ
Ｍクロック信号と無関係であり、従ってデータフラッグ
とＦＭクロックの相関タイミングに関係がなく、誤差が
ないようにシフトレジスタの動作サイクルを開始しろる
回路配置とすることが望ましい。この特別の実施例にお
いて使用される論理回路ファミリーにおいては、シフト
レジスタ３１０〜３１３への並列負荷信号、即ち双安定
回路３２１のＱ出力は、シフトレジスタ３１０〜３１３
のクロック入力のクロックの転移時、即ちインバータ３
０８の出力より少なくとも１５ｎＳ　（ナノセカンド）
前に生ずる必要がある。ＡＮＤゲー）３０７．３０９．
３２３と双安定回路３２１による回路配置を設けたのは
この目的の為である。

第７図はこの回路配置においてデータフラッグ（波形図
ｂ〉がＦＭクロック（波形図ａ）に対し３つの異なった
時間で生じたときにおける各部の信号の波形図を示すも
のである。これらの異なるタイミングは第７図を左より
右へ向かって３つの部分に分け、部分Ａ、Ｂ及びＣで示
しである。部分ＡはデータフラッグがＦＭクロック転移
より充分前に生じた状態を示す。この場合、ＡＮＤゲー
ト３２３の出力（波形図Ｃ）は論理値“１”となる。こ
れは双安定回路３２１のＱ出力が論理値“１”であるか
らである。ＡＮＤゲート３０７の出力はＡＮ（）ゲート
３０７のスイッチの遅延（波形図ｄ）による遅延をもっ
てＦＭクロックに追従する。また、この為ＡＮＤゲート
３０９の出力は、これにＡＮＩ）ゲート３０９のスイッ
チの遅延（波形図ｅ）による遅延を加えてＦＭクロック
に追従する。この結果双安定回路３２１は状態を変化し
、そのＱ出力は論理値“１″（波形図ｇ）となり、また
そのＱ出力は論理値“０”となる（波形図ｆ）。次いで
シフトレジスタ３１０〜３１３はインバータ３０８の出
力におけるＦＭツクックの次の転移（波形図ｈ）により
クロックを与えられる。双安定回路３２１のＱ出力は双
安定回路３２１のクロック入力にこれ以上のクロックパ
ルスが供給されることを防止する。これはＡＮＤゲート
３２３と３０９を通じて禁止（インヒビット）信号を供
給することにより行う。

第７図は中央Ｂの部分は、データフラッグがＦＭツクッ
クの転移点に極めて接近して生じ、この為双安定回路３
２１に供給されたクロックパルスがこの双安定回路３２
１の状態を変化する為に充分な振幅でない状態を示す。

この場合、Ｑ出力は論理値“０”のままとなっており、
シフトレジスタ３１０〜３１３にクロックが与えられる
ことを防止し、Ｑ出力は論理値“１”のままに留ってお
り、従ってＡＮＤゲート３０９は次のＦＭツクックパル
スの受入れの準備をしている。次のＦＭツクックパルス
が生ずると、この回路は第７図Ａの部分において説明し
たと同様の動作を行う（この場合データフラッグが依然
として高い値を有するものとする）。

第７図の右側の部分Ｃはデータフラッグが関連のＦＭツ
クックの転移後に高くなった場合であり、即ち第７図部
分Ａに示した状態の極端な場合を示す。この場合データ
フラッグは次のＦＭツクック転移より遥か前に高い値と
なる。

゛第４図示の送信機においてＦＭ搬送波周波数は２５Ｍ
Ｈｚにセットされ、アナログ信号はピーク値の偏倚（デ
ビエーション）が７．２ＭＨｚとなるようにする。

この場合ＦＭりｏツクは１７．８ＭＨｚと３２．２１４
ｔ（ｚの間の周波数で変化する。この送信機はスタート
ビット、１３のデータビット及びストップビットより成
り、全体で１５ピツトのワード長を有する一連のワード
を伝送しうる。データフラッグとＦＭツクックの間に非
同期関係を許容するとすると、データフラッグによりセ
ットされるＩ　ＭＨｚの速度のクロックで入力２０より
データを各シフトレジスタに読出す可能性がある。即ち
、データフラッグは繰返し速度がＩ　ＭＨｚのパルスを
有する。かくしてそれぞれがＩ　Ｍｂｉｔ／Ｓまでの速
度のデータを伝送する１３のチャネルを設けるか、或い
は１３チヤネルより少ない数のチャネルの設けるときに
は、これに対応してデータ伝送速度を速（することがで
きる。

第５図ないし第７図にふいては簡単のためＦＭツクック
は変調しないものとして示した。しかしながらＦＭツク
ックの変調はデータ伝送に格別重要な影響を及ぼさない
。最大データ速度は最小搬送波周波数に応じて定まるが
、しかし変調により搬送波周波数が増加すると各ワード
の個別のビットはより急速に伝送されることとなるが、
ワード速度はデータフラッグ速度のみによって定まり、
従って搬送波周波数を変化させることは各データワード
間に伝送できる長パルス（論理値“１”）の数を対応さ
せて変化させるのみである。

第８図は第１図の方式に使用しうる受信機を示すもので
あり、この受信機は第４図に示した送信機と相補形状を
なすものである。第８図示の受信機は入力３０を有し、
この入力は平衡化兼利得段４０１を通じ、インバータ４
０２の入力に接続する。このインバータ４０２の出力を
クロックを与えたＤ湿灰安定回路４０３の入力に接続し
、かつクロックしたＤ湿灰安定回路４０４のＤ入力にも
接続する。双安定回路４０３のＱ出力をＡＮＤゲート４
０５を通じ、双安定回路４０４のクロック入力とシフト
レジスタ４０６のクロック入力に接続する。このシフト
レジスタ４０６は第４図の送信機におけるものと同様の
ものであり、カスケード（縦続）接続した４ビットシフ
トレジスタより成る。双安定回路４０４のＱ出力をシフ
トレジスタ４０６のＪ入力及びに入力に接続する。シフ
トレジスタ４０６のＱＯ出力をＯＲゲート４０７の第１
入力及びＡＮＤゲート４０８の第１入力に接続する。Ｏ
Ｒゲート４０７の出力をＤ湿灰安定回路４０９のリセッ
ト入力に接続する。この双安定回路４０９のＱ出力をＯ
Ｒゲート４０７の第２入力に接続し、かつカウンタ４１
０の並列負荷入力に接続する。このカウンタ４１０の最
終カウント出力をＡＮＤゲート４０８の第２入力並びに
双安定回路４０９のクロック入力に接続する。双安定回
路４０３のＱ出力をＯＲゲート４１１の入力に接続し、
その出力をカウンタ４１０のクロック入力に接続する。

この双安定回路４０３のＱ出力を同じ双安定回路のリセ
ット入力にも接続する。シフトレジスタ４０６の並列出
力は１３ビットのラッチ回路４１２に接続する。ＡＮＤ
ゲート４０８の出力をこのラッチ回路４１２のクロック
ピンに接続し、更にこれはクロック抽出回路４２０に接
続し、この回路は出力４２１上の伝送されてきたワード
レートよりクロックを導出する。これに代えてデータチ
ャネルの１つによってクロック情報を伝送し、ラッチ回
路４１２の並列出力の１つよりこれを導出してもよい。

双安定回路４０３のＱ出力をインバータ４１３の入力に
も接続し、更にＤ湿灰安定回路４１４のリセット入力に
も接続する。インバータ４１３の出力を更に他のインバ
ータ４１５の入力に接続しこのインバータ４１５の出力
を更に他のインバータ４１６とコンデンサＣ２の接続点
に接続し、このコンデンサＣ２はインバータ４１５の出
力とａＣ的に大地に接続する。

インバータ４１６の出力を双安定回路４１４のクロック
パルス入力に供給する。双安定回路４１４のＱ出力を低
域濾波器４１５の入力に接続し、その出力をデエンファ
シス回路４１６の入力に接続する。このデエンファシス
回路４１．５の出力を増幅器４１７を介してクランプ回
路４１８に供給し、その出力をこの受信機の出力４９と
する。

本回路の動作にあたっては、受信信号は入力３０に供給
され、これより平衡化兼利得段４０１に供給されて信号
の縁部を再構成する。インバータ４０２の出力を双安定
回路４０４の９入力に供給し、かつ双安定回路４０３の
クロー！り入力に供給する。双安定回路４０３は正縁検
出器として動作し、入力信号の各正方向転移において短
パルスを生ずる。パルスの長さは双安定回路のＱ出力よ
りそのリセット入力に至る遅延によって定まる。双安定
回路４０３のＱ出力のパルスは約２ゲートの分の遅延と
更にＡＮＤゲート４０５による遅延の分だけ遅延され、
この為双安定回路４０４のＤ入力にパルスが到達してか
ら約１５ｎＳ後に正クロック転移が到達する。短パルス
は１０ｎＳの長さであり、また長パルスは２０ｎＳの長
さである為、決定（判定）は１５ｎＳにおいて行い、長
パルスと短パルスのいず゛れが受信されたかを決定する
。従って短パルスが伝送された場合には、ＡＮＤゲート
４０５の出力におけるクロック転移即ち双安定回路４０
４にクロック入力が生ずる時間において双安定回路４０
４のＤ入力は論理値“０”となる。これに反し、長パル
スが伝送された場合には双安定回路４０４のクロック入
力が生ずるクロック転移時には双安定回路４０４のＤ入
力上には論理値７１１１が依然として存在している。こ
の為双安定回路４０４のＱ出力は論理状態“１”又は“
０”であり、これは双安定回路４０４のクロックパルス
転移の瞬時においてその９入力に現れる。か（してこの
双安定回路４０４は決定回路を形成する。

第４図に示した送信機並びに第８図に示した受信機にお
いては、データワードは常に論理値“０′より開始し、
また伝送すべきデータが存しないときは一連の論理値“
１”、即ち長パルスが伝送されるものとする。双安定回
路４０４のＱ出力に第１番目の論理値“０”が出現する
と、シフトレジスタ４０６のＱＯ小出力論理値“０”と
なり、双安定回路４０９をリセットする。従って双安定
回路４０９のＱ出力は論理値“１″となり、カウンタ４
１０を可能化し、入力信号の正方向縁部より導出される
クロックパルスの計数を開始させる。これと同時にカウ
ンタ４１０の最終カウント出力は論理値“０”をＡＮＤ
ゲート４０８の入力に供給し、ラッチ回路４１２がシフ
トレジスタ４０６の並列出力を蓄積することを防止する
。カウンタ４１０が最終カウントに到達すると最終カウ
ント出力が生じ、これは双安定回路４０９にクロックを
与え、そのＱ出力を論理値“０”とし、かつこれにより
カウンタ４１０にプリセット数を負荷する。これと同時
にＡＮＤゲート４０８が可能化され、シフトレジスタ４
０６の出力にクロックを与え、これをラッチ回路４１２
に導入する。

ラッチ回路４１２の並列出力をこの受信機のデータ出力
４０に供給する。次いでこれと同じ工程が次のデータワ
ードに対して繰返され、この時シフトレジスタ４０６の
ＱＯ小出力再び論理値“０”となり、双安定回路４０９
をリセットさせて始まる。

双安定回路４０３のＱ出力よりの玉縁検出器出力をイン
バータ４１３に供給し、かつ双安定回路４１４のリセッ
ト入力に供給する。インバータ４１３．４１５゜４１６
及びコンデンサＣ２と双安定回路４１４はパルス発生器
を形成し、これは双安定回路４１４のＱ出力における入
力信号の各正方向転移時に一定振幅かつ一定持続時間の
パルスを形成する。このパルスの持続時間は、インバー
タ４１３．．４１５．４１６並びに双安定回路４１４の
伝送遅延とコンデンサＣ２の値によって決定される。双
安定回路４１４のＱ出力より生ずるこの一定持続時間パ
ルスは低域濾波器４１５によって低域濾波され、次いで
デエンファシス回路４１６に供給される。次いでこの出
力レベルは増幅器４１７によって所望の値とされ、受信
機の出力４９に供給される前にクランプ回路４１８によ
りクランプされ、これによって受信機の出力４９におい
ては所望の振幅を有し、所望の黒レベルにクランプされ
たビデオ信号として現れる。

この受信機の論理回路は決定回路４０４を除き、全てＣ
ＭＯ３回路の７４８Ｃフアミリーで形成され、決定回路
４０４はＴＴＬ論理回路の７４３フアミリーより選択し
た双安定回路で構成できる。この選択の理由は現在のＣ
ＭＯ３標準回路は必要とする決定を行い得るような充分
な速度容量を有していないからである。これらの送信機
及び受信機の回路素子は、特別設計の大容量集積回路に
より置き換え得ること当然である。

第９図は第８図に示した受信機の各部の波形図を示す図
である。第９図の波形図はそれぞれ次のものを表す。

波形図ａ；インバータ４０２の出力、即ち決定回路４０
４の０入力及び縁部検出器４０３のクロック入力、 波形図ｂ；縁部検出器４０３のＱ出力、波形図Ｃ；縁部
検出器４０３のＱ出力、波形図ｄ；ＯＲゲート４１１の
出力、即ちカウンタ４１０のクロックパルス入力、 波形図ｅ；八へＯゲート４０５の出力、即ち決定回路４
０４及びシフトレジスタ４０６のクロックパルス入力、 波形図ｆ；決定回路４０４のＱ出力、即ちシフトジスタ
４０６に送られるデータ、 波形図ｇ；シフトレジスク４０６の００出力、波形図ｈ
；双安定回路４０９のリセット入力、波形図１；カウン
タ４１０の並列負荷入力、波形図ｊ；カウンタ４１０の
最終カウント出力、即ちＡＮＤゲート４０８の第２入力
及び双安定回路４０９のクロック入力、 波形図に；ＡＮＤゲート４０８の出力、即ちラッチ回路
４１２のクロック入力、 第４図及び第８図に示した送信機及び受信機の説明は、
広帯域アナログ信号（ビデオ信号）が搬送波を変調する
第１情報信号であり、１３ビットのデータワードが第２
情報信号であるとして説明したが、その他多くの変形が
可能である。例えば、第１情報信号は、搬送波をデータ
速度で２つの周波数の間にスイッチするディジタル信号
とし、また第２情報信号を長い、または短いデータワー
ドを有するものとすることができる。データ信号は１つ
以上のデータ信号源より導出し、送信機の入力２０で多
重化し、受信機の出力４０の後に同様のデマルチプレク
サ回路を設けてもよい。フレーミング及び同期にも各種
の方法を用いることができる。

データ源は同期したものでも、また非同期のものでもよ
い。

以上説明した実施例は固定した伝送路で連結した送信機
及び受信機について行った。しかしながら本発明は多数
の送信機及び受信機があり、これらを選択的にいずれか
の送信機から任意の受信機に交換して接続するものとす
ることができる。このような交換方式の一例を第１０図
にブロック図で示しである。

第１０図に示した通信方式は複数個の加入者ステーショ
ン５１−１〜５１−ロを有し、これらの各々は送信路５
３−１〜５３−ｎ及び受信路５４−１〜５４−ｎによ−
って中央の交換回路網に接続される。これらの送信路及
び受信路は同軸ケーブル、光ファイバまたはその他任意
の利用し得る伝送媒体とし、適当な帯域幅を有するもの
とする。中央交換回路網は複数個の入力回路５２−１〜
５２−ｎを有し、これらは１つの加入者に対し１個づつ
設けてあり更に周波数変調信号に対する゛選択及び分配
スイッチ回路網５７とパルス幅変調データ信号に対する
ディジタルスイッチ６０を有している。各加入者ステー
ションは、送信機３及び受信機４を有しており、これら
は第２図、３図又は４図及び８図に示すような形態のも
のとする。送信機３は第１情報信号を受信する第１入力
１０と第２情報信号を受信する第２入力２０を有する。

各加入者ステーションは、例えばテレビジョン電話方式
等、また同期または非同期のデータ源、例えばコンピュ
ータ端子及び電話通話源等の６４Ｋｂｉｔ／Ｓデイジタ
ルデータ流として符号化する情報信号源を含むものとす
る。

入力回路５２−１〜５２−ｎはそれぞれ送信機３、受信
機４及びインターフェイス回路５５を含んでいる。

各入力回路はＦＭ信号を選択兼分配スイッチ回路網５７
に線５６−１〜５６−〇を通じて供給し、また線５８−
１〜５８−ｎを通じ選択ＦＭ信号を受信する。受信機に
よってパルス幅変調データ信号を分離し、インターフェ
イス回路５５を通じ、線５９−１〜５９−ｎによりディ
ジタルスイッチ６０に供給する。このディジタルスイッ
チ６０よりのディジタルデータを線６１−１〜６１−ｎ
を通じ入力回路５２−１〜５２−ｎに供給する。選択兼
分配スイッチ回路網５７は入力６２−１〜６２−ｍを有
しており、これに分配すべきビデオ信号を接続する。

デジタルスイッチ６０はスイッチすべきデータの種類に
応じ任意の有利な形態とする。これは例えばＩ　Ｍｂｉ
ｔ／Ｓの同期データ流、或いは５４Ｋｂｉｔ同期又は非
同期データ、９．６Ｋｂｉｔの非同期データ等である。

ディジタルスイッチ６０は１４４Ｋｂｉｔのｌ５ＤＮス
イツチまたはパケットスイッチ回路網とする。このディ
ジタルスイッチ６０は、更に公衆交換回路網に接続し得
るＰＡＢＸとなし得る。このようなディジタルスイッチ
の設計自体は既知のものであり、本明細書においては詳
細な説明は行わない。

インターフェイス回路５５はデータ速度をディジタルス
イッチのデータ速度と同期させる手段を有する。従って
各瞬間ビット速度を可変とすることができる。これはス
イッチが受信され、或いは送信されるデータワードのＦ
Ｍ信号のデータ速度がディジタルスイッチ６０より導出
されるクロック情報により決定されるからである。線６
１−１〜６１−ｎにより受信されるデータはクロック情
報を含んでふり、これはインクフェイス回路５５により
抽出され、送信機３のデータフラッグを動作させるのに
使用することができる。これと同じ処理は、加入者ステ
ーションにおいて反復され、各加入者ステーションより
送信されるデータを同期させることができる。低速非同
期データはオーバーサンプリング技術によって同期スイ
ッチ６０を通じ伝送させることができる。

上述の回路は交換回路網より個別の加入者ステーション
へ単一のビデオ信号を伝送するのみ、またはこれと反対
方向に伝送するのみに使用できるものである。もし更に
追加のビデオ信号を同時に伝送することが要求されるな
らば、伝送リンクが充分な帯域幅を有する場合に限り、
他のビデオ信号を周波数分割多重化することによって初
めて行うことができる。これには関連の加入者ステーシ
ョン５１−１〜５１−ｎ及び対応の中央交換回路網の入
力回路５２−１〜５２−ｎに周波数分割マルチプレクサ
及びデマルチプレクサをそれぞれ設ける必要がある。

伝送リンクに光ファイバを用いる場合には波長分割多重
を用いることによって多数の周波数変調信号、を伝送す
ることができる。この場合にも各加入者に対し適当なマ
ルチプレクサ及びデマルチプレクサを設ける必要がある
。

入力回路内に設けである送信機３はＶＣＯ（電圧制御発
振器）を必要としない。これは選択スイッチ５７よりの
入力信号は既に振幅制限周波数変調信号となっており、
この為、これを直接ＡＮＤゲート３０４の入力に供給し
得るからである。更に中央のスイッチ回路網においてＦ
Ｍ信号を復調する必要はなく単にこれより第２情報信号
を取出すのみでよい。送信機出力はＯＲゲート４１１の
出力より取出し得る。加入者ステーション及び入力回路
の両者において送信機には第１情報信号を伝送する必要
があるかないかに応じ、搬送波信号を供給する。従って
加入者ステーションより第１情報信号を伝送しない場合
にも加入者ステーションにはｖＣＯを設ける必要がある
。この場合、または第１情報信号の伝送中にｖＣＯは通
常の変調しない周波数にセットする。更に、交換回路網
が入力回路内の送信機に常にＦＭ大入力供給することが
保証されない場合には送信機にはりＣＯと共に適当な選
択回路を設け、ＦＭ信号が生じない場合にｖＣＯを動作
させる必要がある。第１情報信号が存在すると否とに関
係なく、第２情報信号を伝送し得るようにする為、搬送
波信号を設ける必要がある。

線５９−１〜５９−ｎ及び６１−１〜６１−ｎは各種の
データアッセンブリパッケージに適する多重導体を有す
る必要がある。例えば第８図示の受信機においては１３
心の線路が適当である。更に１つ以上の広帯域幅信号を
１つの加入者に伝送する場合には線５６−１〜５６−ｎ
及び５８−１〜５８−〇は対応する導体数を有する必要
がある。

第１１図は選択兼分配スイッチ回路網５７の可能な形態
を示すブロック図である。第１１図の回路網は１６個の
入力５０１−５１６と１６個の出力５１７−５３２を収
容するものであるが、適当数のスイッチマトリクスを設
けることにより任意の数の入力及び出力を設けることが
できる。入力５０１−５１６　は対にして８個の２Ｘ２
のスイッチマトリクス５３３−５４０に接続す゛る。２
×２のスイッチマトリクス５３３−５４０の第１出力を
第１の８×８スイツチマトリクス５４１の入力に接続し
、２×２スイッチマトリクス５３３−５４０の第２出力
を第２の８×８スイツチマトリクス５４２に接続する。

スイッチマトリクス５４１の出力を個別に８個の２×２
スイッチマトリクス５４３−５５０の第１入力に接続し
、またスイッチマトリクス５４２の出力を個別にスイッ
チマトリク５４３−５５０の第２入力に接続する。スイ
ッチマトリクス５４３−５４６の出力を個別に対応の８
×８分配マトリクス５５１０入力に接続し、またスイッ
チマトリクス５４７−５５０の出力を個別に８×８分配
マトリクス５５２の対応入力に接続する。端子５５３．
５５４．５５５を分配マトリクス５５２０入力１，２．
３に接続し、またマトリクス５５２を通じ分配マトリク
ス５５２の入力１゜２．３に接続する。２×２マトリク
ス５４５及び５４６の第２入力を分配マトリクス５５１
及び５５２の入力４及び５にそれぞれ接続し、また２×
２マトリクス５４７及び５４８の第１出力を分配マトリ
クス５５１及び５５２の入力６及び７にそれぞれ接続す
る。

この８Ｘ８スイツチマトリクス５４１及び５４２は第１
２図に示す如く構成し、また８×８分配マトリクス５５
１及び５５２は第１３図に示す如く構成し、２Ｘ２スイ
ッチマトリクス５３３−５４０及び５４３−５５０　は
第１４図の如く構成する。

第１２図は８×８スイツスチマトリクスでスイッチマト
リクス５４１及び５４２　に使用するに適するものの回
路図を示す。第１２図示のスイッチマトリクスは８個の
入力端子６０１−６０８を有し、これを２×２スイッチ
マトリクス５３３−５４０の対応出力に接続する。入力
端子６０１−６０８は８人カマルチブレクサ６１１−６
１８のデータ入力に接続し、端子６０１−６０８は、こ
れら各マルチプレクサのｏＯ〜Ｄ７入力に接続する。

図示の実施例において、マルチプレクサ６１１−６１８
はそれぞれ７４８Ｃ１５１型集積回路により形成する。

マルチプレクサ６１１−６１８の出力はスイッチマトリ
クスの８個の出力端子６２１〜６２８に接続する。マル
チプレクサ６１１　は更に４個の入力６３１〜６３４を
有し、その内の３個の入力はいずれの入力信号をスイッ
チして選択して出力に送出するかに使用され、残りのも
は可能化（エネーブル）入力であり、これはいずれの信
号も出力に出現することを防止するか或いはこれを出現
させる為に使用するものである。同様に同じ目的でマル
チプレクサ６１２　も４個の他の出力６３５〜６３８を
有し、マルチプレクサ６１３はさらに４個の入力６４１
〜６４４を有し、マルチプレクサ６１４はさらに他の４
個の入力６４５〜６４８を有し、マルチプレクサ６１５
　はさらに他の４個の入力６５１〜６５４を有し、マル
チプレクサ６１６はさらに他の４個の入力６５５〜６５
８を有し、マルチプレクサ６１７はさらに他の４個の入
力６６１〜６６４を有し、かつマルチプレクサ６１８は
他の４個の入力６６５〜６６８を有している。

第１２図示のスイッチマトリクスにより８個の入力端子
６０１〜６０８の任意のものにおける任意の信号を８個
の出力中の任意のものにスイッチして送出することがで
きる。特に１個の入力を１個以上の出力にスイッチする
ことができ、゛この場合１個の入力を８個の全部の出力
に送出することもてきる。入力端子６０１〜６０８の入
力信号は振幅制限信号である為、これら全ての信号は信
号の転移の時間においてのみ情報を有しており、これら
が伝達される。従って単一の論理ゲートを使用し、信号
のスイッチが可能である。これはかかる論理回路の出力
に高論理レベルと低論理レベル間の転移時が忠実に再生
されるからである。特に入力信号の連続する正方向また
は負方向の相対位置は出力に忠実に再現され、これが周
波数変調信号の正確な特性であり、この場合これをスイ
ッチ回路網通過中において忠実に保持している必要があ
る。連続転移時の相対的時間は保持する必要がない。こ
れはこれらの時間は立上がり時間及び立下がり時間並び
にゲートのスレショールド（しきい）電圧により定まる
からである。

第１３図は分配マトリクス５５１及び５５２に使用する
に適当な分配マトリクスの回路図である。第１３図に示
す分配マトリクスは８個の入力端子７０１〜７０８を有
し、これは２Ｘ２スイッチマトリクス５４３−５５０の
対応の出力に接続するものである。入力端子７０１〜７
０８は対応の１個の８人カマルチプレクサ７１１〜７１
８の１つの入力に接続するものであり、端子７０１〜７
０８は各マルチプレクサの０７入力に接続するものであ
る。他の７個の入力１〜７は各マルチプレクサ７１１〜
７１８の他の７個の入力に接続する。図示の実施例にお
いて各マルチプレクサ７１１〜７１８は７４ＨＣ１５１
型集積回路により形成できる。マルチプレクサ７１１〜
７１８の出力は分配マトリクスの８個の出力端子７２１
〜７２８に接続する。マルチプレクサ７１１　はさらに
４個の人カフ３１〜７３４を有し、これらの内の３個の
入力はいずれの入力信号を出力に通過させるかを選択す
るためのものであり、他の１つは可能化入力であり、こ
れはいずれかの信号を出力に通過させるか或いは阻止す
るかに使用する。同様に同じ目的でマルチプレクサ７１
２は他の４個の入カフ３５〜７３８を有し、マルチプレ
クサ７１３は４個の他の入カフ４１〜７４４を有し、マ
ルチプレクサ７１４は他の４個の入カフ４５〜７４８を
有し、マルチプレクサ７１５は他の４個の人カフ５１〜
７５４を有し、マルチプレクサ７１６は他の４個の人カ
フ５５〜７５８を有し、マルチプレクサ７１７は他の４
個の人カフ６１〜７６４を有し、マルチプレクサ７１８
は他の４個の人カフ６５〜７６８を有する。

第１３図示の分配マ）　ＩＪクスを用いて入力端子１〜
７の上の任意の信号を８個の出力の内の任意のものにス
イッチして送出することができる。特に１個の入力を１
個以上の出力に送出することができ、これは１つの入力
を８個全部の出力にスイッチして送出する場合を包含す
る。人カフ０１〜７０８はそれらの入力に接続されてい
るマルチプレクサの出力のみにスイッチすることができ
る。

第１４図は２個の入力８０１及び８０２と２つの出力８
０３及び８０４を有するスイッチマトリクスを示すもの
である。入力８０１を２個のＮＯＲゲート８０５及び８
０６の第１入力に接続し、入力８０２を２個のＮＯＲゲ
ート８０７及び８０８の第１入力に接続する。第１制御
入力８０９をＮＯＲゲート８０５及び８０８の第２入力
に接続し、第２制御入力８１０をＮＯＲゲート８０６及
び８０７の第２入力に接続する。ＮＯＲゲート８０５及
び８０７の出力はＯＲゲート８１１の対応の入力に接続
し、その出力はスイッチマトリクスの出力８０３に供給
し、またＮＯＲゲート８０６及び８０８の出力はＯＲゲ
ート８１２の対応入力に接続し、その出力をスイッチマ
トリクスの出力８０４に接続する。制御入力８０９に論
理値“１”が接続され、制御入力８１０に論理値“０”
が接続された場合には入力８０１に存している信号の反
転信号が出力８０４に生じ、入力８０２に存する信号の
反転信号が出力８０３に生ずる。制御入力８０９に論理
値“０°が供給され、制御入力８１０に論理値“１”が
供給される場合には入力８０１に存する信号の反転信号
が出力８０３に生じ、入力８０２に供給される信号の反
転信号が出力８０４に生ずる。第１４図示の回路によっ
ては、１個の入力を双方の出力に接続することはできな
い。

第１１図に示した選択兼分配スイッチ回路網５７は第１
２図、１３図及び１４図に示したマ）　＋Ｊクスとこれ
ら対応の各マトリクスの制御入力に信号路５６１゜５６
２、５６３．５６４を通じて制御信号を発生する制御ユ
ニット５６０を使用する。この制御二ニット５６０はマ
イクロプロセッサであり、この交換スイッチ回路網を再
構成可能にするものであって、これは例えばヘーンズ、
ブイ、イー、　　（Ｂｅｎｅｓ、　Ｖ、　Ｂ、）が“オ
プショナル　リアレンジプル　マルチステージ　コネク
ティング　ネットワークス”（ＢＳＴＪ）１９６４、７
月ｐｐ、　１６４１〜１６５６に発表したようなもので
ある。テレビジョン分配サービスチャネルは分配マトリ
クス５５１及び５５２の入力１．２．３に供給し、入力
４，５．６．７は会議用として使用する。

この選択スイッチは会議通話者を会議回線の１つに接続
されている出力に結合する。会議中の各通話者（スピー
カー）は会議回線を必要とする。この場合分配マ）　Ｉ
Ｊクスは会議の全ての参加者（リスナー）に会議回線を
接続する。２個の８Ｘ８分配マトリクスのカラムを１個
以上付加することにより、この配置を拡大することがで
きる。各カラムは７個の線を付加するものであり、これ
は会議用又はテレビジョン分配伝送用に使用する。線０
の位置における入力は前位のセクションの出力に個別に
接続し当該セクションの所望の出力に接続しく尋るよう
にする。

以上説明した分配及び会議機能は搬送波を周波数変調し
た第１情報信号に関するものであり、短パルス及び長パ
ルスを発生する第２情報信号に関するものではない。こ
の第２情報信号は分離され、ディジタルスイッチに供給
されるものである。第１５図に示す加入者ステーション
は送信機３と受信機４とを有する。送信機３は情報源９
００より例えばテレビジョンカメラ等のビデオ信号源よ
りの第１情報信号を受信する。この送信機は第２情報信
号を受信する第２入力２０を有している。この第２入力
２０は並列ライン上に同時に信号源９０２．９０４゜９
０６等数個の信号源よりのデータを受信する為の数個の
入力を有している。例えば信号源９０２は例えばＩ　Ｍ
）ｌｚの如く比較的速い速度で同期データを送出するデ
ータターミナル（端末）であり、また信号源９０４は低
速の非同期データターミナルであり、データ源９０６は
ディジタル符号化した通話出力を有する電話回線である
。この送信機は第１０図に示した方式のライン５３−ｎ
に接続を行う出力３９を有している。

受信機４は第１０図に示した方式のライン５４−ｎに接
続する入力３０を有し、更に第１情報信号が導出される
第１出力４０と第２情報信号が生ずる第２出力４９とを
有している。第１出力４０をテレビジョンディスプレイ
装置またはテレビジョン電話の受信機に接続する。第２
出力４９は複数個のデータターミナル９０３．９０５．
９０７に接続する。ターミナル９０３は高速の同期デー
タターミナルであり、ターミナル９０５は低速の非同期
データターミナルであり、ターミナル９０７はディジタ
ル符号化した通話信号を受信する電話機である。この受
信機４はクロック抽出回路を具え、出力４２１にクロッ
ク信号を生じ、データターミナル９０２．９０３に対し
これを供給し、デジタルスイッチによって発生されたシ
ステムクロックを与えてこれを同期化し、更に入力３０
０を通じ送信機３によって送出すべきデータの同期化を
行う。

同期データターミナル９０２及び９０３は２つのユニッ
トとして示しであるが、これはデータの発生と受信をよ
り明瞭に示すためのものであり、これらは両方向通信能
力を有する同じターミナル内に組込むことができる。同
様に非同期ターミナル９０４と９０５、並びにユニット
９０６及び９０７を有する電話機もそれぞれ１つのもの
に組込むことができる。

例えばテレビジョン電話用としては、カメラ及びディス
プレイは１つのユニット内に組込むことができる。即ち
各ブロックにその機能を別個に示しであるが、これらは
構成士別々のものとすることを必要とせず、一体に組立
てることができる。

第２図及び第４図に示した送信機はビデオ信号に加えて
データ信号を伝送するに適したものであり、これらはそ
れぞれが同じデータ速度で動作する複数個のチャネルを
有するものである。

第１６図は、異なる速度で動作するデータチャネルを結
合し得る送信機のブロック図である。第１６図の送信機
は入力１００を有し、これにビデオ信号を供給する。こ
の入力はプレエンファシス回路１０１に接続し、その出
力をＶＣＯ１０２の制御入力に接続する。このＶＣＯ（
電圧制御発振器）は周波数変調出力を生ずる。この発振
器の形態は、例えば矩形波出力を生ずるものとするか、
或いは正弦波出力を生ずる場合にはその後段に振幅制限
増幅器を設けて矩形波周波数変調信号を生ずるようにし
、次いでこれを誤差防止ユニット１０３に供給する。こ
の誤差防止ユニット１０３は例えば３３Ｍｌ４ｚの如く
の最大の再トリガ可能な速度を有する単安定マルチバイ
ブレークとする。従ってこれはＣＭＯ３回路のスイッチ
速度の制限を超えるような瞬間クロック速度を阻止する
。矩形波ＦＭ信号をビデオスイッチ内で非同期スイッチ
する為に受信矩形波ＦＭ信号は許容最小時間間隔より少
ない間隔だけ離した２つの零交差を有する。誤差防止ユ
ニットの矩形波ＦＭ信号を含んでいる出力をカウンタ１
０４に供給し、更にこれをフラッグ検出回路１０５、及
びシフトレジスタ１０６のクロック入力、並びにパルス
幅変調器１０７にも供給する。フラッグ検出回路１０５
は更に他の入力を有しており、これを入力端子１２０に
接続し、これにはシフトレジスタ１０６の入力にデータ
を供給しく尋る状態の時にこれを表示する為、外部フラ
ッグ信号を供給する。フラッグ検出回路１０５は更に他
の入力を有してふり、これにはカウンタ１０４の出力を
接続し、この出力はカウンタ１０４の最終カウント出力
である。フラッグ検出回路１０５の出力をシフトレジス
タ１０６の可能化入力に供給し、シフトレジスタはその
並列入力よりデータを読込み得るようにする。フラッグ
検出回路の出力は、更にカウンタ１０４のプリセット入
力に接続する。シフトレジスタ１０６は５個の並列入力
１０８〜１１２を有する。入力１０８〜１１１は外部デ
ータ源よりのデータ供給に利用され、入力１１２は更に
他のシフトレジスタ１１３の直列出力に接続する。カウ
ンタ１０４の出力をシフトレジスタ１１３のクロック入
力に供給し、か、つ更に他のカウンタ１１５及び他のフ
ラッグ検出回路１１４にもこれを接続する。ここにいう
他のフラッグ検出回路１１４は、端子１２１に接続され
た更に他の入力を有しており、これには低周波フラッグ
データ、フラッグ信号が供給され、かつカウンタ１１５
のカウント出力を供給される端子をも有している。フラ
ッグ検出回路１１４の出力をカウンタ１１５のプリセッ
ト入力に供給し、かつシフトレジスタ１１３のプリセッ
ト入力に接続する。シフトレジスタ１１３は入力１１６
．１１７．１１８゜１１９、１２８及び１２９に供給さ
れたデータをシフトレジスタ１１３内に並列に読込む作
用をする。

他の入力１３０はスイッチ回路網よりの矩形波ＦＭ信号
を受信する為に設けである。この場合ビデオ入力１１０
、プレエンファシス回路１０１及びｖｃｏ　１０２は省
略する。これは矩形波周波数変調信号が常にスイッチ回
路網より利用できるとした条件によるものである。

第１６図に示した方式は複数個の高データ速度チャネル
を複数個の低データ速度チャネルに多重化する為のもの
である。例えば、入力１２０に供給されるフラッグ信号
は、２．０４８ＭＨｚの周波数で動作して、４つの高速
データチャネルを構成する。例えばｌ５ＤＮ回路網用等
の低速データはシフトレジスタ１１３の並列入力に供給
することができる。矩形波ＦＭ信号とデータフラッグと
の相対タイミングの不正確さの理由により、８個のデー
タビットを収容することができるフラッグ周期を設ける
必要がある。しかし、各フラッグ周期内には７個の情報
ビットしか存在しない。即ち、１個のスタートビットと
１個のストップビットと５個のデータビットである。こ
の為矩形波ＦＭ信号は少なくとも１６．４ＭＨｚの最低
周波数を有する。シフトレジスタ１１３に供給されるク
ロックはカウンタ１０４より導出されるもので、これは
シフトレジスタ１１３より直列の出力ビットを生じ、こ
れをシフトレジスタ１０６の各データフラッグ内にシフ
トレジスタの入力１１２に供給する。従って、シフトレ
ジスタ１１３よりシフトレジスタ１０６に情報を転送す
るには、６個の高速データフラッグの時間を必要とする
。このようにして、６個の低速データチャネルを１個の
高速データチャネルに集合させることができ、これは次
いで単一の高速データチャネル内に集約して、パルス幅
変調器１０７を通じ、出力１３１に供給する。

以上述べた送信機の動作を要約すると次の如くである。

カウンタとデータフラッグの制御を受けるシフトレジス
タを使用することにより、各種の独立並列入力をサンプ
ルし、直列のワードに集合させる。

このフラッグ制御は、フラッグと矩形波周波数変調信号
の到来に対し、動作する機構を含んでいる。

各ワードはデータフラッグにより制御される間隔で、し
かも矩形波周波数変調クロックにより定まる間隔で放出
される。このデータを出力パルス幅変調器に供給し、こ
の変調器はＦＭツクックの各転移において長パルス、ま
たは短パルスのいずれかを形成する。

第１７図に示す受信機は入力２００を有し、この入力を
ライン平衡化回路２０１に供給し、その出力を決定回路
２０２及びパルス周波数変調発生器２０３に供給する。

パルス周波数変調発生器２０３は矩形波周波数変調信号
の各正方向転移において、一定幅のパルスを形成する。

このパルス周波数変調発生器２０３の出力を低域濾波器
２０４に供給し、復調ビデオ信号を形成し、これをデエ
ンファシス回路２０５及びビデオクランプ回路２０６を
通過させた後、出力２０７に供給し、この出力にビデオ
信号を生ぜしめる。この受信機をスイッチ回路網として
使用する場合には、低域濾波器２０４、デエンファシス
回路２０５及びビデオクランプ回路２０６を省略し、パ
ルス周波数変調発生器２０３の出力を１／２回路を通じ
て出力２０８に供給する。この回路は、矩形波周波数変
調信号の転移より、長パルス及び短パルスを分離し、矩
形波周波数変調信号が選択兼分配スイッチ回路網５７（
第１０図）でスイッチされる如くする。パルス周波数変
調発生器で発生されるパルスの前縁を用いて決定口ｖ！
！２０２、カウンタ２０９及びシフトレジスタ２１０に
クロックを供給する。決定回路２０２は矩形波周波数変
調信号の前縁が短パルスを開始したか、長パルスを開始
したかを決定し、検出パルスの長さに応じて論理値“０
”又は論理値“１″を出力に生ずる。これらの信号をシ
フトレジスタ２１０の直列入力に供給する。前述のパル
ス周波数変調発生器２０３よりのパルスの前縁を用い、
シフトレジスタ２１０により各連続する論理状態をシフ
トしてゆき、カウンタ２０９が最終状態となるまでこれ
を継続−する。この時、このカウンタはシフトレジスタ
２１０内のデータを並列にラッチ回路２１１　に出力さ
せる。この場合出力２１２゜２１３、２１４．２１５に
４個の高速データチャネル出力が利用可能である。ラッ
チ回路２１１の出力２１６には多重化した低速データが
生じ、ラッチ回路２１１の出力２１６はシフトレジスタ
２１７の直列入力に接続する。更にカウンタ２０９の出
力をシフトレジスタ２１７のクロック入力に供給し、こ
れによってラッチ回路の出力２１６よりデータを読出し
、ラッチ回路２１１の出力２１６にクロックが表われる
速度でこれをシフトレジスタ２１７に読込んでゆく。カ
ウンタ２０９の出力も同じくカウンタ２１８の入力に供
給し、このカウンタ２１８の最終カウント出力をラッチ
回路２１９に接続する。かくすることにより、シフトレ
ジスタ２１７が一杯になるとラッチ回路２１９はシフト
レジスタ２１７よりの並列情報を取出し、これを出力２
２０．２２１．２２２．２２３．２２４．２２５に発生
させる。これにより６個の低速データチャネルが形成さ
れる。カウンタ２０９と２１８の出力をそれぞれ対応の
クロック抽出回路２２６及び２２７に接続し、これらの
回路は位相ロックループ内にｖＣＯを含んでおり、これ
により高速データフラッグ信号及び低速データフラッグ
信号を形成し、これをターミナルスイッチ或いは同期ス
イッチ６０において使用する（６０は第１０図）。

以上説明した受信機は、パルス幅変調信号より矩形波周
波数変調信号を分離することが可能であり、かつビデオ
出力並びに複数個の高速データ及び低速データチャネル
を形成することが可能である。この受信機は、スイッチ
回路網或いは、各ラインの加入者端末ステーションのい
ずれにも使用するに適している。これらの場合において
、その構成の相違点は極くわずかであり、加入者端にお
いては、ビデオ復調回路を必要とし、スイッチ回路網に
おいては、データ信号より矩形波周波数変調信号分離を
行う必要があるのみである。

第１８図は、高速データチャネルと低速度データチャネ
ルを組合せて伝送することが可能であり、かつ誤差防止
回路と変形クロック回路を含む送信機の変形例の詳細を
示す。第１８図において第４図と同じ素子は同じ符号を
付しである。第１８図示の送信機は第４図に示したもの
とほぼ同様に動作するので、これら両回路の相違点のみ
につき以下に説明する。Ｄ湿灰安定回路３５２及び３５
３のクロック入力に供給される２つの入力３５０及び３
５１には矩形波周波数変調信号とその反転信号が供給さ
れる。双安定回路３５２及び３５３のＱ出力をＡＮＤゲ
ート３５４のそれぞれ対応の入力に供給し、その出力を
双安定回路３５５のリセット入力に供給する。双安定回
路３５５のＱ出力をＮＯＲゲート３５６の第１入力に供
給し、その出力をＮＯＲゲート３５７に供給し、更に双
安定回路３５５のクロック入力にもこれを供給する。Ｎ
ＯＲゲート３５７の出力をＮＯＲゲート３５８の入力に
供給し、その出力をＮＯＲゲート３５６の第２入力に供
給する。双安定回路３５５　、ＮＯＲゲート３５６、３
５７．３５８により形成される回路は単安定回路を形成
し、これは一定のセット期間の後に初めて再度トリガす
ることが可能であり、これにより矩形波周波数変調信号
の転移点が一定時間だけ離隔された時に初めてＱ出力に
出力を生ずるようにする。

本回路には２つのデータフラッグ入力３００と３００１
とがあり、データフラッグ入力３００をＡＮＤゲート３
５９を通じデータフラッグ検出回路に供給する。この回
路は第４図に示したものと同じ構成である。データフラ
ッグ入力３００１は低速データフラッグ用のものであり
、これも第４図に示したものと同じ形態のデータフラッ
グ検出回路に供給される。第１８図において各符号の後
に１を付加したものは同じ回路の低速データに関係する
部分を示すものである。低速データに対するシフトレジ
スタクロツタはカウンタ３１５より導出するものであり
、このカウンタ３１５の最終カウントをインバータ３２
０を通じ、双安定回路３０５１に供給してこれを行う。

データ入力２０はシフトレジスタ３１３１の０３出力を
包含し、これをシフトレジスタ３１３の０１に接続する
。これによりシフトレジスタ３１３１より各ビットは直
列にシフトされ、シフトレジスタ３１３の並列入力Ｄ１
に供給される。このシフトレジスタはカウンタ３１５の
最終カウントより導出されるクロックによりシフトされ
るので、このシフトはシフトレジスタ３１０及び３１３
に対するデータ供給と同期して行われる。従って入力２
０は４個の高速データチャネル入力に加えて、第５番目
の高速データチャネルを有し、これはその入力に多重化
された低速データチャネルで入力２０１に供給されたも
のを受信する。端子３６０においてＡＮＤゲート３２７
の出力を第４図と同様のドライバ（駆動）回路に供給す
る。

スイッチ回路網インターフェイスにおいて全てのサービ
スを完全に分離することにより、各サービスに対し最適
のスイッチ装置を使用することができる。このような広
帯域リンクを形成したときには、従来既存のディジクル
データ及び音声回路網を収容することもできる。この場
合、リンクを通じ回路網同期クロックを通過させる機能
は極めて重大な利点を有する。集積化したサービス回路
網としては、全てのスイッチ機器及びターミナル機器を
共通制御することが必要である。このリンクは制御セン
ターとの間、またはこれに代えてｌ５ＯＮ回路網のＤチ
ャネルにより、特性のコントロールデータチャネルを設
けるに適した容量をもっている。

以上においてディジタルデータサービスと矩形波ＦＭフ
ェルマットとしたビデオサービスを組合せ、２通信号と
して伝送する方法を説明した。この方式は７４ＨＣ［：
ＭＯ３技術によって構成することができる。ＣＭＯ３は
極めて急速に開発され、進歩している技術であり方式の
パラメータの選択に大なる柔軟性を有しており、最大ク
ロック速度の適当な増加に対処することが可能であるよ
うになってきている。７４８Ｃ技術によって構成した上
述の方式は必要に応じて１００ＭＢ／Ｓ　　（メガビッ
ト／秒）のデータ容量を有することかできる。上述の実
施例は２　ＭＢ／Ｓの回路網よりの同期データとともに
６４ＫＢ／Ｓの非同期データをサービスとして共に伝送
する可能性を示唆している。リンクを通じ回路網のクロ
ックを供給する特性は極めて重大な利点を有している。

矩形波ＦＭフォルマットとしたビデオ信号は現在既存の
技術で構成できる非同期広帯域幅空間スイッチにより切
り換えることができる。アナログ信号に変換するに必要
な端末機器は簡単なものであり、加入者グレードのビデ
オ機器として全帯域幅のサービスを許容し得るものとな
し得る。これらの特性の全ては重大な経済的な利点を有
する。

極めて高密度の短いリンクを特徴とするビジネス用の回
路網は同軸ケーブルによって構成できる。

光通信素子のコストが減少すれば、より長いリンクも経
済的となる。技術が進歩すれば波長分割多重による余分
のビデオチャネルを付加することができ、１つの光ファ
イバを用いて両方向の通信が可能である。

本方式に使用する準ディジタル技術は必要とする動作速
度をＣＭＯ３技術で扱い得る範囲内とする。

特性の目的で製造した集積回路としてシステムモジュー
ルを形成でき、これによれば経済的な方式の実現が可能
である。

【図面の簡単な説明】

第１図は、２つの情報信号を組合せて伝送する信号伝送
回路配置のブロック図、 第２図は、第１図示の信号伝送回路配置に使用する送信
機のブロック図、 第３図は、第１図示の信号伝送回路配置に使用する受信
機のブロック図、 第４図は、第１図の信号伝送回路配置に使用する送信機
の他の実施例のより詳細を示す一部をブロックとした回
路図、 第５図、第６図及び第７図は第４図の送信機の各部の信
号波形のタイミングを示すダイヤグラム、第８図は、第
１図の信号伝送回路配置に使用する受信機の他の実施例
であり、第４図の部分をも含むブロック図、 第９図は、第８図の受信機の各部の波形を示すタイミン
グダイヤグラム、 第１０図は、第１図の信号伝送回路配置を用いた本発明
の通信方式を示すブロック図、 第１１図は、第１０図の選択兼分配スイッチ回路網の構
成を示すブロック図、 第１２図は、第１１図示の回路網に使用する８Ｘ８スイ
ツチマトリクスの第１実施例を示す図、第１３図は、第
１１図示の回路網に使用する８×８スイツチマトリクス
の第２実施例を示す図、第１４図は、第１１図示の回路
網に使用する２×２スイツチマトリクスを示す図、 第１５図は、第１０図の通信方式に使用する加入者ステ
ーションのブロック図、 第１６図は、高速データ及び低速データを多重化する送
信機のブロック図、 第１７図は、第１６図の送信機より生ずる信号を受信し
、デマルチプレクシングを行う受信機のブロック図、 第１８図は、第４図の送信機に組込み得る第１６図の送
信機のより詳細な実施例の回路図である。 ■・・・第１情報信号源 ２・・・第２情報信号源 ３・・・送信機 ４・・・受信機 ５・・・伝送リンク ３１・・・周波数変調器 ３２・・・制限回路 ３３・・・パルス発生器 ４１・・・平衡化兼利得回路 ４２・・・正縁検出器 ４３・・・決定回路 ４４・・・パルス発生器 ４５・・・低域濾波器 ４６・・・デエンファシス回路 ４７・・・増幅器 ４８・・・クランプ回路 特許出願人　　　エヌ・ベー・フィリップス・フルーイ
ランベンファブリケン

Claims (1)

1. 【特許請求の範囲】 １、複数個の加入者ステーションを有し、かつこれら加
   入者ステーションを接続する交換回路網と各加入者ステ
   ーション相互間に信号を伝送する手段を有し、各加入者
   ステーションは送信機、または受信機、あるいは送信機
   および受信機を具えてなる通信方式において、各送信機
   は、第１情報信号によって搬送波 信号を周波数変調する手段と、この周波数変調搬送波信
   号の振幅制限を行い、これによって周波数変調信号の情
   報内容が周波数変調搬送波信号の転移時間内のみに包含
   される如くする手段と、該周波数変調を第２情報信号に
   よってさらに追加変調する手段とを具え、この追加の変
   調はパルストレーンを用い、該パルストレーンの各個別
   パルスの持続時間を第２情報信号に応じて定め、かつ各
   パルスの開始時を前記周波数変調搬送波信号の転移と一
   致させて行う如くし、 各受信機は、周波数変調搬送波信号を復調 して第１情報信号を導出する手段と、追加の変調を復調
   して第２情報信号を導出する手段とを具えてなり、 交換回路網は、各加入者ステーションより の信号を受信する入力手段と、第１情報信号と第２情報
   信号とを分離する分離手段を有し、該分離手段は第２情
   報信号用の第１出力と、追加の変調を除いた矩形波周波
   数変調信号用の第２出力とを有し、さらに交換回路網は
   分離手段の第１出力を同期ディジタルスイッチ回路網に
   接続する手段と、分離手段の第２出力を選択または選択
   兼分配スイッチ回路網に接続する手段と、矩形周波数変
   調信号と第２情報信号を結合する結合出力手段とを有し
   、該結合出力手段は、選択または選択兼分配スイッチ回
   路網より矩形波周波数変調信号を受信する第１入力と、
   第２情報信号を受信する第２入力と、第２情報信号によ
   って追加変調された矩形波周波数変調信号を生ずる出力
   とを有してなることを特徴とする通信方式。 ２、第１情報信号が広帯域アナログ信号である特許請求
   の範囲第１項記載の通信方式。 ３、広帯域アナログ信号がビデオ信号である特許請求の
   範囲第２項記載の通信方式。 ４、第２情報信号が２進データ信号であり、この２進デ
   ータ信号の一方の状態では短パルスを発生させ、他方の
   状態では長パルスを発生させ、これら短パルス及び長パ
   ルスの前縁は周波数変調信号の転移と一致する如くした
   特許請求の範囲第１項ないし第３項のいずれか１つに記
   載の通信方式。 ５、１個以上の送信機が、ｎを整数とするとき、データ
   を送信用のｎビットデータワードに集合させる手段を具
   えた特許請求の範囲第４項記載の通信方式。 ６、データワードの各ビットが異なるデータ源より導出
   される特許請求の範囲第５項記載の通信方式。 ７、低クロック速度で動作する複数個のデータ源より集
   合させた他のデータワードよりデータワードの１ビット
   を導出する特許請求の範囲第６項記載の通信方式。 ８、入力手段が、受信パルストレーンの前縁に対応する
   転移を有する矩形波信号を発生させる手段と、この矩形
   波信号を入力手段の第２出力に供給する手段と、追加の
   変調を復調して第２情報信号を再生する手段と、第２情
   報信号を入力手段の第１出力に供給する手段とを具えて
   なる特許請求の範囲第１項ないし第７項のいずれか１項
   に記載の通信方式。 ９、入力手段は、さらに受信パルストレーンよりクロッ
   ク信号を導出する手段を具えてなる特許請求の範囲第８
   項記載の通信方式。 １０、出力手段は、その第１入力に受信された矩形波周
   波数変調信号の各転移においてパルスを発生させる手段
   を有し、このパルスの長さは第２入力に供給されるデー
   タ信号の状態によって定まる如くし、さらにこの複合信
   号を出力手段の出力に供給する手段を有してなる特許請
   求の範囲第１項ないし第９項のいずれか１項に記載の通
   信方式。