JPS61262671A - フアンクシヨンテスト方法とフアンクシヨンテスタ - Google Patents
フアンクシヨンテスト方法とフアンクシヨンテスタInfo
- Publication number
- JPS61262671A JPS61262671A JP60082237A JP8223785A JPS61262671A JP S61262671 A JPS61262671 A JP S61262671A JP 60082237 A JP60082237 A JP 60082237A JP 8223785 A JP8223785 A JP 8223785A JP S61262671 A JPS61262671 A JP S61262671A
- Authority
- JP
- Japan
- Prior art keywords
- point
- data
- waveform data
- measurement
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/08—Locating faults in cables, transmission lines, or networks
- G01R31/10—Locating faults in cables, transmission lines, or networks by increasing destruction at fault, e.g. burning-in by using a pulse generator operating a special program
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、実装プリント配線基板の実動作時における
動作の解析拳判定を自動的に行なうことができるファン
クションテスト方法とファンクションテスタに関する。
動作の解析拳判定を自動的に行なうことができるファン
クションテスト方法とファンクションテスタに関する。
実装プリント配線基板（部品が実装されているプリント
配線基板）の実動作時におけるテストは、１枚の基板に
対し、予め定めた測定点ごとにテストに必要な入力の種
類や測定法に応じてデジポル、周波数カウンタ、オシロ
スコープ等の個別の測定器を適正に組合せて測定点に接
続する手作業を繰り返し、測定点ごとにそれぞれの測定
器から得られる必要なデータの読み取り、確認、記録お
よび判定等を行なっている。
配線基板）の実動作時におけるテストは、１枚の基板に
対し、予め定めた測定点ごとにテストに必要な入力の種
類や測定法に応じてデジポル、周波数カウンタ、オシロ
スコープ等の個別の測定器を適正に組合せて測定点に接
続する手作業を繰り返し、測定点ごとにそれぞれの測定
器から得られる必要なデータの読み取り、確認、記録お
よび判定等を行なっている。
このため、このような手作業によるテストは、個別の測
定器を操作してテストできる熟練者を必要とする一方、
近年、みられる１回路の複雑化に応じて測定点が多くな
ってきたため、このような手作業によるテストは、非常
にわずられしいばかりでなく、多大の時間を要し、単純
作業に起因する測定値の誤読等の誤りが増加してきてい
る。
定器を操作してテストできる熟練者を必要とする一方、
近年、みられる１回路の複雑化に応じて測定点が多くな
ってきたため、このような手作業によるテストは、非常
にわずられしいばかりでなく、多大の時間を要し、単純
作業に起因する測定値の誤読等の誤りが増加してきてい
る。
このようなわずられしい手作業を軽減するものとしてフ
ァンクシ、ンテスタが知られているが、従来のファンク
ションテスタは、ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓ
ｓｉｎｇ ｕｎｉｔ）により、ＣＰ−ＩＢ（ｇｅｎｅｒ
ａｌ ｐｕｒｐｏｓｅ １ｎｔｅｒｆａｃｅ ｂｕＳ）
等のバスを介して個別の測定器を切り換え制御し、必要
なデータの読み取りにおける自動化をはかっているのが
現状である。
ァンクシ、ンテスタが知られているが、従来のファンク
ションテスタは、ＣＰＵ（ｃｅｎｔｒａｌｐｒｏｃｅｓ
ｓｉｎｇ ｕｎｉｔ）により、ＣＰ−ＩＢ（ｇｅｎｅｒ
ａｌ ｐｕｒｐｏｓｅ １ｎｔｅｒｆａｃｅ ｂｕＳ）
等のバスを介して個別の測定器を切り換え制御し、必要
なデータの読み取りにおける自動化をはかっているのが
現状である。
従来のファンクションテスタは、上述したように個別の
測定器を切り換え制御しているため、高度の測定技術を
要請され、例えば、個別の測定器を組み合せて測定点に
接続したことによる影響（例えば、波形の歪）を除去し
て正確な測定値および波形を得なければならなかった。
測定器を切り換え制御しているため、高度の測定技術を
要請され、例えば、個別の測定器を組み合せて測定点に
接続したことによる影響（例えば、波形の歪）を除去し
て正確な測定値および波形を得なければならなかった。
また、実装プリント配線基板をシステムに組み込んだ後
も、全く異常がないというレレベルまで、実動作時にお
ける動作の解析判定をファンクションテスタにより、自
動的に行なおうとすると、プログラム作成に実大な時間
と費用がかかることになる。また、測定項目の増加によ
り新しく個別測定器を追加する場合、テストプログラム
を作り直す必要があり、このテストプログラムを使用可
能にするまでは、システム製造計画がテストプログラム
の作成により大きく左右されていた。
も、全く異常がないというレレベルまで、実動作時にお
ける動作の解析判定をファンクションテスタにより、自
動的に行なおうとすると、プログラム作成に実大な時間
と費用がかかることになる。また、測定項目の増加によ
り新しく個別測定器を追加する場合、テストプログラム
を作り直す必要があり、このテストプログラムを使用可
能にするまでは、システム製造計画がテストプログラム
の作成により大きく左右されていた。
Ｃ問題点を解決するための手段〕
この発明は、上記の従来の問題点を解消するとともに個
別の測定器および複雑なプログラムを用いずに、テスト
後の実装プリント配線基板をシステムに組み込んだ後も
、全く異常がないというレベルまで、実動作時における
動作の解析・判定を自動的に行なうことができるファン
クションテスト方法とファンクションテスタを提供する
ことを目的としており、測定条件に従って、被検体の測
定点から得られたアナログ信号をデジタル波形データと
して取得し、この波形データと実機からの波形データに
基づき定めた許容範囲とをサンプリングポイントごとに
比較判定し、その判定結果に基づき被検体の良否を告知
するようにしている。
別の測定器および複雑なプログラムを用いずに、テスト
後の実装プリント配線基板をシステムに組み込んだ後も
、全く異常がないというレベルまで、実動作時における
動作の解析・判定を自動的に行なうことができるファン
クションテスト方法とファンクションテスタを提供する
ことを目的としており、測定条件に従って、被検体の測
定点から得られたアナログ信号をデジタル波形データと
して取得し、この波形データと実機からの波形データに
基づき定めた許容範囲とをサンプリングポイントごとに
比較判定し、その判定結果に基づき被検体の良否を告知
するようにしている。
この発明の一実施例を第１図ないし第５図を用いて説明
する０図において、ｌは部品が実装されていないプリン
ト配線基板（ベアボード）２の測定点の座標を求める座
標検出手段としてのデジタイザで、ベアボード２の裏面
（プリント配線（ｌｌｌ）における測定点の座標（ｘ
、 ｙ）を実際のテスト順に求めている。この測定点の
座標を求めるには、ベアボード２の原図から行ってもよ
い、３は、Ｘ軸モータで駆動されるＸ軸３ａ、Ｙ軸モー
タで駆動されるＹ軸３ｂ、このＹ軸３ｂに設けられたプ
ローブ３Ｃ１およびこのプローブ３ｃの上下動および前
記Ｘ軸、Ｙ軸モータを駆動制御するためのＸ−Ｙ−Ｚ
ドライバ３ｄ、プリント配線基板をセットするためのテ
ーブル３ｅより構成されている。
する０図において、ｌは部品が実装されていないプリン
ト配線基板（ベアボード）２の測定点の座標を求める座
標検出手段としてのデジタイザで、ベアボード２の裏面
（プリント配線（ｌｌｌ）における測定点の座標（ｘ
、 ｙ）を実際のテスト順に求めている。この測定点の
座標を求めるには、ベアボード２の原図から行ってもよ
い、３は、Ｘ軸モータで駆動されるＸ軸３ａ、Ｙ軸モー
タで駆動されるＹ軸３ｂ、このＹ軸３ｂに設けられたプ
ローブ３Ｃ１およびこのプローブ３ｃの上下動および前
記Ｘ軸、Ｙ軸モータを駆動制御するためのＸ−Ｙ−Ｚ
ドライバ３ｄ、プリント配線基板をセットするためのテ
ーブル３ｅより構成されている。
前記プローブ３ｃは、テスト基板（部品が実装された、
テストすべきプリント配線基板すなわち、被検体）４お
よび基準基板（実機５の構成部分である実装プリント配
線基板）の測定点からアナログ信号を取得する。
テストすべきプリント配線基板すなわち、被検体）４お
よび基準基板（実機５の構成部分である実装プリント配
線基板）の測定点からアナログ信号を取得する。
前記テスト基板４のテストに際しては、前記基準板に代
えてテスト基板４が延長コードを介して実機５と電気的
に接続される。前記位置ぎめテーブル３およびプローブ
３ｃにより、基準基板およびテスト基板４からのアナロ
グ信号を取得する信弓取得手段Ｓを構成している。６は
測定条件を測定点ごとに設定する条件設定手段としての
ノーマライザで、測定点から前記プローブ３ｃを介して
得られるアナログ信号のレベルおよび測定時間の設定、
トランジェントメモリ（格納手段）７への書き込みスタ
ートタイミングあるいはトリガレベルの設定等を行って
いる。前記トランジェントメモリ７は、７．テネータ７
ａ、アンプ７ｂ、Ａ／Ｄ変換器７ｃ、ＶＣメモリ７ｄ、
Ｄ／Ａ変換器７ｅ、トリガ発生回路７ｆ、コントロール
回路７ｇおよびｌ１０７ｈより構成されており、前記プ
ローブ３Ｃを介して測定点から得られるアナログ信号を
アッテネータ７ａおよびアンプ７ｂにより、適正なレベ
ルにするとともに適正なタイミングでトリガをかけ、得
られたアナログ波形をＡ／Ｄ変換器７ｃによりＡ／Ｄ変
換後、波形データとして格納する。８はＡ／Ｄ変換後得
られるテスト基板４からのディジタルデータと設定した
許容範囲のディジタルデータとをサンプリングポイント
ごとに逐一比較する比較手段と、この比較結果に基づき
テスト基板からのアナログ信号を良否判定する判定手段
と、その判定結果を告知する告知手段としてのマイクロ
コンピータ、９は実機５からの波形データに基づき、前
記テスト基板４かち得られる波形データの許容範囲を設
定する許容範囲設定手段としての操作盤、１０はフロッ
ピーディスクドライバ、１１はプリンタ、１２は拡張バ
スユニットである。
えてテスト基板４が延長コードを介して実機５と電気的
に接続される。前記位置ぎめテーブル３およびプローブ
３ｃにより、基準基板およびテスト基板４からのアナロ
グ信号を取得する信弓取得手段Ｓを構成している。６は
測定条件を測定点ごとに設定する条件設定手段としての
ノーマライザで、測定点から前記プローブ３ｃを介して
得られるアナログ信号のレベルおよび測定時間の設定、
トランジェントメモリ（格納手段）７への書き込みスタ
ートタイミングあるいはトリガレベルの設定等を行って
いる。前記トランジェントメモリ７は、７．テネータ７
ａ、アンプ７ｂ、Ａ／Ｄ変換器７ｃ、ＶＣメモリ７ｄ、
Ｄ／Ａ変換器７ｅ、トリガ発生回路７ｆ、コントロール
回路７ｇおよびｌ１０７ｈより構成されており、前記プ
ローブ３Ｃを介して測定点から得られるアナログ信号を
アッテネータ７ａおよびアンプ７ｂにより、適正なレベ
ルにするとともに適正なタイミングでトリガをかけ、得
られたアナログ波形をＡ／Ｄ変換器７ｃによりＡ／Ｄ変
換後、波形データとして格納する。８はＡ／Ｄ変換後得
られるテスト基板４からのディジタルデータと設定した
許容範囲のディジタルデータとをサンプリングポイント
ごとに逐一比較する比較手段と、この比較結果に基づき
テスト基板からのアナログ信号を良否判定する判定手段
と、その判定結果を告知する告知手段としてのマイクロ
コンピータ、９は実機５からの波形データに基づき、前
記テスト基板４かち得られる波形データの許容範囲を設
定する許容範囲設定手段としての操作盤、１０はフロッ
ピーディスクドライバ、１１はプリンタ、１２は拡張バ
スユニットである。
次に、第４図および第５図のフローチャートに基づき作
用を説明する。
用を説明する。
（１）テスト基板４の測定に際してプローブ３Ｃを自動
的に測定点に出接させるため各測定点の座標を求める。
的に測定点に出接させるため各測定点の座標を求める。
ベアボード２をデジタイザ１にセットし、まず、ルーぺ
１ａを基準点に位置させて基準点のＸ−７アドレスを、
ついで、各測定点に位置させ、測定点のｘ−ｙアドレス
をとり、求めた前記基準点および測定点の１−７アドレ
スより、基準点に対する測定点旧Ｃｒ ’１ ｅ２ ＋
３ ＋ ”” 、ｎ）の座標（ｘｉ、ｙｔ）を算出する
。この座標（ｘｉ、ｙｔ）は、フロッピーディスクに書
き込まれる（ＳＴＥＰ−２） 。
１ａを基準点に位置させて基準点のＸ−７アドレスを、
ついで、各測定点に位置させ、測定点のｘ−ｙアドレス
をとり、求めた前記基準点および測定点の１−７アドレ
スより、基準点に対する測定点旧Ｃｒ ’１ ｅ２ ＋
３ ＋ ”” 、ｎ）の座標（ｘｉ、ｙｔ）を算出する
。この座標（ｘｉ、ｙｔ）は、フロッピーディスクに書
き込まれる（ＳＴＥＰ−２） 。
（２）つぎに、測定の基準とすべき実機５からの波形デ
ータを取得する方法を説明する。
ータを取得する方法を説明する。
（ｉ）実４１１５から抜き出した基準基板を位置ぎめテ
ーブル３にセットする。
ーブル３にセットする。
マイクロコンピュータ８は、まず、Ｘ軸、Ｙ軸モータを
駆動してプローブ３Ｃを位置ざめテーブル３上を移動さ
せ、基準点の検索を行ない、ついで、この基準点の確認
が終ると、上記（１）で求めた測定点Ｎｉのうち最初の
測定点Ｎ１に前記プローブ３ｃを移動させる。プローブ
３ｃは測定点Ｎ１で停止すると、 Ｘ−Ｙ−Ｚ ドライ
バ３ｄにより測定点Ｎｌに当接され（ＳＴＥＰ−３）
、ついで、この測定点Ｎ１からアナログ信号がノーマラ
イザ６を介してトランジェントメモリ７に供給される（
ＳＴＥＰ−４，５）、このときノーマライザ６では、ト
ランジェントメモリに適正な波形を格納するため、信号
レベル、測定時間、トランジェントメモリ７へノ書き込
みスタートタイミング等の設定を行っている。また、こ
のトランジェントメモリ７では、アナログ信号がアッテ
ネータ７ａおよびアンプ７ｂにより、前記ノーマライザ
６により設定された信号レベルに応じて減衰および増幅
されて適正なレベルにされ、同時に、トリガ発生回路７
ｆからのタイミングにより適正な波形にされる。そして
、このアナログ信号は、 Ａ／Ｄ変換器７ｃにより、コ
ントロール回路７ｇのクロックパルスに応じてサンプリ
ングされ、サンプリングポイントごとに。
駆動してプローブ３Ｃを位置ざめテーブル３上を移動さ
せ、基準点の検索を行ない、ついで、この基準点の確認
が終ると、上記（１）で求めた測定点Ｎｉのうち最初の
測定点Ｎ１に前記プローブ３ｃを移動させる。プローブ
３ｃは測定点Ｎ１で停止すると、 Ｘ−Ｙ−Ｚ ドライ
バ３ｄにより測定点Ｎｌに当接され（ＳＴＥＰ−３）
、ついで、この測定点Ｎ１からアナログ信号がノーマラ
イザ６を介してトランジェントメモリ７に供給される（
ＳＴＥＰ−４，５）、このときノーマライザ６では、ト
ランジェントメモリに適正な波形を格納するため、信号
レベル、測定時間、トランジェントメモリ７へノ書き込
みスタートタイミング等の設定を行っている。また、こ
のトランジェントメモリ７では、アナログ信号がアッテ
ネータ７ａおよびアンプ７ｂにより、前記ノーマライザ
６により設定された信号レベルに応じて減衰および増幅
されて適正なレベルにされ、同時に、トリガ発生回路７
ｆからのタイミングにより適正な波形にされる。そして
、このアナログ信号は、 Ａ／Ｄ変換器７ｃにより、コ
ントロール回路７ｇのクロックパルスに応じてサンプリ
ングされ、サンプリングポイントごとに。
電圧レベルが２ レベル（ｎ：ビット数）に対応してコ
ード化され、ＩＣメモリ７ｄに格納される。
ード化され、ＩＣメモリ７ｄに格納される。
このＩＣメモリ７ｄに格納された波形データは、マイク
ロコンピュータ８内のＲＡＭ２に転送され、操作盤９で
設定された許容範囲の演算を含む演算および作表等のプ
レ処理が行われ（ＳＴＥＰ−８）、処理後のデータは、
フロッピーディスクに格納される（ＳＴＥＰ−７）。
ロコンピュータ８内のＲＡＭ２に転送され、操作盤９で
設定された許容範囲の演算を含む演算および作表等のプ
レ処理が行われ（ＳＴＥＰ−８）、処理後のデータは、
フロッピーディスクに格納される（ＳＴＥＰ−７）。
（ｉｉ）そして、測定点Ｎｌの測定が終了すると、上記
（２）（ｉ）と同様に、次の測定点Ｎ２にプローブ３ｃ
が移動され、得られた波形データは、ＩＣメモリ７ｄを
介してマイクロコンピュータ８内のＲＡＭに転送され、
プレ処理が行なわれる（ＳＴＥＰ−４〜５ＴＥＰ−９）
、その後、順次、測定点Ｎ３〜Ｎｔａに対して上記（
２） （ｉ）と同様の動作が行なわれる（ＳＴＥＰ−４
〜５ＴＥＰ−９） 、その結果、前記フロッピーディス
クには測定点ごとに基準データ、許容範囲、すなわち上
限および下限、測定点ＮＸ、測定条件（アナログ信号の
レベル、測定時間等）がコード化されて格納されたこと
になる。
（２）（ｉ）と同様に、次の測定点Ｎ２にプローブ３ｃ
が移動され、得られた波形データは、ＩＣメモリ７ｄを
介してマイクロコンピュータ８内のＲＡＭに転送され、
プレ処理が行なわれる（ＳＴＥＰ−４〜５ＴＥＰ−９）
、その後、順次、測定点Ｎ３〜Ｎｔａに対して上記（
２） （ｉ）と同様の動作が行なわれる（ＳＴＥＰ−４
〜５ＴＥＰ−９） 、その結果、前記フロッピーディス
クには測定点ごとに基準データ、許容範囲、すなわち上
限および下限、測定点ＮＸ、測定条件（アナログ信号の
レベル、測定時間等）がコード化されて格納されたこと
になる。
（３）つぎに、テスト基板４の良否判定方法を説明する
。
。
いま、基準データは、フロッピーディスクから読み出さ
れてＲＡＭＩに書き込まれており（ＳＴＥＰ−２０）、
また、テスト基板４は、第１図に示すように、延長コー
ドを介して実４１５（このとき、実機５はテスト基板４
に相当する基準基板が削除されている。）に接続されて
位置ぎめテーブル３にセットされているものとする（Ｊ
ＴＥＰ−２１） 。
れてＲＡＭＩに書き込まれており（ＳＴＥＰ−２０）、
また、テスト基板４は、第１図に示すように、延長コー
ドを介して実４１５（このとき、実機５はテスト基板４
に相当する基準基板が削除されている。）に接続されて
位置ぎめテーブル３にセットされているものとする（Ｊ
ＴＥＰ−２１） 。
マイクロコンピュータ８は、まず、Ｘ軸、Ｙ軸モータを
駆動してプローブ３ｃを位置ざめテーブル３上を移動さ
せ、基準点の検索を行ない、ついで、この基準点の確認
が終ると、基準データに基づき、上記（１）で求めた座
標点Ｎｉのうち最初の座標点Ｎ１に前記プローブ３Ｃを
移動させる（ＪＴＥＰ−２２） 、プローブ３ｃは、最
初ノアｆＭ定１点Ｎｌで停止すると、Ｘ−Ｙ−Ｚ ドラ
イバ３ｄにより測定点Ｎ１に当接され、ついで、この測
定点Ｎ１からアナログ信号がノーマライザ６を介してト
ランジェントメモリ７に供給される（ＳＴＥＰ−２３，
２４）、このとき、ノーマライザ６には基準データに基
づいて上記（２）で設定した条件と同じ条件が設定され
る。また、トランジェントメモリ７では、入力されたア
ナログ信号がコントロール回路７ｇからのクロックパル
スに応じてＡ／Ｄ変換器７ｃによりＡ／Ｄ変換され、波
形データとして、サンプリングポイントに対応してＩＣ
メモリ７ｄのアドレスに格納される。その後、波形デー
タは、このＩＣメモリ７ｄからマイクロコンピュータ８
内のＲＡに２に書き込まれる（ＳＴＥＰ−２５） 。
駆動してプローブ３ｃを位置ざめテーブル３上を移動さ
せ、基準点の検索を行ない、ついで、この基準点の確認
が終ると、基準データに基づき、上記（１）で求めた座
標点Ｎｉのうち最初の座標点Ｎ１に前記プローブ３Ｃを
移動させる（ＪＴＥＰ−２２） 、プローブ３ｃは、最
初ノアｆＭ定１点Ｎｌで停止すると、Ｘ−Ｙ−Ｚ ドラ
イバ３ｄにより測定点Ｎ１に当接され、ついで、この測
定点Ｎ１からアナログ信号がノーマライザ６を介してト
ランジェントメモリ７に供給される（ＳＴＥＰ−２３，
２４）、このとき、ノーマライザ６には基準データに基
づいて上記（２）で設定した条件と同じ条件が設定され
る。また、トランジェントメモリ７では、入力されたア
ナログ信号がコントロール回路７ｇからのクロックパル
スに応じてＡ／Ｄ変換器７ｃによりＡ／Ｄ変換され、波
形データとして、サンプリングポイントに対応してＩＣ
メモリ７ｄのアドレスに格納される。その後、波形デー
タは、このＩＣメモリ７ｄからマイクロコンピュータ８
内のＲＡに２に書き込まれる（ＳＴＥＰ−２５） 。
つぎに、比較手段により、サンプリングポイントごとに
、ＲＡＭＩとＲＡＭ２のそれぞれのアドレスから許容範
囲と電圧レベルとが読み出されて電圧レベルが許容範囲
にあるか否かが比較され（ＳＴＥＰ−２８）、この比較
結果に基づき、判定手段は、サンプリングポイントごと
に良否判定を行ない、電圧レベルが１サンプリングポイ
ントでも許容範囲にないときは不良品、全てのサンプリ
ングポイントにおいて電圧レベルが許容範囲にあるとき
は、良品の判定が行なわれる（ＳＴ！！Ｐ−２９） 、
この判定結果は、ディスプレイに表示される（ＳＴＥＰ
−３０） 。
、ＲＡＭＩとＲＡＭ２のそれぞれのアドレスから許容範
囲と電圧レベルとが読み出されて電圧レベルが許容範囲
にあるか否かが比較され（ＳＴＥＰ−２８）、この比較
結果に基づき、判定手段は、サンプリングポイントごと
に良否判定を行ない、電圧レベルが１サンプリングポイ
ントでも許容範囲にないときは不良品、全てのサンプリ
ングポイントにおいて電圧レベルが許容範囲にあるとき
は、良品の判定が行なわれる（ＳＴ！！Ｐ−２９） 、
この判定結果は、ディスプレイに表示される（ＳＴＥＰ
−３０） 。
（ｉｉ）そして、測定点Ｎｌの測定が終了すると、次の
測定点Ｎ２にプローブ３ｃが移動され（ＳＴＥＰ−２８
、２７）、求めた波形データは、ＩＣメモリ７ｄを介し
てマイクロコンピュータ８内のＲＡＭ２に書き込まれる
（ＳＴＥＰ−２３〜５ＴＥＰ−２５） 。
測定点Ｎ２にプローブ３ｃが移動され（ＳＴＥＰ−２８
、２７）、求めた波形データは、ＩＣメモリ７ｄを介し
てマイクロコンピュータ８内のＲＡＭ２に書き込まれる
（ＳＴＥＰ−２３〜５ＴＥＰ−２５） 。
そして、比較手段は、サンプリングポイントごとにＲＡ
ＭＩとＲＡＭ２からそれぞれ電圧レベルと許容範囲とを
読み出し、電圧レベルが許容範囲にあるか否かを比較し
く５ＴＥＰ−２８） 、この比較結果に基づき、判定手
段は、上記（３）（ｉ）と同じように、良否判定を行な
うＣ９ＴＥＰ−２９） 、この判定結果は、ディスプレ
イに表示される（ＳＴＥＰ−３０） 、その後、順次、
測定点Ｎ３〜Ｎｒａに対して上記（３）（ｉ）と同様の
動作が行なわれる（ＳＴＥＰ−２３〜５ＴＥＰ−２８）
。
ＭＩとＲＡＭ２からそれぞれ電圧レベルと許容範囲とを
読み出し、電圧レベルが許容範囲にあるか否かを比較し
く５ＴＥＰ−２８） 、この比較結果に基づき、判定手
段は、上記（３）（ｉ）と同じように、良否判定を行な
うＣ９ＴＥＰ−２９） 、この判定結果は、ディスプレ
イに表示される（ＳＴＥＰ−３０） 、その後、順次、
測定点Ｎ３〜Ｎｒａに対して上記（３）（ｉ）と同様の
動作が行なわれる（ＳＴＥＰ−２３〜５ＴＥＰ−２８）
。
（４）テスト基板４から得られたアナログ波形はディジ
タルデータとしてＲＡＭ２に、基準データはＲＡ旧に格
納されているので、１枚のテスト基板の測定が終了する
と、ディスプレイに表示するか、プリンタに打ち出して
モニタすることができる（第３図（ａ） （ｂ）参照）
、これは、データの解析、特にテスト基板が不良の場合
の解析に有用である。また、データをディジタルのまま
、種々の変換、例えば、フーリエ変換等をしてデータ解
析を行ない得ることは勿論である。
タルデータとしてＲＡＭ２に、基準データはＲＡ旧に格
納されているので、１枚のテスト基板の測定が終了する
と、ディスプレイに表示するか、プリンタに打ち出して
モニタすることができる（第３図（ａ） （ｂ）参照）
、これは、データの解析、特にテスト基板が不良の場合
の解析に有用である。また、データをディジタルのまま
、種々の変換、例えば、フーリエ変換等をしてデータ解
析を行ない得ることは勿論である。
この発明は以上説明したように、アナログ信号を波形デ
ータとして取得し、この波形データを許容範囲と比較す
ることにより、実動作時におけるテスト基板の良否判定
を自動的に行なうことができるようにしたため、個別測
定器および複雑なプログラム、特に、測定項目の増加に
対して新しくプログラムを追加する必要がなく、システ
ムに組み込んだ後も全く異常がないというレベルまで、
プリント配線基板のテストを行なうことができる。
ータとして取得し、この波形データを許容範囲と比較す
ることにより、実動作時におけるテスト基板の良否判定
を自動的に行なうことができるようにしたため、個別測
定器および複雑なプログラム、特に、測定項目の増加に
対して新しくプログラムを追加する必要がなく、システ
ムに組み込んだ後も全く異常がないというレベルまで、
プリント配線基板のテストを行なうことができる。
また、不良波形を許容範囲とともにディスプレイ等でモ
ニターできるため、不良解析を容易に行なうことができ
、さらに、測定に際して個別測定器を必要としないため
熟練者を必要としないという効果がある。
ニターできるため、不良解析を容易に行なうことができ
、さらに、測定に際して個別測定器を必要としないため
熟練者を必要としないという効果がある。
第１図はこの発明の一実施例を示す図、第２図 ″はト
ランジエンメモリの構成図、第３図（１）（２）はそれ
ぞれテスト基板から得られる波形を許容範囲とともに示
した図、第４図は座標およびプレ処理データを求める際
の手順を示すフローチャート。 第５図はテスト基板の測定に際しての動作フローチャー
トである。
ランジエンメモリの構成図、第３図（１）（２）はそれ
ぞれテスト基板から得られる波形を許容範囲とともに示
した図、第４図は座標およびプレ処理データを求める際
の手順を示すフローチャート。 第５図はテスト基板の測定に際しての動作フローチャー
トである。
Claims (2)
- （１） （ｉ）測定条件に従って実機から得られるアナログ信号
をディジタル波形データとして取得 し、 （ｉｉ）この波形データに基づき被検体からのアナログ
信号の許容範囲をサンプリグポイント ごとに設定して、 （ｉｉｉ）前記被検体からのアナログ信号を波形データ
として取得し、 （ｉｖ）被検体からの波形データが前記許容範囲にある
か否かをサンプリングポイントごとに 比較して前記被検体の良否を判定する手順 からなるファンクションテスト方法。 - （２）被検体における測定点の座標を求める座標検出手
段と、各測定点の測定条件を設定する条件設定手段と、
この条件に基づき実機および被検体からのアナログ信号
を取得する信号取得手段と、これから取得されたアナロ
グ信号をＡ／Ｄ変換し波形データとして格納する格納手
段と、前記被検体からのアナログ信号の許容範囲をサン
プリングポイントごとに設定する許容範囲設定手段と、
前記被検体からＡ／Ｄ変換後得られるディジタルデータ
と設定した許容範囲のディジタルデータとを前記サンプ
リングポイントごとに逐一比較する比較手段と、この比
較結果に基づき前記被検体の良否を判定する判定手段と
、その判定結果を告知する告知手段とを備えてなるファ
ンクションテスタ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082237A JPS61262671A (ja) | 1985-04-19 | 1985-04-19 | フアンクシヨンテスト方法とフアンクシヨンテスタ |
| CA000506079A CA1250957A (en) | 1985-04-19 | 1986-04-08 | Printed circuit board function testing system and method of using said system |
| DE8686104774T DE3672391D1 (de) | 1985-04-19 | 1986-04-08 | Vorrichtung zum funktionstest gedruckter schaltungen. |
| EP86104774A EP0202447B1 (en) | 1985-04-19 | 1986-04-08 | Printed circuit board function testing system |
| KR1019860002894A KR900002325B1 (ko) | 1985-04-19 | 1986-04-15 | 인쇄회로 기판의 기능테스트 시스템 |
| CN86102660A CN1007090B (zh) | 1985-04-19 | 1986-04-18 | 印刷电路板功能测试系统 |
| US07/427,241 US5043910A (en) | 1985-04-19 | 1989-10-25 | Printed circuit board function testing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60082237A JPS61262671A (ja) | 1985-04-19 | 1985-04-19 | フアンクシヨンテスト方法とフアンクシヨンテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61262671A true JPS61262671A (ja) | 1986-11-20 |
Family
ID=13768799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60082237A Pending JPS61262671A (ja) | 1985-04-19 | 1985-04-19 | フアンクシヨンテスト方法とフアンクシヨンテスタ |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0202447B1 (ja) |
| JP (1) | JPS61262671A (ja) |
| KR (1) | KR900002325B1 (ja) |
| CN (1) | CN1007090B (ja) |
| CA (1) | CA1250957A (ja) |
| DE (1) | DE3672391D1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058476U (ja) * | 1991-07-19 | 1993-02-05 | グラフテツク株式会社 | フアンクシヨンテスタ |
| JP2022509565A (ja) * | 2019-03-01 | 2022-01-20 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | パワー半導体のゲート信号をモニタリングする方法及びデバイス |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU2857989A (en) * | 1988-01-27 | 1989-07-27 | Nec Home Electronics Ltd. | Inspection system for floppy disk drive unit control circuit of electronic appliance |
| WO2002091182A2 (en) * | 2001-05-08 | 2002-11-14 | Teradyne, Inc. | Facilitating comparisons between simulated and actual behavior of electronic devices |
| CN104730445B (zh) * | 2013-12-19 | 2017-12-08 | 致伸科技股份有限公司 | 电路板的测试系统 |
| CN105403823A (zh) * | 2014-09-11 | 2016-03-16 | 苏州奥特美自动化技术有限公司 | 一种测试b超机主板的方法及其程序 |
| CN106680695A (zh) * | 2017-02-28 | 2017-05-17 | 珠海拓优电子有限公司 | 一针两线防四线测试治具 |
| CN109738788B (zh) * | 2019-01-02 | 2021-06-01 | 深圳市大族数控科技股份有限公司 | 飞针测试机测试方法、装置、飞针测试机及存储介质 |
| CN109581132B (zh) * | 2019-01-23 | 2024-04-16 | 厦门芯泰达集成电路有限公司 | 一种集成电路测试座的探针脚测试装置 |
| CN111857309B (zh) * | 2020-07-08 | 2022-06-07 | 苏州浪潮智能科技有限公司 | 一种cpu供电转接装置及主板 |
| CN113567829B (zh) * | 2021-06-18 | 2024-08-27 | 合肥联宝信息技术有限公司 | 一种电路板的测试方法及装置 |
| CN113985260A (zh) * | 2021-12-06 | 2022-01-28 | 苏州奥特美自动化技术有限公司 | 一种fct多功能矩阵测试板卡 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1586173A (ja) * | 1968-08-19 | 1970-02-13 | ||
| JPS58149575A (ja) * | 1982-02-27 | 1983-09-05 | Fanuc Ltd | 座標系原点設定方式 |
-
1985
- 1985-04-19 JP JP60082237A patent/JPS61262671A/ja active Pending
-
1986
- 1986-04-08 CA CA000506079A patent/CA1250957A/en not_active Expired
- 1986-04-08 DE DE8686104774T patent/DE3672391D1/de not_active Expired - Lifetime
- 1986-04-08 EP EP86104774A patent/EP0202447B1/en not_active Expired - Lifetime
- 1986-04-15 KR KR1019860002894A patent/KR900002325B1/ko not_active Expired
- 1986-04-18 CN CN86102660A patent/CN1007090B/zh not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH058476U (ja) * | 1991-07-19 | 1993-02-05 | グラフテツク株式会社 | フアンクシヨンテスタ |
| JP2022509565A (ja) * | 2019-03-01 | 2022-01-20 | ミツビシ・エレクトリック・アールアンドディー・センター・ヨーロッパ・ビーヴィ | パワー半導体のゲート信号をモニタリングする方法及びデバイス |
| US12013428B2 (en) | 2019-03-01 | 2024-06-18 | Mitsubishi Electric Corporation | Method and device for monitoring gate signal of power semiconductor |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1250957A (en) | 1989-03-07 |
| KR900002325B1 (ko) | 1990-04-11 |
| CN86102660A (zh) | 1986-10-15 |
| CN1007090B (zh) | 1990-03-07 |
| EP0202447B1 (en) | 1990-07-04 |
| DE3672391D1 (de) | 1990-08-09 |
| KR860008461A (ko) | 1986-11-15 |
| EP0202447A1 (en) | 1986-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101788579B (zh) | 一种示波器及其信号波形采集及显示的方法及系统 | |
| CN101900787A (zh) | 电路板测试系统及方法 | |
| JPS61262671A (ja) | フアンクシヨンテスト方法とフアンクシヨンテスタ | |
| CN203858353U (zh) | 一种测试机台校准系统 | |
| CN114035031A (zh) | 一种基于数字向量测试实现模拟波形采集装置与方法 | |
| US5043910A (en) | Printed circuit board function testing system | |
| US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
| KR100219392B1 (ko) | 기능 검사가 가능한 범용 계측기 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JPH05157592A (ja) | 電子機器の性能試験装置 | |
| JP3588221B2 (ja) | 回路基板検査装置の計測部自己診断装置 | |
| CN120539515B (zh) | 一种航空机载电子产品的维修检测平台 | |
| JPH04152280A (ja) | プローブ移動式回路基板検査装置用検査順設定装置 | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| JPH0688858A (ja) | 波形取込機能を具備したｉｃ試験装置 | |
| JPH03170079A (ja) | Ｉｃテスト装置 | |
| JP3215600B2 (ja) | Ｉｃ試験装置 | |
| JPH07240445A (ja) | Ｉｃ試験装置のデータ表示制御方法 | |
| JPS63182584A (ja) | Ｉｃ検査装置 | |
| KR910008018B1 (ko) | 음극선관용 포커스팩 테스트 판정장치 | |
| JPH05281292A (ja) | Ａｄ回路を使用するｉｃテスタ | |
| JPH03197881A (ja) | インサーキットテスタにおける不良データの出力表示方法 | |
| JP2001221829A (ja) | 半導体試験装置の基準電位設定装置及び方法 | |
| JPH05150019A (ja) | Ｉｃ試験装置 |