JPS61264268A - 大規模集積回路 - Google Patents
大規模集積回路Info
- Publication number
- JPS61264268A JPS61264268A JP60105042A JP10504285A JPS61264268A JP S61264268 A JPS61264268 A JP S61264268A JP 60105042 A JP60105042 A JP 60105042A JP 10504285 A JP10504285 A JP 10504285A JP S61264268 A JPS61264268 A JP S61264268A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- modules
- output
- module
- scale integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は大規模集積回路、いわゆるウェーハ規模のＬＳ
Ｉに関するものである。
Ｉに関するものである。
従来の技術
従来の大規模集積回路につき第３図を用いて説明する。
第３図に於いて回路モジュール１を複数個配置して、各
モジュールに共通な入力２お・よび３をモジュール毎に
入力スイッチ（例えば、最上段のモジュールに対しては
入力スイッチ４，５）を介して入力する。同様に各モジ
ュールの出力もそれぞれ出力スイッチ（例えば、出力ス
イッチ６）を介して出力線アに接続する。回路モジュー
ルを選択するためモジュール選択回路８全設け、その選
択線９でもって入力スイッチ４，５と出力スイッチ６の
開閉を制御してモジュールの接続・切り離しを行なう。
モジュールに共通な入力２お・よび３をモジュール毎に
入力スイッチ（例えば、最上段のモジュールに対しては
入力スイッチ４，５）を介して入力する。同様に各モジ
ュールの出力もそれぞれ出力スイッチ（例えば、出力ス
イッチ６）を介して出力線アに接続する。回路モジュー
ルを選択するためモジュール選択回路８全設け、その選
択線９でもって入力スイッチ４，５と出力スイッチ６の
開閉を制御してモジュールの接続・切り離しを行なう。
正常に動作するモジュールを得るために１選択回路８で
もって各モジュールを順次選択して回路機能をテスト（
入力に対する出力をチェック）し、良品モジュールがあ
れば常時それを選択するようにモジュール選択回路を設
定（プログラム）することになる。
もって各モジュールを順次選択して回路機能をテスト（
入力に対する出力をチェック）し、良品モジュールがあ
れば常時それを選択するようにモジュール選択回路を設
定（プログラム）することになる。
発明が解決しようとする問題点
このような従来の回路構成法では、各モジュールの入力
、出力スイッチとそれを制御するモジュール選択回路が
必要なので回路規模が大きくなり。
、出力スイッチとそれを制御するモジュール選択回路が
必要なので回路規模が大きくなり。
また最終的には選択回路の出力をヒユーズ等の機構を用
いてプログラムしてやらねばならない。
いてプログラムしてやらねばならない。
そこで本発明は付属回路を減らした簡単な構成で大規模
集積回路を歩留り良く実現するものである。
集積回路を歩留り良く実現するものである。
問題点を解決するための手段
本発明は上記問題点を解決するため、各回路モジュール
の共通入力を接続する一方、共通出力に関しては多数決
論理回路に入力して、その結果を回路モジュールの出力
としたものである。
の共通入力を接続する一方、共通出力に関しては多数決
論理回路に入力して、その結果を回路モジュールの出力
としたものである。
作用
本発明は上記した構成により、各回路モジュールは共通
な入力を受けて同一の動作を行なうが、たとえ一部のモ
ジュールにプロセス等に起因した欠陥があり誤動作する
ような場合でも、各モジュールの出力の多数決をとるこ
とで常に正常出力を得ることが可能である。
な入力を受けて同一の動作を行なうが、たとえ一部のモ
ジュールにプロセス等に起因した欠陥があり誤動作する
ような場合でも、各モジュールの出力の多数決をとるこ
とで常に正常出力を得ることが可能である。
実施例
第１図は本発明の大規模集積回路の一実施例を示すブロ
ック図である〇 第１図において、１１は同一回路を有する３個の回路モ
ジュールであり、１２および１３はモジュールに印加さ
れる共通な信号入力人、Ｂである。
ック図である〇 第１図において、１１は同一回路を有する３個の回路モ
ジュールであり、１２および１３はモジュールに印加さ
れる共通な信号入力人、Ｂである。
３個のモジュールの出力は、多数決論理回路２０に入力
されて多数決がとられ、その結果が出力線１７に出力さ
れる。
されて多数決がとられ、その結果が出力線１７に出力さ
れる。
第２図は、多数決論理回路２０のロジック図を示したも
のであり、３つの入力に対する多数決をとって出力する
。この回路は、加算器のキャリー出力生成回路と同じで
ある。
のであり、３つの入力に対する多数決をとって出力する
。この回路は、加算器のキャリー出力生成回路と同じで
ある。
ウェーハ規模の大規模集積回路を実現するには、構成回
路に冗長度を持たせて（即ち、同一回路を複数個ずつ装
置する）歩留りの低下を防止する力（本発明の構成方法
では３個の回路モジュールのうち、１個が完全動作しな
くても残り２個が正常に動作していれば多数決をとった
結果は正常出力となる。また、回路モジュールがメモリ
ーの場合には３個のうち２個が完全良品（全ビット正常
動作するもの）である必要はなく、ある１ビツトが３個
中２個のモジュールで正常なメモリー動作をすれば良い
。従って、プロセス歩留りが悪くても正常動作するメモ
リー回路を実現することが可能である０このことは、ロ
ジック回路モジュールについても同様なことが言える。
路に冗長度を持たせて（即ち、同一回路を複数個ずつ装
置する）歩留りの低下を防止する力（本発明の構成方法
では３個の回路モジュールのうち、１個が完全動作しな
くても残り２個が正常に動作していれば多数決をとった
結果は正常出力となる。また、回路モジュールがメモリ
ーの場合には３個のうち２個が完全良品（全ビット正常
動作するもの）である必要はなく、ある１ビツトが３個
中２個のモジュールで正常なメモリー動作をすれば良い
。従って、プロセス歩留りが悪くても正常動作するメモ
リー回路を実現することが可能である０このことは、ロ
ジック回路モジュールについても同様なことが言える。
本実施例では、回路モジュールを３個配置したが、この
個数は３個以上の奇数であれば良いことは言うまでもな
い。
個数は３個以上の奇数であれば良いことは言うまでもな
い。
発明の効果
以上述べてきたように、本発明によれば、冗長度をもた
せた回路モジュールに多数決論理を適用することで、簡
単な回路構成でもって歩留り良くウェーハ規模の大規模
集積回路を実現することができる。さらに、良品の回路
モジュールの選択を固定化するためのプログラム装置（
レーザー、電子ビーム）が不要なため、製造・検査ゴス
１４大幅に低減させうる。
せた回路モジュールに多数決論理を適用することで、簡
単な回路構成でもって歩留り良くウェーハ規模の大規模
集積回路を実現することができる。さらに、良品の回路
モジュールの選択を固定化するためのプログラム装置（
レーザー、電子ビーム）が不要なため、製造・検査ゴス
１４大幅に低減させうる。
第１図は本発明の一実施例における大規模集積回路を示
すブロック図、第２図は同回路を構成する多数決論理回
路のロジック構成図、第３図は従来の大規模集積回路を
示すブロック図である。 １１・・・・・・回路モジュール、１２・・・・・・入
カム、１３・・・・・・入力Ｂ１１７・・・・・・出力
線、２ｏ・・・・・・多数決論理回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
すブロック図、第２図は同回路を構成する多数決論理回
路のロジック構成図、第３図は従来の大規模集積回路を
示すブロック図である。 １１・・・・・・回路モジュール、１２・・・・・・入
カム、１３・・・・・・入力Ｂ１１７・・・・・・出力
線、２ｏ・・・・・・多数決論理回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- 多種類の回路モジュールをおのおの複数配置し、回路モ
ジュールの共通な入力端子をそれぞれ接続するとともに
、共通な出力端子に関してはそれぞれの出力信号の多数
決をとって、その結果を該回路モジュールの出力とする
ように構成した大規模集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105042A JPS61264268A (ja) | 1985-05-17 | 1985-05-17 | 大規模集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60105042A JPS61264268A (ja) | 1985-05-17 | 1985-05-17 | 大規模集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61264268A true JPS61264268A (ja) | 1986-11-22 |
Family
ID=14396946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60105042A Pending JPS61264268A (ja) | 1985-05-17 | 1985-05-17 | 大規模集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61264268A (ja) |
-
1985
- 1985-05-17 JP JP60105042A patent/JPS61264268A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0430569B1 (en) | Fault tolerant interconnection networks | |
| US4621201A (en) | Integrated circuit redundancy and method for achieving high-yield production | |
| JP2520422B2 (ja) | 多重ステ―ジ信号処理装置及びデ―タ処理方法 | |
| CA1324203C (en) | Three-stage non-blocking switching array | |
| JPH025657A (ja) | 交換機 | |
| JPS61264268A (ja) | 大規模集積回路 | |
| SU1617675A1 (ru) | Устройство управлени переключением резерва | |
| HU188105B (en) | Tester for groups of the input/output unit of a programable control | |
| US5347165A (en) | Redundancy system switching control system | |
| JP3051141B2 (ja) | 連想メモリ装置 | |
| US5511225A (en) | Programmable controller for controlling output of control system by having configuration circuit cooperating with monitor logic to selectively transmit return output frame | |
| JP3481061B2 (ja) | 信号伝送装置 | |
| JPH08235898A (ja) | 半導体装置 | |
| US6288937B1 (en) | Decoded generic routing pool | |
| EP0070458A2 (en) | Single chip microcomputer | |
| JP2613913B2 (ja) | 半導体集積回路 | |
| SU1084802A1 (ru) | Резервированна система | |
| JP2553836B2 (ja) | 自己訂正半導体メモリ | |
| JPH0315263A (ja) | 半導体電力変換装置の制御装置 | |
| SU1702434A1 (ru) | Мажоритарно-резервированный интерфейс пам ти | |
| JP2661364B2 (ja) | テスト回路方式 | |
| JPH0310172A (ja) | 故障検出回路を含むｌｓｉ回路 | |
| JPS58154050A (ja) | 論理機能モジユ−ル | |
| JPS61231649A (ja) | 回路モジユ−ル接続方式 | |
| JPH04113580A (ja) | 半導体集積回路装置 |