JPS6126732B2 - - Google Patents

Description

【発明の詳細な説明】

この発明はテレビジヨン受像機などに用いられ
る選局装置に関し、特に位相同期回路を用いた周
波数シンセサイザ方式の選局装置に関する。 最近、テレビジヨン受像機、FM−AMラジオ
受信機その他の受信装置に、局部発振器の発振周
波数を位相同期回路（PLL回路）により制御する
ようにした、いわゆる周波数シンセサイザ方式の
選局装置が用いられつつある。すなわち、この方
式は位相同期回路の帰還ループ内に可変分周回路
を挿入し、その分周比を受信すべきチヤンネルに
応じて制御することで選局を行なうものであり、
基準発振器に水晶発振器の如き高安定なものを用
いることにより、これに同期する電圧制御形局部
発振器の発振周波数を基準発振器と同程度にまで
安定化できるという特長を有する。 ところで、このような方式の選局装置では局部
発振器の周波数微調を行なう目的で、前記の可変
分周回路として、分周比の小数点以下の値を可変
できるものが用いられる。 第１図はこの種の周波数シンセサイザ方式によ
る選局装置の一例を示したものである。第１図に
おいて、アンテナ１で受信された例えばテレビジ
ヨン信号は、高周波増幅回路２を介してミキサ３
に入力され、電圧制御形局部発振器５の出力によ
つて中間周波数に変換された後、中間周波増幅器
４を介して取出される。 一方、位相同期回路は局部発振器５と、可変分
周回路６と、水晶発振器の如き高安定な基準発振
器７と、位相比較器８およびループフイルタ９を
主体として構成されている。すなわち、局部発振
器５の出力を可変分周回路６で分周した後、位相
比較器８において基準発振器７の出力をプリスケ
ーラ（前置分周器）で前置分周したものと位相比
較し、この位相比較器８の出力をループフイルタ
９を介して局部発振器５に制御電圧としてフイー
ドバツクするようにしている。 上記可変分周回路６は、プリスケーラ１０ａ、
パルス抜取り回路１１、プリスケーラ１０ｂ、可
変分周器１２、レート・マルチプライヤ１３で構
成される。すなわち、レート・マルチプライヤ１
３はＰ個（Ｐは任意の整数）の入力パルスに対し
てＱ個（ＱはＯ〜Ｐ−１の整数）の出力パルスを
発生する可変分周器で、この例ではプリスケーラ
１０ｃの出力を入力としている。パルス抜取り回
路１１はこのレート・マルチプライヤ１３の出力
に同期して、例えばレート・マルチプライヤ１３
の出力が論理“１”の時のみプリスケーラ１０ａ
で分周された局部発振器５の出力パルスを１個抜
取る回路で、この抜取られたパルス列がプリスケ
ーラ１０ｂを介して可変分周器１２に入力され、
さらに可変分周器１２の出力が前記位相比較器８
の一端に入力されることになる。 このように位相同期回路を構成した場合、局部
発振器５の発振周波数oiは位相同期時において
は、次式で与えられる。 oi＝n₁（n₂m_１＋_３Ｑ／Ｐ） ……(1) ここで_３＝ｒｅ／ｎ_３，_２＝_３／ｎ_４＝
ｒｅ／ｎ_３ｎ_４＝_１ よりoi＝n₁n₂（ｍ＋ｎ_４／ｎ_２・Ｑ／Ｐ）ｒｅ／
ｎ_３ｎ_４……(2) 但し、n₁〜n₄はそれぞれプリスケーラ１０ａ〜
１０ｄの分周比、ｍは可変分周器１２の分周比、
reは基準発振器７の発振周波数を表わす。 (1)式にテレビジヨン受像機の場合の具体的数値
例として、re＝1000MHz、n₁・n₂＝n₃・n₄＝
256，n₂＝n₄＝４，Ｐ＝64，Ｑ＝０，１，２……
63を代入すると oi＝（ｍ＋Ｑ／６４）ＭHz ……(3) となる。 従つて、第１図に示す如く選局ボタン１４の操
作で得られた選局信号をエンコーダ１５で所定の
コード信号に変換してラツチ回路１６にセツト
し、このラツチ回路１６の出力で可変分周器１２
の分周比ｍを例えばｍ＝150，156，…，162，…
…，824の如く変化させることにより、選局を行
なうことができる。また、周波数微調器１８を操
作することでラツチ回路１９を通してレート・マ
ルチプライヤ１３におけるＱの値を例えばＱ＝
０，１，２，……，63の如く変化させることによ
り、局部発振器５の発振周波数oiの微調を行な
うことができる。 上記例によれば、(3)式から明らかなように、
oiの微調による周波数変化ステツプは1/64ＭHz＝
15.625kHzであり、このＱ倍の範囲でオフセツト
周波数（Δ＝Ｑ／６４）を作り出すことができる。と ころが、(3)式では１＞Δ０のオフセツト周波
数のみしか与えられず、Δ＜０なるオフセツト
周波数は得られない。すなわちoiを可変分周器
１２の分周比ｍで定まる値を中心として増加方向
に微調することはできるが、減少方向に微調する
ことはできない。 Δ＜０なるオフセツト周波数を得るために
は、(3)式により可変分周器１２の分周比ｍをｍ→
ｍ−１に設定すればよいが、その場合次のような
問題が生じてくる。 すなわちｍ→ｍ−１にするためには、第１図に
おけるラツチ回路１６を可逆カウンタとして、そ
の内容をoiの微調方向に従つて制御する必要が
ある。またレート・マルチプライヤ１３における
Ｑの値についても、ラツチ回路１９に可逆カウン
タの機能を持たせ、そのカウント方向をoiの微
調方向に従つて制御しなければならない。この様
子を第２図に示す。第２図は一例として分周比ｍ
の初期設定値がｍ＝150の場合における局部発振
器５の発振周波数oiのスペクトラムと、ｍ，Ｑ
との関係を示したもので、oiを中心値（150M
Hz）より増加する方向に微調する場合はｍ＝150
のままで、Ｑは前述の如くＱ＝０，１，２，…
…，63と変化させればよいが、oiを中心値より
減少する方向に微調する場合はｍ＝149とし、か
つＱはＱ＝０，63，62……，１の如く変化させな
ければならないことが分る。 さらに可変分周器１２の分周比のｍ→ｍ−１へ
の変更は、ラツチ回路１６に入つているチヤンネ
ル番号情報を変化させることを意味し、このまま
ではチヤンネル番号表示回路１７で表示されるチ
ヤンネル番号がオフセツト周波数をΔ＜０にす
るたびに変化してしまうことになり、好ましくな
い。従つて、チヤンネル番号表示をoiの微調方
向によらず一定にするためには、選局ボタン１４
の操作により指定されたチヤンネル番号の情報を
表示のために別途に記憶しておくメモリを必要と
する。 また、上記の場合ラツチ回路１６によるｍ→ｍ
−１への変更のタイミングと、ラツチ回路１９に
よるＱの値の設定のタイミングとが一致していな
いと、oiの周波数が瞬時的に大きくずれ、局部
発振器５の出力に雑音として現れるという問題も
ある。 一方、第１図におけるパルス抜取り回路１１に
ついては、その入力パルスの周波数が可変分周器
１２の分周比変化によつて大きく変化するので、
一定周波数のパルスを抜取る場合のように単純に
ゲート回路を１つ用いるだけでは構成できない。
このため広範囲に変る入力パルスの同期を基準の
タイミングとして入力パルスを抜取るような構成
としなければならず、その回路構成が複雑化す
る。第３図はパルス抜取り回路１１の具体的な構
成例を示したもので、３個のフリツプフロツプと
３個のゲートで構成されており、相当複雑である
ことが分る。 このように、第１図の装置ではパルス抜取り回
路１１を用いるため、位相同期回路における可変
分周回路６自体の構成が複雑になるばかりでな
く、局部発振器５の発振周波数oiの微調を増加
および減少の両方向に行なおうとすると、可変分
周回路６の制御のための周辺回路も相当複雑化す
る。このため、回路をIC化する場合、チツプ面
積が大きくなつて歩留りの低下によるコストアツ
プを招くとともに、回路規模の増大による電流の
増加がチツプ温度を上昇させるため、ICの周囲
温度が制限され、消費電力も大きくなる等、実用
上種々の問題があつた。 この発明は上記欠点を除去し、局部発振器の発
振周波数の増加および減少両方向の微調機能を有
しながら、回路構成を大幅に簡略化し得る周波数
シンセサイザ方式の選局装置を提供することを目
的とする。 以下この発明を図示の実施例により詳細に説明
する。第４図はこの発明の一実施例の選局装置を
示したもので、第１図と相対応する部分に同一符
号を付して、第１図との相違点のみを述べる。第
４図において、第１図と異なる所は可変分周回路
６の構成にある。この可変分周回路６は第１図に
おけるパルス抜取り回路１１とプリスケーラ１０
ｂの部分を第１の可変分周器２０に置換えたもの
に相当し、この可変分周器２０はプリスケーラ１
０ａと第２の可変分周器１２との間に設けられて
いる。そして、第１の可変分周器２０は第３の可
変分周器であるレート・マルチプライヤ１３の出
力パルスＡが発生される毎に、周波数微調器１８
からの微調信号Ｂに従い、その分周比ｋが初期設
定値k₁からk₁＋１またはk₁−１に変化するように
なつている。但し、上記微調信号Ｂは局部発振器
５の発振周波数oiの微調方向、すなわちoiを
可変分周器１２の分周比ｍで定まる値を中心とし
て増加方向に微調するか、減少方向に微調するか
に応じて、その状態がそれぞれ論理“１”，“０”
に変わる２値信号とする。 次に各部の詳細を述べる。 まず、レート・マルチプライヤ１３について説
明する。第５図はレート・マルチプライヤのＰ＝
８，Ｑ＝０〜７の場合の構成例を示す図、第６図
はそのタイム・チヤートである。第５図におい
て、フリツプフロツプ２１ａ，２１ｂ，２１ｃは
ANDゲート２２を介して縦続接続されて同期式
カウンタを構成しており、これらの各フリツプフ
ロツプ２１ａ，２１ｂ，２１ｃが入力パルスCP₁
（プリスケーラ１０ｃの出力パルス）の立上りで
動作するものとすれば、その各出力Ｑ_a，Ｑ_b，Ｑ
_cは第６図のようになる。ANDゲート２３ａ，２
３ｂ，２３ｃは、CP₁とＱ_a，Ｑ_b，Ｑ_cおよびこれ
らの反転出力である_a，_b，_cの組合せのう
ち、（CP₁〓_a）、（CP₁〓Ｑ_a〓_b）、（CP₁〓Ｑ_a
〓Ｑ_b〓_c）の組合せの論理積をとるものであ
り、第６図に示されるごとく入力パルスCP₁が８
個入力する間に、それぞれ４個、２個、１個の出
力パルスを異なる滋刻に出力する。これらの
ANDゲート２３ａ，２３ｂ，２３ｃの各出力
は、ANDゲート２４ａ，２４ｂ，２４ｃにより
第４図におけるラツチ回路１９からの制御信号
C₂，C₁，C₀に従つて選択的に取出され、さらに
ORゲート２５で合成されてCP₂となり、このCP₂
がレート・マルチプライヤ１３の出力パルスＡと
して取出される。 このように構成すると、制御信号C₂，C₁，C₀
の値の組合せにより、８個の入力パルスCP₁に対
して０〜７個の出力パルスCP₂を発生することが
できる。例えばC₂＝論理“１”、C₁＝論理
“１”、C₀＝論理“０”と設定すれば、ORゲート
２５の出力は（CP₁〓_a）〓（CP₁〓Ｑ_a〓_b）
となり、第６図に示される如く８個の入力パルス
CP₁に対して６個の出力パルスCP₂が発生するこ
とになる。 次に、第１の可変分周器２０はレート・マルチ
プライヤ１３の出力パルスによつてその分周比ｋ
がｋ＝k₁からｋ＝k₁＋１またはk₁−１の如く切換
えられるよう構成されたもので、第７図はk₁＝４
の場合の構成例である。すなわち、第７図におい
て３１ａ〜３１ｃはＤ形フリツプフロツプ、３２
は反転出力端子付バツフアゲート、３３は反転出
力端子付ANDゲートであり、３４〜３７はAND
ゲート、３８，３９はORゲートであり、その論
理式は次式で与えられる。

【表】 Ｄ_２＝Ａ￣Ｑ_１＋ＡＱ_１・Ｑ￣_２ 〓
ここで前述したように、Ａはレート・マルチプ
ライヤ１３の出力信号を示し、またＢはＡによつ
て分周比ｋがk₁（＝４）からk₁−１（＝３）に切
換わるか、k₁＋１（＝５）に切換わるかを決定す
る周波数微調器１８からの微調信号を示す。ま
た、第７図においてはフリツプフロツプ３１ａの
反転出力₁が第１の可変分周器２０の出力とし
て使用される。原理上はフリツプフロツプ３１ａ
の非反転出力Q₁を第１の可変分周器２０の出力
としてもよいが、この例では非反転出力Q₁は
ANDゲート３５にも供給されているため、反
転、非反転両出力のドライブ能力のバランスを考
慮して反転出力₁を用いている。 この第１の可変分周器２０の動作を第８図のタ
イムチヤートを参照して説明する。今、レート・
マルチプライヤ１３の出力信号ＡがＡ＝論理
“０”であるとすると、微調信号Ｂの値の如何に
関係なく(5)式よりD₁＝₂、D₂＝Q₁となる。この
時のタイムチヤートが第８図ａであり、フリツプ
フロツプ３１ａの非反転出力Q₁は、第１の可変
分周器２０の入力であるパルスＣが４個到来して
１周期となるので、第１の可変分周器２０の分周
比ｋはｋ＝k₁＝４となる。 次にＡ＝論理“１”でかつＢ＝論理“０”とす
ると、(4)式よりD₁＝₂、D₂＝Q₁・₂となるか
ら、タイムチヤートは第８図ｂのようになり、
Q₁は第１の可変分周器２０の入力であるパルス
Ｃが３個到来して１周期となるので、分周比ｋは
ｋ＝k₁−１＝３となる。 さらにＡ＝論理“１”、Ｂ＝論理“１”になる
と、同様にしてD₁＝₃、D₂＝Q_{1 2}となつて、タ
イムチヤートは第８図ｃのようになり、Q₁は第
１の可変分周器２０の入力であるパルスＣが５個
到来して１周期となるので、分周比ｋはｋ＝k₁＋
１＝５となる。なお、第８図ａではフリツプフロ
ツプ３１ｂの非反転出力Q₂で見ても分周比はｋ
と同じであるが、第８図ｂ，ｃではQ₁のみが所
定の分周比Ｋとなつており、従つて₁（または
Q₁）を第１の可変分周器２０の出力とする必要が
あることがわかる。 このように第１の可変分周器２０はレート・マ
ルチプライヤ１８の出力信号Ａが論理“１”にな
ると、その分周比ｋが微調信号Ｂに応じてｋ＝k₁
＋１またはk₁−１と変化する。 以上より、第４図において局部発振器５の発振
周波数oiは、位相同期時には、前記(2)式におけ
n₂（プリスケーラ１０ｂの分周比）をプリスケー
ラ１０ｂに対応する第１の可変分周器２０の分周
比ｋ（この場合ｋ＝k₁に置換えることにより、次
式で与えられる。 oi＝n₁k₁（ｍ±ｎ_１／ｋ_１・Ｑ／Ｐ）ｒｅ／ｎ
_３ｎ_４……(5) この(5)式中の±の符号は微調信号Ｂがそれぞれ
論理“１”，“０”の場合を表わす。従つて、先と
同様に具体的数値例としてre＝1000MHz、
n₁k₁＝n₃n₄＝256、k₁＝n₄＝４、Ｐ＝64、Ｑ＝
０，１，２，……，63を代入すると oi＝（ｍ±Ｑ／６４）ＭHz ……(6) となり、選局ボタン１４を操作しエンコーダ１
５、ラツチ回路１６を通してｍをｍ＝150，156，
……162，……，824の如く変化させることによ
り、選局を行なうことができる。この場合に使用
されるＰ＝64，Ｑ＝０，１，２，……63のレー
ト・マルチプライヤの構成例を第９図に示す。第
９図において、フリツプフロツプ４１ａ〜４１
およびANDゲート４２ａ〜４２ｄは同期式カウ
ンタを構成し、第５図のフリツプフロツプ２１ａ
〜２１ｃおよびANDゲート２２にそれぞれ対応
する。また、ANDゲート４３ａ〜４３，４４
ａ〜４４およびORゲート４５は、それぞれ第
５図のANDゲート２３ａ〜２３ｃ，２４ａ〜２
４ｃおよびORゲート２５に相当する。そして、
この場合は６ビツトの制御信号C₅〜C₀が第４図
のラツチ回路１９から供給され、これらの制御信
号C₅〜C₀に従つてANDゲート４３ａ〜４３の
出力がANDゲート４４ａ〜４４により選択的
に取出され、ORゲート４５により合成されて出
力パルスCP₂（Ａ）として取出される。この場
合、制御信号C₅〜C₀の組合せに応じて64個の入
力パルスCP₁に対して０〜63個の出力パルスCP₂
が発生されることになる。 一方、局部発振器５の発振周波数oiの微調に
関しては、周波数微調器１８を操作しラツチ回路
１９を通してレート・マルチプライヤ１３におけ
るＱの値をＱ＝０，１，２，……，63の如く変化
させることで行なわれる。その際、oiをｍで定
まる値を中心として増加方向に微調する場合、つ
まりｏのオフセツト周波数Δを１＞Δ０
の範囲で変化させる場合はoi＝（ｍ＋Ｑ／６４）ＭHz となる。またoiをこれと逆に減少方向に微調す
る場合、つまりΔ＜０なるオフセツト周波数を
与える場合はoi＝（ｍ−Ｑ／６４）となる。 従つて、Δ＜０にする場合でも第２の可変分
周器１２の分周比ｍをｍ→ｍ−１に変更する必要
がないため、ラツチ回路１６は可逆カウンタとす
る必要はなく、また選局ボタン１４で指定された
チヤンネル番号を表示のために記憶しておく予備
的なメモリも必要なく、ラツチ回路１６の内容を
そのまま表示すればよい。 さらにラツチ回路１９についても、oiの微調
方向に関係なく、すなわちΔ＞０、Δ＜０の
いずれのオフセツト周波数を得る場合でも、レー
ト・マルチプライヤ１３におけるＱの値をＱ＝０
→１→２→……→63如く常に同じ方向に変化させ
ればよいから、可逆カウンタを用いる必要はな
い。 一方、第１の可変分周器２０については第７図
にその具体的を示したように、第１図におけるプ
リスケーラ１０ｂに分周比切換えのための若干の
ゲート回路を付加することで実現できるので、第
１図におけるパルス抜取り回路１１とプリスケー
ラ１０ｂとからなる回路よりも素子数が減少し、
簡略化される。 以上一実施例を挙げて説明したように、この発
明によれば従来装置と同様な周波数微調機能を有
しながら、位相同期回路、特に可変分周回路６の
部分の回路構成が簡略化されるとともに、それに
付随する周辺回路も簡略化される。従つて選局装
置のシステム全体としての回路規模が極めて簡略
化されるので、特にIC化に際してチツプサイズ
の減少、コストの低減および消費電力の低減を図
ることができ、さらにチツプ温度も低減するため
周囲温度の制御が緩和される、等の利点を有し実
用上その効果は大である。 また、微調に際してはラツチ回路１６，１９の
うちラツチ回路１９の内容のみを変えてレート・
マルチプライヤ１３におけるＱの値を設定すれば
よいので、局部発振器５の出力のノイズの問題も
ない。 なお、前記実施例では第１の可変分周器２０の
分周比ｋの初期設定値をk₁＝４として説明した
が、k₁は任意の値に設定可能であることは勿論で
ある。またｎ_１／ｋ_１＝１としたが、n₁／k₁＝Ｎ（Ｎ＝ ２，３，４，……）とすればオフセツト周波数Δ
もＮ倍されるので、Ｎ＞Ｎ・Ｑ／Ｐ０の範囲でオ フセツト周波数を変えることも可能である。 さらに前記実施例では第３の可変分周器として
レート・マルチプライヤ１３を用いたが、整数個
の入力パルスに対して１個の出力パルスを発生す
る通常の可変分周器を用いてもよい。ただしレー
ト・マルチプライヤを用いた方が、オフセツト周
波数Δをより細かくかつ均等なピツチで変えら
れるという点で有利である。

【図面の簡単な説明】

第１図はシンセサイザ方式による選局装置の一
例を示すブロツク図、第２図は第１図の動作説明
のための図、第３図は第１図におけるパルス抜取
り回路の具体例を示す図、第４図はこの発明の一
実施例の選局装置を示すブロツク図、第５図は第
４図におけるレート・マルチプライヤの具体例を
示す図、第６図はその動作を示すタイムチヤー
ト、第７図は第４図における第１の可変分周器の
具体例を示す図、第８図はその動作を示すタイム
チヤート、第９図はレート・マルチプライヤのさ
らに別の具体例を示す図である。 ５……電圧制御形局部発振器、６……可変分周
回路、７……基準発振器、８……位相比較器、９
……ループフイルタ、１０ａ〜１０ｄ……プリス
ケーラ、１２……第２の可変分周器、１３……レ
ート・マルチプライヤ（第３の可変分周器）、２
０……第１の可変分周器。

Claims (1)

1. 【特許請求の範囲】 １ 電圧制御形局部発振器の出力を分周し、この
   分周出力と基準発振器の出力またはこれを前置分
   周した出力とを位相比較器に入力し、その位相比
   較結果に応じて前記局部発振器に位相同期をか
   け、選局を行なうようにした選局装置において、
   前記局部発振器の出力またはこれを前置分周した
   出力をｋ分周（ｋは任意の整数）する第１の可変
   分周器と、この第１の可変分周器の出力をｍ分周
   （ｍは任意の整数）して前記位相比較器に入力す
   るように設けられ、受信すべき周波数に応じてそ
   の分周比ｍが制御される第２の可変分周器と、前
   記基準発振器の出力またはこれを前置分周した出
   力を入力とし、周波数微調操作によりその分周比
   が制御される第３の可変分周器とを具備し、前記
   第１の可変分周器の分周比ｋを前記第３の可変分
   周器の出力パルスが発生される毎に、前記周波数
   微調操作の微調方向に従い、初期設定値k₁からk₁
   ＋１またはk₁−１に変化させるようにしたことを
   特徴とする選局装置。 ２ 前記第３の可変分周器として、Ｐ個（Ｐは任
   意の整数）の入力パルスに対してＱ個（Ｑ＝Ｏ〜
   Ｐ−１の整数）の出力パルスを発生するレート・
   マルチプライヤを用いた特許請求の範囲第１項記
   載の選局装置。