JPH05227052A - シンセサイザ受信機 - Google Patents

Abstract

(57)【要約】 【目的】 水晶発振器を単一化して構成の簡略化ととも
に高周波回路に対する高調波妨害を防止したシンセサイ
ザ受信機を提供する。 【構成】 マイクロコンピュータによって制御される位
相同期ループを備えたその発振出力を高周波信号に混合
させるシンセサイザ受信機であって、前記マイクロコン
ピュータ（８）に設置された水晶発振器（８０８）から
発振出力を受けるとともに、マイクロコンピュータによ
って任意の周波数が設定されて基準信号を発生する基準
信号発生回路（１４）と、前記基準信号の高調波を遮断
域とするフィルタ（１８）とを設置し、このフィルタを
通過させた前記基準信号を位相比較器に入力している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、カーラジオ、ポータブ
ルラジオ等のディジタル選局装置を用いたシンセサイザ
受信機に関する。

【０００２】

【従来の技術】従来、シンセサイザ受信機は、図２に示
すようなチューナ回路を備えており、このチューナ回路
には、放送用電波等の高周波信号を受けるアンテナに高
周波回路２が設置されている。この高周波回路２には、
高周波増幅回路、周波数ミキサ回路等が設置されている
とともに、局部発振回路として電圧制御発振器（ＶＣ
Ｏ）４が接続されている。ＶＣＯ４は、高周波信号に混
合すべき局部発振信号を発振し、高周波回路２に加え
る。そして、このＶＣＯ４の発振信号の周波数は、ＶＣ
Ｏ４とともに位相同期ループ（ＰＬＬ）を構成するため
の主回路を成すＰＬＬ−ＩＣ６及びマイクロコンピュー
タ８を以て選択される。ＰＬＬ−ＩＣ６は、ＰＬＬの中
ＶＣＯ４等を除いた回路を集積化したものである。ＩＦ
は、高周波回路２から得られる中間周波出力である。

【０００３】次に、図３は、このチューナ回路の具体的
な構成を示しており、ＰＬＬ−ＩＣ６は、マイクロコン
ピュータ８と独立して構成され、このＰＬＬ−ＩＣ６に
は基準信号発生回路６０２、位相比較器６０４及びプロ
グラマブルデバイダ６０６等が設置されている。基準信
号発生回路６０２は、局部発振信号を成す基準信号を発
生する手段であって、この基準信号発生回路６０２には
外部端子６０８、６１０を通して水晶発振子（Ｘｔａ
ｌ）６１２及びキャパシタ６１４、６１６が接続されて
水晶発振器６１８が構成されている。この基準信号発生
回路６０２で得られる基準信号とプログラマブルデバイ
ダ６０６の出力は位相比較器６０４に加えられ、両者の
位相が比較される。この位相比較器６０４の比較出力
は、位相出力端子６２０を通して取り出され、抵抗６２
２、インバータ６２４、キャパシタ６２６及び抵抗６２
８を通してＶＣＯ４に周波数制御入力として加えられ
る。そして、このＶＣＯ４の発振出力Ｖ_O は、高周波回
路２側に加えられるとともに、キャパシタ６３０を通し
てＰＬＬ−ＩＣ６の周波数入力端子６３２に加えられ、
インバータ６３４を通してプログラマブルデバイダ６０
６に加えられる。プログラマブルデバイダ６０６には、
マイクロコンピュータ８から分周比Ｎが設定され、その
分周比Ｎに分周された発振信号が位相比較器６０４に加
えられて基準信号と位相の比較が行われる。このような
ＰＬＬ動作により、ＶＣＯ４には一定の発振周波数に同
期が取られ、一定周波数の発振出力Ｖ_O が得られる。

【０００４】そして、マイクロコンピュータ８側には、
プログラム動作等を行うためにＰＬＬ−ＩＣ６側とは独
立した水晶発振子８０２及びキャパシタ８０４、８０６
を含む水晶発振器８０８が設置されている。このマイク
ロコンピュータ８では、プログラム動作により、シリア
ルデータＣＥ、ＣＫ、ＤＡが得られ、ＰＬＬ−ＩＣ６の
制御入力端子６３６、６３８、６４０に加えられて必要
な選局操作が行われる。また、マイクロコンピュータ８
側にはキー入力回路１０や表示回路１２が接続されてお
り、キー入力回路１０を通して選局データが入力され、
表示回路１２には選局周波数やチャネルが表示される。

【０００５】

【発明が解決しようとする課題】ところで、このような
チューナ回路では、マイクロコンピュータ８側及びＰＬ
Ｌ−ＩＣ６側の双方に独自の発振周波数を発振する水晶
発振器６１８、８０８が設置されており、各発振回路は
独自に水晶発振子を用いているため、高価になる。ま
た、ＰＬＬ−ＩＣ６はディジタル回路を含んでいるた
め、そのディジタル動作も高周波回路２の動作に悪影響
を与えるが、特に、ＰＬＬ−ＩＣ６側に水晶発振器６１
８が設置されているため、その発振による高調波（１０
〜２０倍の周波数）が高周波回路２にビート障害を発生
させる。

【０００６】そこで、本発明は、水晶発振器の単一化に
よって構成の簡略化を図るとともに高周波回路への高調
波妨害を防止したシンセサイザ受信機を提供することを
目的とする。

【０００７】

【課題を解決するための手段】本発明のシンセサイザ受
信機は、電圧制御発振器（ＶＣＯ４）の発振信号をマイ
クロコンピュータ（８）で制御されるプログラマブルデ
バイダ（６０６）で分周し、その分周出力と基準信号と
を位相比較器（６０４）で位相を比較し、その比較出力
を以て前記電圧制御発振器の発振出力を制御し、その発
振出力を高周波信号に混合させるシンセサイザ受信機で
あって、前記マイクロコンピュータに設置された水晶発
振器（８０８）から発振出力を受けるとともに、前記マ
イクロコンピュータによって任意の周波数が設定されて
基準信号を発生する基準信号発生回路（１４）と、前記
基準信号の高調波を遮断域とするフィルタ（１８）とを
設置し、このフィルタを通過させた前記基準信号を前記
位相比較器に入力したことを特徴とする。

【０００８】

【作用】このシンセサイザ受信機では、基準信号発生回
路がマイクロコンピュータ側の水晶発振器の発振出力を
受けて基準信号を形成しており、従来のマイクロコンピ
ュータ側と独自の水晶発振器を省略したものである。こ
の結果、水晶発振器が単一化される。そして、基準信号
発生回路で得られた基準信号は、基準信号の高調波を遮
断域とするフィルタを通して位相比較器に加えられ、フ
ィルタによって高調波が除かれ、高周波回路側へのビー
ト妨害、不要輻射等を防止できる。

【０００９】

【実施例】以下、本発明を図面に示した実施例を参照し
て詳細に説明する。

【００１０】図１は、本発明のシンセサイザ受信機の一
実施例を示している。このシンセサイザ受信機には、図
３に示したチューナ回路と同様にマイクロコンピュータ
８が設置されている。このマイクロコンピュータ８に
は、基準発振器として水晶発振器８０８が設置されてお
り、この水晶発振器８０８は、水晶発振子８０２、キャ
パシタ８０４、８０６及び抵抗８０７で構成されてい
る。また、このマイクロコンピュータ８には、図示しな
いがキー入力回路１０や表示回路１２が接続され、必要
なデータの入力及び周波数表示等が行われる。

【００１１】そして、このシンセサイザ受信機には、マ
イクロコンピュータ８で発振周波数が制御される基準信
号発生回路１４が設置されており、この基準信号発生回
路１４は、図３に示したシンセサイザ受信機におけるＰ
ＬＬ−ＩＣ６の内部に設置されていた基準信号発生回路
６０２に相当するものである。この基準信号発生回路１
４は、マイクロコンピュータ８側の水晶発振器８０８を
共用しており、その発振信号がインバータ１６を介して
加えられている。また、この基準信号発生回路６０２
は、マイクロコンピュータ８によって発振信号が制御可
能に構成されており、制御プログラム及び固定データに
よってマイクロコンピュータ８から基準信号の周波数を
設定するための制御出力が加えられている。この結果、
基準信号発生回路１４には、ＰＬＬ−ＩＣ６０側で必要
とする基準信号が得られる。

【００１２】この基準信号発生回路１４の出力側にはフ
ィルタ１８が設置されている。このフィルタ１８は、基
準信号発生回路１４が発生した出力から不要な高調波成
分を除くためであり、基準信号の周波数、例えば、中間
周波数ｆ_n ＝４５０ｋＨｚを越える周波数域を遮断域、
それ以下を通過域にした低域通過フィルタである。

【００１３】そして、ＰＬＬ−ＩＣ６０には、従来の外
部端子６０８、６１０に変えて基準信号を入力する基準
信号入力端子６１９が設けられている。即ち、ＰＬＬ−
ＩＣ６０では、ＰＬＬ−ＩＣ６（図３）に比較して水晶
発振器６１８とともに端子数も削減されている。基準信
号入力端子６１９に加えられた基準信号は、プログラマ
ブルデバイダ６０６の出力との位相比較のため、位相比
較基準信号６０４に入力される。

【００１４】このＰＬＬ−ＩＣ６０には、プログラマブ
ルデバイダ６０６に分周比Ｎを設定する手段としてシフ
トレジスタ及びラッチ回路６４２が設置されており、こ
のシフトレジタ及びラッチ回路６４２には、制御入力と
してマイクロコンピュータ８のシリアルデータＣＥ、Ｃ
Ｋ、ＤＡが制御入力端子６３６、６３８、６４０を通し
て加えられている。したがって、プログラマブルデバイ
ダ６０６では一定の分周比Ｎが設定され、基準信号に対
応する周波数を得るための分周動作が得られる。

【００１５】そして、位相比較器６０４の出力側には、
トランジスタ６４４、６４６からなるトライステートバ
ッファ６４８が設置され、このトライステートバッファ
６４８を通して位相出力端子６２０から位相比較出力が
取り出される。この位相出力端子６２０と電圧制御発振
器（ＶＣＯ）４との間には低域通過フィルタ（ＬＰＦ）
２０が設置され、このＬＰＦ２０では位相比較出力中に
含まれる急激な変動成分が除かれる。したがって、ＶＣ
Ｏ４には、周波数制御入力として緩やかなレベル変化を
持つ直流電圧が加えられる。

【００１６】ＶＣＯ４は、周波数制御入力としての直流
電圧が加えられ、その直流電圧のレベルに応じた周波数
の発振出力Ｖ_O を発生する。制御入力が電流に与えられ
る場合には、ＶＣＯ４の入力部側に電流・電圧変換手段
を設置すればよい。この発振出力Ｖ_O は、局部発振信号
として図示しない周波数ミキサ回路側に出力されるとと
もに、キャパシタ６３０を介してＰＬＬ−ＩＣ６０の周
波数入力端子６３２に加えられる。

【００１７】ＰＬＬ−ＩＣ６０には、周波数入力端子６
３２に加えられた周波数入力を反転させるインバータ６
３４が設置され、このインバータ６３４には抵抗６３５
が並列に接続されている。このインバータ６３４を通し
て周波数入力はプログラマブルデバイダ６０６に加えら
れ、分周比Ｎを以て分周された後、位相比較のため、位
相比較器６０４に入力される。

【００１８】以上のように、このシンセサイザ受信機の
チューナ回路では、ＰＬＬ−ＩＣ６０から基準信号発生
回路６０２（図３）が除かれて外部回路としての基準信
号発生回路１４が設置されている。そして、この基準信
号発生回路１４は、マイクロコンピュータ８側の水晶発
振器８０８からの信号を受けて必要な周波数はマイクロ
コンピュータ８で設定されている。そして、その基準信
号は、フィルタ１８を通して不要な高調波成分が除かれ
てＰＬＬ−ＩＣ６０に加えられている。

【００１９】このような構成によれば、ＰＬＬ−ＩＣ６
０及びマイクロコンピュータ８に単一の水晶発振器８０
８を用いて構成の簡略化が図られ、しかも、ＰＬＬ−Ｉ
Ｃ６０から水晶発振器を除いたことで、ＰＬＬ−ＩＣ６
０の出力による高周波回路側へのビート妨害やスプリア
ス放射を大幅に削減することができ、しかも、基準信号
発生回路１４を外部回路としたことで、ＰＬＬ−ＩＣ６
０の簡略化が図られる等、構成の簡略化とともに高調波
による悪影響が抑制され、信頼性の高いシンセサイザ受
信機が得られている。

【００２０】

【発明の効果】以上説明したように、本発明によれば、
次のような効果が得られる。 ａ．水晶発振器が単一化でき、ＰＬＬ側からの水晶発振
器の省略により、発振器構成の簡略化とともに高価な水
晶発振子が削減でき、装置の価格を低減できる 。ｂ．ＰＬＬ側から水晶発振器が無くなるので、高周波
回路に対する高調波妨害を防止できる。 ｃ．基準信号発生回路がＰＬＬ側からマイクロコンピュ
ータ側に移行するため、ＰＬＬ側をＩＣ化する場合にそ
のチップサイズを縮小できるとともに、消費電流の削減
及び製造上の歩留りを高めることができる。 ｄ．基準信号発生回路は、マイクロコンピュータ側の発
振器の発振周波数を受けているので、マイクロコンピュ
ータ側のクロック信号と同精度の基準信号を得ることが
できるとともに、マイクロコンピュータによって任意の
周波数に設定できるので、容易に基準信号の周波数を設
定できる。

【図面の簡単な説明】

【図１】本発明のシンセサイザ受信機の一実施例を示す
ブロック図である。

【図２】一般的なシンセサイザ受信機のチューナ回路を
示すブロック図である。

【図３】従来のシンセサイザ受信機におけるチューナ回
路の構成を示すブロック図である。

【符号の説明】

４ 電圧制御発振器 ８ マイクロコンピュータ １４ 基準信号発生回路 １８ フィルタ ６０４ 位相比較器 ６０６ プログラマブルデバイダ ８０８ 水晶発振器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電圧制御発振器の発振信号をマイクロコ
   ンピュータで制御されるプログラマブルデバイダで分周
   し、その分周出力と基準信号とを位相比較器で位相を比
   較し、その比較出力を以て前記電圧制御発振器の発振出
   力を制御し、その発振出力を高周波信号に混合させるシ
   ンセサイザ受信機であって、 マイクロコンピュータに設置された水晶発振器から発振
   出力を受けるとともに、前記マイクロコンピュータによ
   って任意の周波数が設定されて基準信号を発生する基準
   信号発生回路と、前記基準信号の高調波を遮断域とする
   フィルタとを設置し、このフィルタを通過させた前記基
   準信号を前記位相比較器に入力したことを特徴とするシ
   ンセサイザ受信機。