JPS61269121A - 液晶デイスプレイ装置 - Google Patents
液晶デイスプレイ装置Info
- Publication number
- JPS61269121A JPS61269121A JP60111684A JP11168485A JPS61269121A JP S61269121 A JPS61269121 A JP S61269121A JP 60111684 A JP60111684 A JP 60111684A JP 11168485 A JP11168485 A JP 11168485A JP S61269121 A JPS61269121 A JP S61269121A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrodes
- electrode
- mim
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下、本発明を次の順序で説明する。
Ａ、産業上の利用分野
Ｂ１発明の概要
Ｃ・従来の技術
り１発明が解決しようとする問題点
Ｅ１問題点を解決するための手段
１０作用
Ｇ、実施例
Ｇ−１，構成
Ｇ−２，動作
Ｇ−３１作用
Ｈ１発明の効果
画素毎にスイッチング素子を有して成るものである。
Ｂ６発明の概要
本発明は、スイッチング素子を用いた液晶ディスプレイ
装置において、−画素当り２つのスイッチング素子を用
い、該スイッチング素子の接続点と所定電位との間に液
晶層を設けたことにより、スイッチング素子を構成する
絶縁層の面積を大きくすることができ、かつコントラス
ト比を低下させずに走査電極数を増やすことができるよ
うにしたものである。
装置において、−画素当り２つのスイッチング素子を用
い、該スイッチング素子の接続点と所定電位との間に液
晶層を設けたことにより、スイッチング素子を構成する
絶縁層の面積を大きくすることができ、かつコントラス
ト比を低下させずに走査電極数を増やすことができるよ
うにしたものである。
Ｃ８従来の技術
従来より、平板形ディスプレイ装置として、たとえば、
ドツトマトリクス（行列）方式の液晶ディスプレイ装置
が一般に知られている。上記液晶ディスプレイ装置は、
基本的には、行方向の電極すなわち走査電極と、列方向
の電極すなわち信号電極とを液晶層を挾んで対向配設し
たものであり、走査電極と信号電極との各交点が画素と
なっている。そして、各走査電極に走査パルスが供給さ
れると共に、各信号電極に画像情報信号が供給され、１
線順次走査により表示がなされるようにな
っている。ところで、このようないわゆる単純マトリク
ス方式の液晶ディスプレイ装置においては、ある画素を
表示状態（オン状態）とすべぐ各電極にそれぞれ所定の
電圧を印加すると、残りの画素すなわち非表示状態（オ
フ状態）とすべき画素のそれぞれに異った値の電圧が印
加されてしまうため、通常、これらの非表示状態での電
圧値を平均化して揃えることが行われる。ところが、こ
のようにすると、表示状態とする画素に印加される電圧
と非表示状態とする画素に印加される電圧との差が小さ
くなってコントラスト比が低下してしまうという欠点が
ある。そこで、各画素毎にたとえば後、述するＭＩＭデ
バイス、ダイオード、薄膜トランジスタ（ＴＰＴ）等の
非線形素子をスイッチング素子として設け、印加電圧に
応じて確実にオン・オフ動作を行わせ、表示状態の画素
と非表示状態の画素とを明確に区別してコントラスト比
を上昇させるようにした液晶ディスプレイ装置が提案さ
れている。
ドツトマトリクス（行列）方式の液晶ディスプレイ装置
が一般に知られている。上記液晶ディスプレイ装置は、
基本的には、行方向の電極すなわち走査電極と、列方向
の電極すなわち信号電極とを液晶層を挾んで対向配設し
たものであり、走査電極と信号電極との各交点が画素と
なっている。そして、各走査電極に走査パルスが供給さ
れると共に、各信号電極に画像情報信号が供給され、１
線順次走査により表示がなされるようにな
っている。ところで、このようないわゆる単純マトリク
ス方式の液晶ディスプレイ装置においては、ある画素を
表示状態（オン状態）とすべぐ各電極にそれぞれ所定の
電圧を印加すると、残りの画素すなわち非表示状態（オ
フ状態）とすべき画素のそれぞれに異った値の電圧が印
加されてしまうため、通常、これらの非表示状態での電
圧値を平均化して揃えることが行われる。ところが、こ
のようにすると、表示状態とする画素に印加される電圧
と非表示状態とする画素に印加される電圧との差が小さ
くなってコントラスト比が低下してしまうという欠点が
ある。そこで、各画素毎にたとえば後、述するＭＩＭデ
バイス、ダイオード、薄膜トランジスタ（ＴＰＴ）等の
非線形素子をスイッチング素子として設け、印加電圧に
応じて確実にオン・オフ動作を行わせ、表示状態の画素
と非表示状態の画素とを明確に区別してコントラスト比
を上昇させるようにした液晶ディスプレイ装置が提案さ
れている。
以下、ＭＩＭデバイスを用いた液晶ディスプレイ装置に
ついて説明する。ダイオードの一種であるＭＩ Ｍ （
Ｍｅｔａｌ −Ｉｎ５ｕｌａ ｔｏｒ −Ｍｅｔａｌ
）デバイスは、絶縁物を２つの電極で挾んで成る構造を
有しており、絶縁物の種類によって電流−電圧特性の異
なル２ツ（７）Ｗ、すなわちＰｏｏｌｅ −Ｆｒｅｎｋ
ｅｌ型とＦｏｗｌｅｒ −Ｎｏｒｄｈｅｉｍ型に分けら
れる。絶縁物として、たとえばＴａ２０５ 、５ｉｓＮ
４等を用いるとｐｏｏｌｅ−Ｆｒｅｎｋｅｌ型となり、
次式 ％式％（） で示されるような特性を示す。また、絶縁物として、た
とえばＭ ２０ ｓ等を用いるとＦ’ｏ ｗｌｅ ｒ
−Ｎｏｒｄｈ−ｅ ｉｍ型となり、次式 ％式％） で示されるような特性を示す。
ついて説明する。ダイオードの一種であるＭＩ Ｍ （
Ｍｅｔａｌ −Ｉｎ５ｕｌａ ｔｏｒ −Ｍｅｔａｌ
）デバイスは、絶縁物を２つの電極で挾んで成る構造を
有しており、絶縁物の種類によって電流−電圧特性の異
なル２ツ（７）Ｗ、すなわちＰｏｏｌｅ −Ｆｒｅｎｋ
ｅｌ型とＦｏｗｌｅｒ −Ｎｏｒｄｈｅｉｍ型に分けら
れる。絶縁物として、たとえばＴａ２０５ 、５ｉｓＮ
４等を用いるとｐｏｏｌｅ−Ｆｒｅｎｋｅｌ型となり、
次式 ％式％（） で示されるような特性を示す。また、絶縁物として、た
とえばＭ ２０ ｓ等を用いるとＦ’ｏ ｗｌｅ ｒ
−Ｎｏｒｄｈ−ｅ ｉｍ型となり、次式 ％式％） で示されるような特性を示す。
このようなＭＩＭデバイスを用いた液晶ディスプレイ装
置は、たとえば第１１図および第１２図に示すような構
成を有している。すなわち、基板１１上には、走査電極
Ｍ１１Ｍ２．・・・１Ｍｎと、ＭＩＭデバイスＭｌｌ
、 ＭＩ２ 、 ”・、 Ｍｎｍと、画素電極ｐＨ、Ｐ
Ｉ３ 、・・・、Ｐｎｍとが形成されており、基板１２
には信号電極Ｙｌ、 Ｙｚ 、・・・、 Ｙｍが形成
されていると共に、各基板１１．１２間に液晶層りが設
けられている。上記液晶層りおよびＭＩＭデバイスＭｌ
ｌ 、 ＭＩ２ 、・・・、Ｍｎｍは、いずれも抵抗と
容量（コンデンサ）の並列回路によって表わすことがで
きる。具体的に一画素分は、第１８図に示すように、液
晶層りの一部である液晶部Ｌｏを表す抵抗ＲＬ１容量Ｃ
ｔ、と、ＭＩＭデバイスＭ。
置は、たとえば第１１図および第１２図に示すような構
成を有している。すなわち、基板１１上には、走査電極
Ｍ１１Ｍ２．・・・１Ｍｎと、ＭＩＭデバイスＭｌｌ
、 ＭＩ２ 、 ”・、 Ｍｎｍと、画素電極ｐＨ、Ｐ
Ｉ３ 、・・・、Ｐｎｍとが形成されており、基板１２
には信号電極Ｙｌ、 Ｙｚ 、・・・、 Ｙｍが形成
されていると共に、各基板１１．１２間に液晶層りが設
けられている。上記液晶層りおよびＭＩＭデバイスＭｌ
ｌ 、 ＭＩ２ 、・・・、Ｍｎｍは、いずれも抵抗と
容量（コンデンサ）の並列回路によって表わすことがで
きる。具体的に一画素分は、第１８図に示すように、液
晶層りの一部である液晶部Ｌｏを表す抵抗ＲＬ１容量Ｃ
ｔ、と、ＭＩＭデバイスＭ。
を表す抵抗ＲＭ、容量ＣＭとによって構成される。
なお、各端子１３．１４はそれぞれ走査電極、信号電極
に対応する。
に対応する。
第１４図および第１５図に、走査電極ＸＩ、Ｘ２゜・・
・、Ｘｎに供給される走査パルスＶｘ１＋ ＶＸ２ 、
・・・。
・、Ｘｎに供給される走査パルスＶｘ１＋ ＶＸ２ 、
・・・。
Ｖｘｎおよび信号電極Ｙｌ 、 Ｙｘ 、・・・、
Ｙｍに供給される画像情報信号ＶＹｌ＋ ＶＹ２ ＋・
・・、ＶＹｍの一例を示す。走査電極Ｘ、 、 Ｘ、
、・・・、Ｘｎは、走査パルスＶＸＩ 、 Ｖｘｘ
、・・・、ｖＸｎにより周期Ｔで順次選択されるように
なっており、各選択期間τにおいて信号電極Ｙｌ、 Ｙ
ｚ 、・・・、Ｙｍ に供給される画像情報信号ＶＹ
、 、 ＶＹ２．・・・、ｖＹｍに応じて、すなわち走
査電極ＸＩ 、 Ｘ２．・・・、Ｘｎと信号電極Ｙｌ
ｇ Ｙ２ ｒ・・・＋ Ｙｍの間に印加される電圧
値に応じてＭＩＭデバイスＭｌｌ 、 Ｍｌｌ 、 −
、Ｍ ｎｍがオン・オフ動作し、各画素の液晶がスイッ
チングされる。なお、走査パルスの極性を周期Ｔ毎に反
転させているのは、液晶の劣化を防止するためである。
Ｙｍに供給される画像情報信号ＶＹｌ＋ ＶＹ２ ＋・
・・、ＶＹｍの一例を示す。走査電極Ｘ、 、 Ｘ、
、・・・、Ｘｎは、走査パルスＶＸＩ 、 Ｖｘｘ
、・・・、ｖＸｎにより周期Ｔで順次選択されるように
なっており、各選択期間τにおいて信号電極Ｙｌ、 Ｙ
ｚ 、・・・、Ｙｍ に供給される画像情報信号ＶＹ
、 、 ＶＹ２．・・・、ｖＹｍに応じて、すなわち走
査電極ＸＩ 、 Ｘ２．・・・、Ｘｎと信号電極Ｙｌ
ｇ Ｙ２ ｒ・・・＋ Ｙｍの間に印加される電圧
値に応じてＭＩＭデバイスＭｌｌ 、 Ｍｌｌ 、 −
、Ｍ ｎｍがオン・オフ動作し、各画素の液晶がスイッ
チングされる。なお、走査パルスの極性を周期Ｔ毎に反
転させているのは、液晶の劣化を防止するためである。
第１８図を用いて説明すると、上述したような動作を行
わせるためには、電圧印加の初期においては、ＭＩＭデ
バイス ＭＯ側にそのほとんどの電圧が印加されるよう
に、容量ＣＭを液晶部ＬＯの容量ＣＬよりも十分小さく
設定する必要がある。
わせるためには、電圧印加の初期においては、ＭＩＭデ
バイス ＭＯ側にそのほとんどの電圧が印加されるよう
に、容量ＣＭを液晶部ＬＯの容量ＣＬよりも十分小さく
設定する必要がある。
この容量ＣＭを小さくするには、絶縁層の厚みを大きく
するか、あるいは面積を小さくすれば良い。
するか、あるいは面積を小さくすれば良い。
しかし、駆動電圧を低く抑え、ＭＩＭデバイスＭｅに流
れる電流を大きくするためには、上記絶縁層の厚みを充
分に薄くしなければならない。そこで、通常、液晶部Ｌ
Ｏよりも面積を十分に小さくするようにして、ＭＩＭデ
バイスＭｏの容量ＣＭを小さくしている。−例として、
ＪＡＰＡＮ ＤＩＳＰＬｘＹ’８８ Ｐ４０４〜４０
７に記載されている液晶ディスプレイ装置においては、
ＭＩＭデバイスの絶縁物としてＴａｚＱ５を用いており
、厚み８００〜５００Ａ、面積８０ Ｘ Ｏ，５μ７７
！２としている。また、駆動電圧は１４〜１７Ｖである
。
れる電流を大きくするためには、上記絶縁層の厚みを充
分に薄くしなければならない。そこで、通常、液晶部Ｌ
Ｏよりも面積を十分に小さくするようにして、ＭＩＭデ
バイスＭｏの容量ＣＭを小さくしている。−例として、
ＪＡＰＡＮ ＤＩＳＰＬｘＹ’８８ Ｐ４０４〜４０
７に記載されている液晶ディスプレイ装置においては、
ＭＩＭデバイスの絶縁物としてＴａｚＱ５を用いており
、厚み８００〜５００Ａ、面積８０ Ｘ Ｏ，５μ７７
！２としている。また、駆動電圧は１４〜１７Ｖである
。
Ｄ６発明が解決しようとする問題点
ところが、上述したようなＭＩＭデバイスを用いた液晶
ディスプレイ装置では、液晶層の厚みがたとえば５〜１
０μｍ程度と、ＭＩＭデバイスを構成する絶縁層の厚み
よりもかなり厚く、容量の関係ＣＭ ＜ＣＬを満たそう
とすると、該絶縁層の面積が小さくなってしまい、オン
状態で流すことのできる電流値が小さくなり、駆動電圧
が大きくなってしまう。また、ＭＩＭデバイスを形成す
る際のリソグラフィー処理での面積のバラツキが、ＭＩ
Ｍデバイスの特性のバラツキに大きな影響を与えてしま
う。更に、走査電極数（走査線数）を。
ディスプレイ装置では、液晶層の厚みがたとえば５〜１
０μｍ程度と、ＭＩＭデバイスを構成する絶縁層の厚み
よりもかなり厚く、容量の関係ＣＭ ＜ＣＬを満たそう
とすると、該絶縁層の面積が小さくなってしまい、オン
状態で流すことのできる電流値が小さくなり、駆動電圧
が大きくなってしまう。また、ＭＩＭデバイスを形成す
る際のリソグラフィー処理での面積のバラツキが、ＭＩ
Ｍデバイスの特性のバラツキに大きな影響を与えてしま
う。更に、走査電極数（走査線数）を。
増やすと、非選択時間に比べ選択時間が極端に短くなり
、コントラスト比が低下してしまう。
、コントラスト比が低下してしまう。
そこで、本発明は上述した従来の問題点に鑑みて提案さ
れたものであり、オン状態で大電流を流すことができ、
ＭＩＭデバイス形成時のリングラフイー処理による面積
のバラツキが特性のバラツキに大きな影響を与えず、走
査電極数を増やしてもコントラスト比が低下しないよう
な液晶ディスプレイ装置を提供することを目的とする。
れたものであり、オン状態で大電流を流すことができ、
ＭＩＭデバイス形成時のリングラフイー処理による面積
のバラツキが特性のバラツキに大きな影響を与えず、走
査電極数を増やしてもコントラスト比が低下しないよう
な液晶ディスプレイ装置を提供することを目的とする。
Ｅ１問題点を解決するための手段
本発明に係る液晶ディスプレイ装置は上述した目的を達
成するために５行電極と画素電極の間に設けられた絶縁
層を有する第１のスイッチング素子と、列電極と上記画
素電極の間に設けられた絶縁層を有する第２のスイッチ
ング素子とから成る複合型スイッチング素子の複数個を
互いに対向する一対の基板のうちの一方に形成し、他方
の基板に上記画素電極と対向する共通電極を形成すると
共に、上記画素電極と上記共通電極の間に液晶層を設け
て成ることを特徴としている。
成するために５行電極と画素電極の間に設けられた絶縁
層を有する第１のスイッチング素子と、列電極と上記画
素電極の間に設けられた絶縁層を有する第２のスイッチ
ング素子とから成る複合型スイッチング素子の複数個を
互いに対向する一対の基板のうちの一方に形成し、他方
の基板に上記画素電極と対向する共通電極を形成すると
共に、上記画素電極と上記共通電極の間に液晶層を設け
て成ることを特徴としている。
２０作用
本発明によれば、第１および第２のスイッチング素子の
接続点となる画素電極と共通電極との間に液晶層を設け
ているため、各スイッチング素子を構成する絶縁層の面
積等を適当に設定することにより、第２のスイッチング
素子の容量値を第１つスイッチング素子よりも十分小さ
くすることができる。また、第１のスイッチング素子を
いわゆるホールド・キャパシタとして動作させることが
できる。
接続点となる画素電極と共通電極との間に液晶層を設け
ているため、各スイッチング素子を構成する絶縁層の面
積等を適当に設定することにより、第２のスイッチング
素子の容量値を第１つスイッチング素子よりも十分小さ
くすることができる。また、第１のスイッチング素子を
いわゆるホールド・キャパシタとして動作させることが
できる。
Ｇ、実施例
以下、本発明に係る液晶ディスプレイ装置の一実施例に
ついて図面を用いて詳細に説明する。
ついて図面を用いて詳細に説明する。
Ｇ−１，構成
第１図は本実施例の液晶ディスプレイ装置を示す等価回
路図であり、第２図は一画素分の等価回路図であり、第
８図は上記液晶ディスプレイ装置の概略斜視図である。
路図であり、第２図は一画素分の等価回路図であり、第
８図は上記液晶ディスプレイ装置の概略斜視図である。
まず、この第１図〜第８図を参照しながら説明する。本
実施例の液晶ディスプレイ装置は、スイッチング素子と
して一画素当り２つのＭＩＭデバイスを用いて構成した
ものであり１行電極である走査電極ＸＩと列電極である
各信号電極Ｙｌ、 Ｙｚ 、・・・、Ｙｍの間にそれぞ
れＭＩＭデバイスＭＩＩＡ 、 ＭＩＩＢ 、・、、Ｍ
ＩＭデバイスについても同様にそれぞれＭＩＭデバイス
が設けられている。−画素内の２つのＭＩＭデバイス間
の接続点は各画素電極ｐＨ、ＰＩ３ 、・・・、Ｐｎ
ｒｎとなっており、これらの画素電極と接地電位として
いる共通電極にの間に液晶層りすなわち各画素に対応す
る液晶部Ｌｌｌ 、 Ｌｕ 、・・・、Ｌｌｌｆｆ＋が
設けられている。上記走査電極ＸＩ 、 Ｘ２１・＋＋
、 Ｘｎ、信号電極Ｙｌ 、 ’（２、−、ＹＩＴＩ
、画素電極ｐＨ、ＰＩ３ 。
実施例の液晶ディスプレイ装置は、スイッチング素子と
して一画素当り２つのＭＩＭデバイスを用いて構成した
ものであり１行電極である走査電極ＸＩと列電極である
各信号電極Ｙｌ、 Ｙｚ 、・・・、Ｙｍの間にそれぞ
れＭＩＭデバイスＭＩＩＡ 、 ＭＩＩＢ 、・、、Ｍ
ＩＭデバイスについても同様にそれぞれＭＩＭデバイス
が設けられている。−画素内の２つのＭＩＭデバイス間
の接続点は各画素電極ｐＨ、ＰＩ３ 、・・・、Ｐｎ
ｒｎとなっており、これらの画素電極と接地電位として
いる共通電極にの間に液晶層りすなわち各画素に対応す
る液晶部Ｌｌｌ 、 Ｌｕ 、・・・、Ｌｌｌｆｆ＋が
設けられている。上記走査電極ＸＩ 、 Ｘ２１・＋＋
、 Ｘｎ、信号電極Ｙｌ 、 ’（２、−、ＹＩＴＩ
、画素電極ｐＨ、ＰＩ３ 。
−−−、ＰｎｍおよびＭＩＭデバイスＭｎ人、 ＭＩＩ
Ｂ 、 ・−。
Ｂ 、 ・−。
Ｍｎｒ＋ＩＡ、 Ｍｎｍ１＋は対向する一対の基板１，
２のうちの一方の基板１上に形成されており、他方の基
板２１ には上記画素電極Ｆｉｌ 、 Ｐｘ
ｚ 、・・・、 Ｐｎｍと対向する共通電極Ｋが形成さ
れている。
２のうちの一方の基板１上に形成されており、他方の基
板２１ には上記画素電極Ｆｉｌ 、 Ｐｘ
ｚ 、・・・、 Ｐｎｍと対向する共通電極Ｋが形成さ
れている。
一画素分の等何回路は、第１のＭＩＭデバイスＭＡ
Ｆ？ＭＩ ＣＭ１衾註を表す抵抗類「
、容量潜＝と、第２のＭＩＭデバイスＭＢを表す抵抗Ｒ
＋ｖｚ、容量ＣＭ２と、液晶部ＬＯを表す抵抗ＲＬ、容
量ＣＬとから成っている。ＭＩＭデバイスＭＢの容量Ｃ
Ｍ２はＭＩＭデバイスＭＡの容量ＣＭＩに比べ十分小さ
く設定されており（ＣＭｚ ＜ ＣＭＩ ）％電圧印加
の初期において、ＭＩＭデバイスＭＢ側にそのほとんど
の電圧が印加されるようになっている。また、上＝ｂ
Ｍ Ｉ ＭデバイスＭＡの容量ＣＭＩは液晶部Ｌｏの容
量ＣＬよりも大きく設定されており（ＣＭＩ＞ＣＬ）、
該ＭＩＭデバイスＭ人がいわゆるホールド・キャパシタ
として作用するようになっている。なお、各端子３，４
はそれぞれ走査電極、信号電極に対応するものであり、
ＭＩＭデバイスＭＡ 、 Ｍｎ間の接続点が画素電極に
対応し、液晶部Ｌｏの接地点が共通電極に対応している
。
Ｆ？ＭＩ ＣＭ１衾註を表す抵抗類「
、容量潜＝と、第２のＭＩＭデバイスＭＢを表す抵抗Ｒ
＋ｖｚ、容量ＣＭ２と、液晶部ＬＯを表す抵抗ＲＬ、容
量ＣＬとから成っている。ＭＩＭデバイスＭＢの容量Ｃ
Ｍ２はＭＩＭデバイスＭＡの容量ＣＭＩに比べ十分小さ
く設定されており（ＣＭｚ ＜ ＣＭＩ ）％電圧印加
の初期において、ＭＩＭデバイスＭＢ側にそのほとんど
の電圧が印加されるようになっている。また、上＝ｂ
Ｍ Ｉ ＭデバイスＭＡの容量ＣＭＩは液晶部Ｌｏの容
量ＣＬよりも大きく設定されており（ＣＭＩ＞ＣＬ）、
該ＭＩＭデバイスＭ人がいわゆるホールド・キャパシタ
として作用するようになっている。なお、各端子３，４
はそれぞれ走査電極、信号電極に対応するものであり、
ＭＩＭデバイスＭＡ 、 Ｍｎ間の接続点が画素電極に
対応し、液晶部Ｌｏの接地点が共通電極に対応している
。
以下、更に詳細に説明する。基板１上において、走査電
極Ｘｌ、 Ｘｚ 、・・・、Ｘｎは、第４図に示すよ
うに、それぞれ矢印入方向（行方向）に平行に延設され
ており、矢印Ｂ方向（列方向）にｎ本配列されて設けら
れている。また、リード線を引き出すためのランド領域
Ａｘｌ ＋ １ｌｘｘ ｐ・・・、７ｘｎが走査電極Ｘ
Ｉ、Ｘ２．・・・、Ｘｎ の各左端部にそれぞれ設け
られている。信号電極Ｙ１．Ｙｚ、・・・、Ｙｌｌｌは
それぞれ矢印Ｂ方向に延設されており、矢印入方向にｍ
本設けられている。また、信号電極ＹｌｔＹ２ 、
Ｎ−、Ｙｍのランド領域１１Ｙｘ ｒ Ｊ？ｙｚ 、−
、Ｊｙｍは各上端部にそれぞれ設けられている。更に、
走査電極Ｘｉ 、 Ｘ２ 、 ＊＝ 、 Ｘｎと信号電
極Ｙｌ、Ｙ２゜・・・、 Ｙｍの間には略正方形状の画
素電極Ｆｉｌ 、 Ｐｘｚ 。
極Ｘｌ、 Ｘｚ 、・・・、Ｘｎは、第４図に示すよ
うに、それぞれ矢印入方向（行方向）に平行に延設され
ており、矢印Ｂ方向（列方向）にｎ本配列されて設けら
れている。また、リード線を引き出すためのランド領域
Ａｘｌ ＋ １ｌｘｘ ｐ・・・、７ｘｎが走査電極Ｘ
Ｉ、Ｘ２．・・・、Ｘｎ の各左端部にそれぞれ設け
られている。信号電極Ｙ１．Ｙｚ、・・・、Ｙｌｌｌは
それぞれ矢印Ｂ方向に延設されており、矢印入方向にｍ
本設けられている。また、信号電極ＹｌｔＹ２ 、
Ｎ−、Ｙｍのランド領域１１Ｙｘ ｒ Ｊ？ｙｚ 、−
、Ｊｙｍは各上端部にそれぞれ設けられている。更に、
走査電極Ｘｉ 、 Ｘ２ 、 ＊＝ 、 Ｘｎと信号電
極Ｙｌ、Ｙ２゜・・・、 Ｙｍの間には略正方形状の画
素電極Ｆｉｌ 、 Ｐｘｚ 。
・・・、 Ｐｎｍがｎｘｍ個設けられている。
第５図および第６図は上記第４図における■−■線断面
図および■−■線断面図である。−走査電極については
、第５図に示すように、走査電極Ｘｌ上に誘電率εｌ、
厚みｄｌの絶縁層５を挾んで画素電極ｐＨ，ＰＩ３が配
置されており、該画素電極Ｐｉｔ 、 ＰＩ３上の谷端
部に誘電率ε２、厚みｄｚの絶縁層６を挾んで信号電極
Ｙｌ、Ｙ２が配置されている。−信号電極については、
第６図に示すように、走査電極Ｘｉ 、 Ｘ２上に絶縁
層５を挾んで該走査電極ＸＩ 、 Ｘｚより若干長さの
短い画素電極ｐＨ、Ｐ２１が配置されており、該画素電
極Ｆｉｌ 。
図および■−■線断面図である。−走査電極については
、第５図に示すように、走査電極Ｘｌ上に誘電率εｌ、
厚みｄｌの絶縁層５を挾んで画素電極ｐＨ，ＰＩ３が配
置されており、該画素電極Ｐｉｔ 、 ＰＩ３上の谷端
部に誘電率ε２、厚みｄｚの絶縁層６を挾んで信号電極
Ｙｌ、Ｙ２が配置されている。−信号電極については、
第６図に示すように、走査電極Ｘｉ 、 Ｘ２上に絶縁
層５を挾んで該走査電極ＸＩ 、 Ｘｚより若干長さの
短い画素電極ｐＨ、Ｐ２１が配置されており、該画素電
極Ｆｉｌ 。
ＰＸ３上に絶縁層６を挾んで信号電極Ｙｌが配置されて
いる。また、一画素分は第７図に示すようになっており
、走査電極ＸＯと絶縁層５と画素電極Ｐｏにより第１の
ＭＩＭデバイスが構成され、信号電極Ｙｏと絶縁層６と
画素電極Ｐｏにより第２のＭＩＭデバイスが構成される
。絶縁層５，６の厚みについては、ＣＭＩ ） ＣＬ
（第３図参照）とするために、たとえばｄｌ（５０００
Ａとすると共に、ｄｚ ≦ｄｘの条件によって設定して
いる。しかし。
いる。また、一画素分は第７図に示すようになっており
、走査電極ＸＯと絶縁層５と画素電極Ｐｏにより第１の
ＭＩＭデバイスが構成され、信号電極Ｙｏと絶縁層６と
画素電極Ｐｏにより第２のＭＩＭデバイスが構成される
。絶縁層５，６の厚みについては、ＣＭＩ ） ＣＬ
（第３図参照）とするために、たとえばｄｌ（５０００
Ａとすると共に、ｄｚ ≦ｄｘの条件によって設定して
いる。しかし。
第４図および第５図から明らかなように、第２のＭＩＭ
デバイスの占める面積Ｓ２が第１のＭＩＭデバイスの占
める面積Ｓｌよりも十分小さくなるように形成して、ε
２ ｄ ｔ Ｓ ｘ （εｘｄｚｓｔとなるようにして
いる。すなわち、液晶層りとは略無関係に０Ｍ２＜ＣＭ
Ｉの関係を満足することができるということである。こ
れにより、ＭＩＭデバイスを構成する絶縁層の面積を大
きくすることができる。上記容量ＣＭ２はたとえばＣＭ
Ｉの１／１０以下に設定すれば良い。なお、基板１，２
にはガラス基板、石英基板等が用いられ、各電極にはＩ
ＴＯ膜等の透明導電膜が用いられる。但し、信号電極に
ついては金属を用いるようにしても良いが、開口率を十
分大きくするためには、透明導電膜を用いる方が好まし
い。マタ、絶縁物にはＴａｇ’ｓ 、 Ｓｉ １ｌＮ４
、 Ａ７ｚＯａ等が用いられる。
デバイスの占める面積Ｓ２が第１のＭＩＭデバイスの占
める面積Ｓｌよりも十分小さくなるように形成して、ε
２ ｄ ｔ Ｓ ｘ （εｘｄｚｓｔとなるようにして
いる。すなわち、液晶層りとは略無関係に０Ｍ２＜ＣＭ
Ｉの関係を満足することができるということである。こ
れにより、ＭＩＭデバイスを構成する絶縁層の面積を大
きくすることができる。上記容量ＣＭ２はたとえばＣＭ
Ｉの１／１０以下に設定すれば良い。なお、基板１，２
にはガラス基板、石英基板等が用いられ、各電極にはＩ
ＴＯ膜等の透明導電膜が用いられる。但し、信号電極に
ついては金属を用いるようにしても良いが、開口率を十
分大きくするためには、透明導電膜を用いる方が好まし
い。マタ、絶縁物にはＴａｇ’ｓ 、 Ｓｉ １ｌＮ４
、 Ａ７ｚＯａ等が用いられる。
Ｇ−２，動作
第８図および第９図に、走査電極Ｘｌ、 Ｘ２ 。
・・・、Ｘｎ に供給される走査パルスＶＸＩ 、 ｖ
ｘｚ 、・・・。
ｘｚ 、・・・。
Ｖｚｎおよび信号電極Ｙｌ 、 Ｙｍ 、・・・、 Ｙ
ｍに供給される画像情報信号ＶＹＩ 、 ＶＹ２ 、・
・・、 Ｖｙｒｎの一例を示す。走査電極Ｘｌ 、 Ｘ
２ ＋・・・、ｘｎ４ｔ、走査ｒｅルスｖｘ１ 、
ＶＸ２ 、 ・” 、 Ｖｘｎ ｉＣヨリ周周期 （タ
トえば、フレーム周期）で顆次選択されるようになって
おり、各選択期間τにおいて信号電極Ｙｌ 。
ｍに供給される画像情報信号ＶＹＩ 、 ＶＹ２ 、・
・・、 Ｖｙｒｎの一例を示す。走査電極Ｘｌ 、 Ｘ
２ ＋・・・、ｘｎ４ｔ、走査ｒｅルスｖｘ１ 、
ＶＸ２ 、 ・” 、 Ｖｘｎ ｉＣヨリ周周期 （タ
トえば、フレーム周期）で顆次選択されるようになって
おり、各選択期間τにおいて信号電極Ｙｌ 。
Ｙｍ １・・・、Ｙｍに供給される画像情報信号Ｖｙ
ｔ。
ｔ。
ＶＹ２．・・・、ｖＹｍに応じて、すなわち走査電極Ｘ
Ｉ。
Ｉ。
Ｘ２ 、 ・−、Ｘｎと信号電極Ｙｔ 、 Ｙｍ
、 −＊−、Ｙｍの間に印加される電圧値に応じて各第
２のＭＩＭデバイスＭＩＩＢ 、 Ｍｘｚｓ 、・・・
、ＩＶｎｍａがオン・オフ動作し、各画素の液晶がスイ
ッチングされる。上記選択期間τは周期Ｔを走査電極数
ｎで等分した時間となっている。また、液晶の劣化を防
止するために１、走査パルスＶｘｒ 、 Ｖｘｚ 、・
・・ Ｖｘ ｎの極性を周期Ｔ毎に反転させるようにし
ている。
、 −＊−、Ｙｍの間に印加される電圧値に応じて各第
２のＭＩＭデバイスＭＩＩＢ 、 Ｍｘｚｓ 、・・・
、ＩＶｎｍａがオン・オフ動作し、各画素の液晶がスイ
ッチングされる。上記選択期間τは周期Ｔを走査電極数
ｎで等分した時間となっている。また、液晶の劣化を防
止するために１、走査パルスＶｘｒ 、 Ｖｘｚ 、・
・・ Ｖｘ ｎの極性を周期Ｔ毎に反転させるようにし
ている。
具体的に、第３図も合わせて参照しながら説明する。い
ま、０≦ｔ≦ｔ１の選択期間τにおいて電圧Ｖｌの印加
される走査電極Ｘ１について考える。
ま、０≦ｔ≦ｔ１の選択期間τにおいて電圧Ｖｌの印加
される走査電極Ｘ１について考える。
電圧印加直後（１＝０）においては、ＣＭＩＩ ＜ Ｃ
ＭＩの条件により、ＭＩＭデバイスＭＡ 、 ＭＢ間の
電位すなわち液晶部Ｌｏに印加される電圧ＶＬは。
ＭＩの条件により、ＭＩＭデバイスＭＡ 、 ＭＢ間の
電位すなわち液晶部Ｌｏに印加される電圧ＶＬは。
Ｖｒ、’：：Ｖｘとナリ、Ｋ ２ （７）Ｍ Ｉ Ｍテ
ハイスＭａ ｉｃ印加電圧のほとんどが加わる。ここで
、信号電極（端子４）に印加される電圧値によってオン
状態かオフ状態かが決定される。たとえば、信号電極Ｙ
ｌのように電圧−Ｖｚの印加された信号電極に対応する
画素についてはオン状態となり、ＭＩＭデバイスＭＢに
電流が流れ、ＣＭＩ 、 ０Ｍ２ 、 ＣＬ にそれぞ
れ電荷が供給される。この時、液晶部Ｌ０たとえば第１
図における液晶ＷＬｌｌに印加される電圧ＶＬは、第１
０図Ａに示すように、ｖｌから徐々に下降して行く。そ
して、走査電極Ｘ１の選択終了時刻ｔ ＝ ｔｌにおい
てＶｘｔ＝Ｑとなった瞬間４Ｃ，電圧ＶＬ ＝ −Ｖ２
トｆ、Ｋ ’）、ｔ ＞ ｔｌ ノ非選択期間（非走
査時）においては、電荷の再分配が起こり供給された電
荷量に応じて液晶部ＬＯに選択期間τ（走査時）と逆極
性の電圧が印加される。この時、信号電極に印加される
電圧（信号電圧）の変動はあるが、走査電極は接地され
ており、ＭＩＭデバイスＭＢには大きな電圧が印加され
ない。
ハイスＭａ ｉｃ印加電圧のほとんどが加わる。ここで
、信号電極（端子４）に印加される電圧値によってオン
状態かオフ状態かが決定される。たとえば、信号電極Ｙ
ｌのように電圧−Ｖｚの印加された信号電極に対応する
画素についてはオン状態となり、ＭＩＭデバイスＭＢに
電流が流れ、ＣＭＩ 、 ０Ｍ２ 、 ＣＬ にそれぞ
れ電荷が供給される。この時、液晶部Ｌ０たとえば第１
図における液晶ＷＬｌｌに印加される電圧ＶＬは、第１
０図Ａに示すように、ｖｌから徐々に下降して行く。そ
して、走査電極Ｘ１の選択終了時刻ｔ ＝ ｔｌにおい
てＶｘｔ＝Ｑとなった瞬間４Ｃ，電圧ＶＬ ＝ −Ｖ２
トｆ、Ｋ ’）、ｔ ＞ ｔｌ ノ非選択期間（非走
査時）においては、電荷の再分配が起こり供給された電
荷量に応じて液晶部ＬＯに選択期間τ（走査時）と逆極
性の電圧が印加される。この時、信号電極に印加される
電圧（信号電圧）の変動はあるが、走査電極は接地され
ており、ＭＩＭデバイスＭＢには大きな電圧が印加され
ない。
このため、ＭＩＭデバイスＭｎに電流は流れない。
また、０Ｍ２ （ＣＭＩの条件が満たされているため、
信号電圧が変動しても、電圧ｖＬの変動は少ない。
信号電圧が変動しても、電圧ｖＬの変動は少ない。
更に、ＭＩＭデバイスＭＡの容量ＣＭＩがホールド・キ
ャパシタとして作用し、液晶部Ｌｏへ電荷を供給するた
め、次の選択期間まで表示状態を保持することができる
。
ャパシタとして作用し、液晶部Ｌｏへ電荷を供給するた
め、次の選択期間まで表示状態を保持することができる
。
一方、たとえば、信号電極Ｙ２のように電圧Ｍの印加さ
れた信号電極に対応する画素についてはオフ状態となり
、第１０図Ｂに示すように、選択期間τのみ液晶部Ｌｏ
たとえば第１図における液晶部Ｌｒｕに略一定の電圧ｖ
１が印加され、ｔ）ｔｘの非選択期間においては電圧Ｖ
Ｌ＝Ｏとなる。
れた信号電極に対応する画素についてはオフ状態となり
、第１０図Ｂに示すように、選択期間τのみ液晶部Ｌｏ
たとえば第１図における液晶部Ｌｒｕに略一定の電圧ｖ
１が印加され、ｔ）ｔｘの非選択期間においては電圧Ｖ
Ｌ＝Ｏとなる。
このように、ｔ）ｔｌの非選択期間（Ｔ−τ）において
実際の表示がなされるようになっている。
実際の表示がなされるようになっている。
なお、コントラスト比は液晶部Ｌｏに印加される実効の
電圧値の比によって決定される。
電圧値の比によって決定される。
Ｇ−３１作用
上述した本実施例の液晶ディスプレイ装置では、−画素
当り２つのＭＩＭデバイスＭＡ 、 ＭＢを用いており
、各絶縁層の面積ＳＬ、８２ 等をそれぞれ適当に設定
して容量をＣＭｚ ＜ＣＭＩとすることにより、第２の
ＭＩＭデバイスＭＢにオン・オフ動作を行わせて、液晶
のスイッチングを行うようにしている。上記ＣＭ２＜Ｃ
ＭＩの関係は、液晶層と略無関係に満足できるため、上
記ＭＩＭデバイスＭＢを構成する絶縁層の面積Ｓ２を大
きくすることができる。よって、オン状態で大電流を流
すことができると共番乙ＭＩＭデバイス形成時のリング
ラフイー処理による面積のバラツキが特性に大きな影響
を与えることもない。
当り２つのＭＩＭデバイスＭＡ 、 ＭＢを用いており
、各絶縁層の面積ＳＬ、８２ 等をそれぞれ適当に設定
して容量をＣＭｚ ＜ＣＭＩとすることにより、第２の
ＭＩＭデバイスＭＢにオン・オフ動作を行わせて、液晶
のスイッチングを行うようにしている。上記ＣＭ２＜Ｃ
ＭＩの関係は、液晶層と略無関係に満足できるため、上
記ＭＩＭデバイスＭＢを構成する絶縁層の面積Ｓ２を大
きくすることができる。よって、オン状態で大電流を流
すことができると共番乙ＭＩＭデバイス形成時のリング
ラフイー処理による面積のバラツキが特性に大きな影響
を与えることもない。
また、ＭＩＭデバイスＭ人の容量ＣＭＩがホールド・キ
ャパシタとして動作し、表示状態を次の選択期間まで保
持できるようになっているため、走査電極数を増やして
もコントラスト比が低下するようなことはない。
ャパシタとして動作し、表示状態を次の選択期間まで保
持できるようになっているため、走査電極数を増やして
もコントラスト比が低下するようなことはない。
更に、一方の基板１のみから走査電極と信号電極の両方
のリード線を引き出すことができ配線等が容易に行える
。
のリード線を引き出すことができ配線等が容易に行える
。
更にまた、低温プロセスによって作成できるため、安価
なガラス基板を使用することができ、大面積化に有利で
ある。
なガラス基板を使用することができ、大面積化に有利で
ある。
Ｈ１発明の効果
１ 上述した実施例の説明から明らかなよ
うに、本発明によれば、−画素当り２つのスイッチング
素子（ＭＩＭデバイス）を用い、該スイッチング素子の
接続点と所定電位、たとえば接地電位との間に液晶層を
設けて構成したことにより、第２のスイッチング素子を
構成する絶縁層の面積を大きくすることができ、オン状
態で大電流を流すことができる。また、スイッチング素
子形成時のリングラフイー処理による面積のバラツキが
特性に与える影響を小さくすることができる。更に、第
１のスイッチング素子がホールド・キャパシタとして動
作するため、コントラスト比を低下させずに走査電極数
を増やすことができ、解像度の向上や大画面化が図れる
。
うに、本発明によれば、−画素当り２つのスイッチング
素子（ＭＩＭデバイス）を用い、該スイッチング素子の
接続点と所定電位、たとえば接地電位との間に液晶層を
設けて構成したことにより、第２のスイッチング素子を
構成する絶縁層の面積を大きくすることができ、オン状
態で大電流を流すことができる。また、スイッチング素
子形成時のリングラフイー処理による面積のバラツキが
特性に与える影響を小さくすることができる。更に、第
１のスイッチング素子がホールド・キャパシタとして動
作するため、コントラスト比を低下させずに走査電極数
を増やすことができ、解像度の向上や大画面化が図れる
。
第１図は本発明の一実施例の液晶ディスプレイ装置を示
す等価回路図、第２図は上記液晶ディスプレイ装置の概
略斜視図、第３図は一画素分の等価回路図、第４図は基
板上に形成された各電極を示す概略平面図、第５図は第
４図におけるＩ−Ｉ線断面図、第６図は同じ＜ｎ−ｉ線
断面図、第７図は一画素分の概略斜視断面図、第８図は
走査パルスめ一例を示す電圧波形図、第９図は画像情報
信号の一例を示す電圧波形図、第１０図はオン状態およ
びオフ状態において液晶部に印加される電圧を示す電圧
波形図である。 第１１図は従来の液晶ディスプレイ装置の一例を示す概
略斜視図、第１２図は同じく概略平面図、第１８図は一
画素分の等価回路図、第１４図は走査パルスの一例を示
す電圧波形図、第１５図は画像情報信号の一例を示す電
圧波形図である。 １．２・・・・・・・・・基板
す等価回路図、第２図は上記液晶ディスプレイ装置の概
略斜視図、第３図は一画素分の等価回路図、第４図は基
板上に形成された各電極を示す概略平面図、第５図は第
４図におけるＩ−Ｉ線断面図、第６図は同じ＜ｎ−ｉ線
断面図、第７図は一画素分の概略斜視断面図、第８図は
走査パルスめ一例を示す電圧波形図、第９図は画像情報
信号の一例を示す電圧波形図、第１０図はオン状態およ
びオフ状態において液晶部に印加される電圧を示す電圧
波形図である。 第１１図は従来の液晶ディスプレイ装置の一例を示す概
略斜視図、第１２図は同じく概略平面図、第１８図は一
画素分の等価回路図、第１４図は走査パルスの一例を示
す電圧波形図、第１５図は画像情報信号の一例を示す電
圧波形図である。 １．２・・・・・・・・・基板
Claims (1)
- 【特許請求の範囲】 行電極と画素電極の間に設けられた絶縁層を有する第１
のスイッチング素子と、列電極と上記画素電極の間に設
けられた絶縁層を有する第２のスイッチング素子とから
成る複合型スイッチング素子の複数個を互いに対向する
一対の基板のうちの一方に形成し、 他方の基板に上記画素電極と対向する共通電極を形成す
ると共に、 上記画素電極と上記共通電極の間に液晶層を設けて成る
ことを特徴とする液晶ディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111684A JPS61269121A (ja) | 1985-05-24 | 1985-05-24 | 液晶デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111684A JPS61269121A (ja) | 1985-05-24 | 1985-05-24 | 液晶デイスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61269121A true JPS61269121A (ja) | 1986-11-28 |
Family
ID=14567555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111684A Pending JPS61269121A (ja) | 1985-05-24 | 1985-05-24 | 液晶デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61269121A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05127182A (ja) * | 1991-11-07 | 1993-05-25 | Seiko Instr Inc | 光弁装置 |
| US5299040A (en) * | 1990-06-13 | 1994-03-29 | Nec Corporation | Metal-insulator-metal type active matrix liquid crystal display free from image sticking |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57154280A (en) * | 1981-03-18 | 1982-09-24 | Matsushita Electric Industrial Co Ltd | Liquid crystal picture display unit |
-
1985
- 1985-05-24 JP JP60111684A patent/JPS61269121A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57154280A (en) * | 1981-03-18 | 1982-09-24 | Matsushita Electric Industrial Co Ltd | Liquid crystal picture display unit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5299040A (en) * | 1990-06-13 | 1994-03-29 | Nec Corporation | Metal-insulator-metal type active matrix liquid crystal display free from image sticking |
| JPH05127182A (ja) * | 1991-11-07 | 1993-05-25 | Seiko Instr Inc | 光弁装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100444231C (zh) | 液晶显示器及其驱动方法 | |
| CN101387802B (zh) | 液晶显示装置及其制造方法和驱动方法 | |
| US5652632A (en) | LCD apparatus having electrostatic breakdown preventing configuration capable of testing each pixel | |
| TWI397880B (zh) | 顯示裝置及其驅動方法 | |
| US8384644B2 (en) | Display device and driving apparatus | |
| US7838886B2 (en) | Thin film transistor array panel | |
| US8339534B2 (en) | Display device | |
| EP1860639B1 (en) | Display device | |
| US20070195049A1 (en) | Display device | |
| JPH08508110A (ja) | グレイ・レベルの均一な液晶中間調表示装置 | |
| US7872697B2 (en) | Thin film transistor array panel for liquid crystal display capable of achieving an inversion drive | |
| US5333004A (en) | Active matrix flat display | |
| US7084842B2 (en) | Apparatus and method for driving liquid crystal display device | |
| US7750884B2 (en) | Method and apparatus of driving liquid crystal display device | |
| KR100942836B1 (ko) | 액정표시장치의 구동장치 및 방법 | |
| KR100281861B1 (ko) | 순스태거형박막트랜지스터 | |
| JPS61269121A (ja) | 液晶デイスプレイ装置 | |
| US5689281A (en) | Liquid crystal display apparatus | |
| JPH10115839A (ja) | 液晶表示装置 | |
| JPH01140129A (ja) | 液晶表示装置およびその駆動方法 | |
| JPH09329809A (ja) | 液晶表示装置 | |
| US9778524B2 (en) | Liquid crystal display, liquid crystal panel, and method of driving the same | |
| JP3089675B2 (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| US7256861B2 (en) | Liquid crystal display device | |
| JP2995335B2 (ja) | 二端子素子 |