JPS61270829A - 表面清浄化方法 - Google Patents
表面清浄化方法Info
- Publication number
- JPS61270829A JPS61270829A JP60111626A JP11162685A JPS61270829A JP S61270829 A JPS61270829 A JP S61270829A JP 60111626 A JP60111626 A JP 60111626A JP 11162685 A JP11162685 A JP 11162685A JP S61270829 A JPS61270829 A JP S61270829A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- layer
- silicon
- impurities
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、■族半導体表面の清浄化方法に関する。
（従来技術とその問題点）
近年、マイクロ波用素子あるいは超高速バイポーラ素子
などへの応用を目的として、これまでのシリコン薄膜成
長技術にくらべ、よシ低温で成長が行われ、従って不純
物分布を乱すことがほとんどないという特徴を有する高
真空中でのシリコン分子線成長技術が盛んに研究開発さ
れている。
などへの応用を目的として、これまでのシリコン薄膜成
長技術にくらべ、よシ低温で成長が行われ、従って不純
物分布を乱すことがほとんどないという特徴を有する高
真空中でのシリコン分子線成長技術が盛んに研究開発さ
れている。
このようなシリコン分子線成長技術においては単結晶シ
リコン基板表面の清浄度によってその上に成長するシリ
コン膜の結晶性が太き、〈左右される。従りて基板表面
の清浄化方法については、これまでＫも種々の方法が検
討されてきた。たとえば、日本電子工業撮興協会により
「シリコン新デバイスに関する調査研究報告１工（昭和
５７年３月）」５２ページかう６６ページに「Ｓ ｉの
分子源成長技術」と題して発表された報告においては表
面清浄化のための第１の方法として高真空中で高温加熱
する方法、第２の方法としてイオンビームで基板表面を
スパッタする方法、第３の方法としてガリウムビームを
照射する方法、さらに第４の方法としてレーザ照射を行
う方法が示されている。
リコン基板表面の清浄度によってその上に成長するシリ
コン膜の結晶性が太き、〈左右される。従りて基板表面
の清浄化方法については、これまでＫも種々の方法が検
討されてきた。たとえば、日本電子工業撮興協会により
「シリコン新デバイスに関する調査研究報告１工（昭和
５７年３月）」５２ページかう６６ページに「Ｓ ｉの
分子源成長技術」と題して発表された報告においては表
面清浄化のための第１の方法として高真空中で高温加熱
する方法、第２の方法としてイオンビームで基板表面を
スパッタする方法、第３の方法としてガリウムビームを
照射する方法、さらに第４の方法としてレーザ照射を行
う方法が示されている。
また最近では見方、弁上、高須によジ、第３０回応用物
理学関係連合講演会講演予稿集（昭和５８年４月）５０
２ページに「超高真全中りエーノ・清浄化（Ｉ］」と題
して発表された講演において第５の方法として、基板洗
浄時に表面に形成された薄い酸化シリコン膜上にさらに
シリコンを極薄く堆積し、７１０℃という低温で極薄シ
リコン膜が薄い酸化膜と反応し、両方がともに蒸発し、
清浄な表面が得られるという方法が示された。また、柏
崎、辰已津屋により第４５回応用物理学会学術講演会講
演予稿集（昭和５９年ｌＯ月）６５１ページに「ＳｊＭ
ＢＥの欠陥密度低減−オゾン処理と成長速度依存性」と
題して発表された講演において新たな第６の方法として
、洗浄の途中で洗浄溶液中にオゾンを含むガスを導入し
、表面の保護酸化膜とシリコン基板界面の炭素汚染を減
少させるという方法が示された。
理学関係連合講演会講演予稿集（昭和５８年４月）５０
２ページに「超高真全中りエーノ・清浄化（Ｉ］」と題
して発表された講演において第５の方法として、基板洗
浄時に表面に形成された薄い酸化シリコン膜上にさらに
シリコンを極薄く堆積し、７１０℃という低温で極薄シ
リコン膜が薄い酸化膜と反応し、両方がともに蒸発し、
清浄な表面が得られるという方法が示された。また、柏
崎、辰已津屋により第４５回応用物理学会学術講演会講
演予稿集（昭和５９年ｌＯ月）６５１ページに「ＳｊＭ
ＢＥの欠陥密度低減−オゾン処理と成長速度依存性」と
題して発表された講演において新たな第６の方法として
、洗浄の途中で洗浄溶液中にオゾンを含むガスを導入し
、表面の保護酸化膜とシリコン基板界面の炭素汚染を減
少させるという方法が示された。
以上述べたＭｌ・第３．第４．第５．第６の方法では、
いずれもシリコン基板をあらかじめ洗浄溶液中で洗浄し
ているので、この洗浄段階での清浄化程度が最終的なウ
ェハー清浄化程度に影響を与える。第６の方法では、オ
ゾンの効果により、かなりの汚染が除去でき、（１００
）面では、シリコン分子線成長によるシリコンエピタキ
シャル膜中の欠陥をなくすことができるが、 （１１
１）面では、いまだに１０１１ｍ 程度の欠陥が残る
。
いずれもシリコン基板をあらかじめ洗浄溶液中で洗浄し
ているので、この洗浄段階での清浄化程度が最終的なウ
ェハー清浄化程度に影響を与える。第６の方法では、オ
ゾンの効果により、かなりの汚染が除去でき、（１００
）面では、シリコン分子線成長によるシリコンエピタキ
シャル膜中の欠陥をなくすことができるが、 （１１
１）面では、いまだに１０１１ｍ 程度の欠陥が残る
。
また、第２の方法では、超高真空内で表面をエツチング
でき、汚染除去には有効であるが、スパッタによって表
面に大きなダメージを与え、これを回復させるために高
温熱処理を必要とするという欠点があった。
でき、汚染除去には有効であるが、スパッタによって表
面に大きなダメージを与え、これを回復させるために高
温熱処理を必要とするという欠点があった。
（発明の目的）
本発明の目的は、このような従来の欠点を除去せしめて
、■族半導体の分子線成長により十分良好な結晶性を有
するエピタキシャル成長膜を得ることができるような、
あるいはこれに限らず一般の集積回路の製造工程等にお
いても適用できる表面清浄化方法を提供することＫある
。
、■族半導体の分子線成長により十分良好な結晶性を有
するエピタキシャル成長膜を得ることができるような、
あるいはこれに限らず一般の集積回路の製造工程等にお
いても適用できる表面清浄化方法を提供することＫある
。
（発明の構成）
本発Ｆ！ＡＫよれば、すくなくとも表面に■族半導体を
有する基板の表面清浄化において、該半導体表面を露出
させそこに低加速酸素イオンを照射し表面上にシリコン
と酸素のアモルファス混在層をつくり、その後加熱して
該混在層を蒸発させることを特徴とする表面清浄化方法
が得られる。
有する基板の表面清浄化において、該半導体表面を露出
させそこに低加速酸素イオンを照射し表面上にシリコン
と酸素のアモルファス混在層をつくり、その後加熱して
該混在層を蒸発させることを特徴とする表面清浄化方法
が得られる。
（実施例）
次に本発明の実施例について図面を参照して説明する。
通常のシリコンウェハは第１図（ａ）に示すようにシリ
コン基板ｌＯの表面には厚さ十数Ａの自然酸化膜２０が
存在し、この酸化膜２０の表面に炭素等の汚染不純物３
０が存在し、また酸化ＪＮ２０とシリコン基板１０との
界面にも炭素等の汚染不純物３１が存在している。
コン基板ｌＯの表面には厚さ十数Ａの自然酸化膜２０が
存在し、この酸化膜２０の表面に炭素等の汚染不純物３
０が存在し、また酸化ＪＮ２０とシリコン基板１０との
界面にも炭素等の汚染不純物３１が存在している。
次１１Ｃ２Ｊ３％アンモニア水と３０％過酸化水素水と
水とを１：４：２０の比率で混合し、沸騰した溶液中で
シリコンクエバを５分ないし１０分間洗浄するとアンモ
ニア水のエツチング作用と過酸化水素水の酸化シリコン
膜形成作用かくりかえし作用することＫより、第１図−
）に示すように酸化膜２０は除去され、新たに表面に炭
素等の汚染不純物がごくわずかしか存在しない良質の酸
化［２１が厚さＩＯＡ程度形成される。このとき酸化膜
２０とシリコン基板１０との界面に存在した炭素等の汚
染不純物３１は。
水とを１：４：２０の比率で混合し、沸騰した溶液中で
シリコンクエバを５分ないし１０分間洗浄するとアンモ
ニア水のエツチング作用と過酸化水素水の酸化シリコン
膜形成作用かくりかえし作用することＫより、第１図−
）に示すように酸化膜２０は除去され、新たに表面に炭
素等の汚染不純物がごくわずかしか存在しない良質の酸
化［２１が厚さＩＯＡ程度形成される。このとき酸化膜
２０とシリコン基板１０との界面に存在した炭素等の汚
染不純物３１は。
大部分除去されるが一部は残存し、また新たに付着する
ことによって、洗浄前にくらべると少くはなるが相変ら
ず存在する。さらに、空気中にさらすことＫより表面に
は炭素汚染３２が付着する。
ことによって、洗浄前にくらべると少くはなるが相変ら
ず存在する。さらに、空気中にさらすことＫより表面に
は炭素汚染３２が付着する。
次Ｋ、１０１Ｔｏｒｒ程度の良好な真窯度の真空容器中
にて、短時間例えば１分ないし２分、６００℃ないし８
°５０℃に加熱すると第１図（Ｃ）に示すように前記酸
化１［２１の表面から炭素３２が脱離する。さらに、８
５０℃以上（で加熱すると第１図（ｄ）に示すように酸
化膜２１が脱離する。しかし、界面に存在した炭素汚染
物３１は脱離せず表面に残存する。この状態で、基板温
度を成長温度である４００℃ ないし８００℃に下げ、
分子線成長を行なうと表面に残存する炭素汚染物３１を
核として結晶欠陥が発生する。この炭素汚染物３１を除
去するためＫは、基板温度を、１２００℃以上に上げて
表面でＳｉのサーマルエツチングを起こし表面を削らな
ければならない。しかし、この様な高温に上げると、基
板のド−ピングプロファイルを変えてしまい分子麦成長
の大きな長所である低温成長という特長が失われる。
にて、短時間例えば１分ないし２分、６００℃ないし８
°５０℃に加熱すると第１図（Ｃ）に示すように前記酸
化１［２１の表面から炭素３２が脱離する。さらに、８
５０℃以上（で加熱すると第１図（ｄ）に示すように酸
化膜２１が脱離する。しかし、界面に存在した炭素汚染
物３１は脱離せず表面に残存する。この状態で、基板温
度を成長温度である４００℃ ないし８００℃に下げ、
分子線成長を行なうと表面に残存する炭素汚染物３１を
核として結晶欠陥が発生する。この炭素汚染物３１を除
去するためＫは、基板温度を、１２００℃以上に上げて
表面でＳｉのサーマルエツチングを起こし表面を削らな
ければならない。しかし、この様な高温に上げると、基
板のド−ピングプロファイルを変えてしまい分子麦成長
の大きな長所である低温成長という特長が失われる。
そこで、表面の保護酸化膜２１を除去した後、基板温度
を４００℃以下に下げ電子貸本型イオン銃から加速ＩＫ
ｅＶで酸素イオンを打ち込むと、第１図（ｅ）に示す様
に、厚さ約２ＯＡの表面層は、酸素とシリコンのアモル
ファス混在層４０となる。このアモルファス混在層４０
は、基板温度を８５０℃以上にすると揮発性のＳｉＯと
して蒸発し、結果として厚さ約２ＯＡの基板表面層がエ
ツチングされたことになる。このとき、表面上に残存す
る炭素等の汚染物４に表面から脱離し、きわめて清浄な
表面が得られる。
を４００℃以下に下げ電子貸本型イオン銃から加速ＩＫ
ｅＶで酸素イオンを打ち込むと、第１図（ｅ）に示す様
に、厚さ約２ＯＡの表面層は、酸素とシリコンのアモル
ファス混在層４０となる。このアモルファス混在層４０
は、基板温度を８５０℃以上にすると揮発性のＳｉＯと
して蒸発し、結果として厚さ約２ＯＡの基板表面層がエ
ツチングされたことになる。このとき、表面上に残存す
る炭素等の汚染物４に表面から脱離し、きわめて清浄な
表面が得られる。
次にこの表面清浄化法を実際にシリコン分子線成長に用
いた例についてさらに具体的に説明する。
いた例についてさらに具体的に説明する。
面方位が（１１１）で比抵抗が１０〜２０Ωａｃｌｎで
あるｐ型シリコン基板を、２８％アンモニア水と３０％
過酸化水素水と水とを１：４：２０の比率で混合し、沸
騰した溶液中で１０分間洗浄し、次いで１０ Ｔｏｒ
ｒの超高真空内で前記第５の方法である極薄シリコン堆
積法を用いて、清浄化温度７８９℃で表面の酸化膜をと
った後、基板温度を成長温度である６５０℃に下げ、成
長室に装着されている市販の通常のイオン銃よシ加速０
．８ＫｅＶイオン電流１μ人で直径１ｃＲの円内に酸素
イオンを１０分間打込み、その後ふたたび極薄シリコン
堆積法を用いて清浄化温度７８０℃で１表面の酸素とシ
リコンのアモルファス混在層を除去したときの効果を、
その後のシリコン分子線成長膜の格子欠陥密度によフ評
価した結果を示す。
あるｐ型シリコン基板を、２８％アンモニア水と３０％
過酸化水素水と水とを１：４：２０の比率で混合し、沸
騰した溶液中で１０分間洗浄し、次いで１０ Ｔｏｒ
ｒの超高真空内で前記第５の方法である極薄シリコン堆
積法を用いて、清浄化温度７８９℃で表面の酸化膜をと
った後、基板温度を成長温度である６５０℃に下げ、成
長室に装着されている市販の通常のイオン銃よシ加速０
．８ＫｅＶイオン電流１μ人で直径１ｃＲの円内に酸素
イオンを１０分間打込み、その後ふたたび極薄シリコン
堆積法を用いて清浄化温度７８０℃で１表面の酸素とシ
リコンのアモルファス混在層を除去したときの効果を、
その後のシリコン分子線成長膜の格子欠陥密度によフ評
価した結果を示す。
１．０μｍ厚のシリコン分子線成長後の試料を通常用い
られるジルトルエツチングによフ格子欠陥密度を求めた
結果を第１表に示す。
られるジルトルエツチングによフ格子欠陥密度を求めた
結果を第１表に示す。
第１表 格子欠陥密度の比較
第１表の格子欠陥密度の値よシ、本発明の方法と従来の
方法とを比較して本発明の方法がすぐれていることがわ
かる。
方法とを比較して本発明の方法がすぐれていることがわ
かる。
なお、本実施例では、酸素イオンの加速を０．８Ｋｅｙ
としたが、加速は０．５Ｋｅｙから１．５ＫｅＶｔ’ｔ
’が良い。加速が０．５ＫｅＶ以下になると酸素イオン
は十分深く打込まれず、１．５ Ｋ ｅ Ｖ以上になる
と酸素イオンは深さ４０Ａ以上まで打込まれ、極薄シリ
コン堆積法を用いて、シリコンと酸素のアモルファス混
在層を蒸発させることができなくなる。
としたが、加速は０．５Ｋｅｙから１．５ＫｅＶｔ’ｔ
’が良い。加速が０．５ＫｅＶ以下になると酸素イオン
は十分深く打込まれず、１．５ Ｋ ｅ Ｖ以上になる
と酸素イオンは深さ４０Ａ以上まで打込まれ、極薄シリ
コン堆積法を用いて、シリコンと酸素のアモルファス混
在層を蒸発させることができなくなる。
また、本実施例ではシリコン基板上のシリコンの成長に
おける表面清浄化の方法について述べたが、本発ＦＪＡ
は、本実施例と同様の方法を行なうことによって、シリ
コン基板上のゲルマニウムの成長及びゲルマニウム基板
上のゲルマニウムの成長及びゲルマニウム基板上のシリ
コンの成長における表面清浄化においても同様に有効で
ある。
おける表面清浄化の方法について述べたが、本発ＦＪＡ
は、本実施例と同様の方法を行なうことによって、シリ
コン基板上のゲルマニウムの成長及びゲルマニウム基板
上のゲルマニウムの成長及びゲルマニウム基板上のシリ
コンの成長における表面清浄化においても同様に有効で
ある。
さらに１本実施例ではシリコン基板上＼を対象としたが
、本発明の方法は表面にのみシリコンが存在するＳＯ８
（Ｓｉ １ｉｃｏｎ ｏｎ ５ａｐｐｈｉｒｅ）基板
や更に一般ＫＳＯＩ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５
ｕｌａｔｏｒ） 基板等に賜当然適用できる。
、本発明の方法は表面にのみシリコンが存在するＳＯ８
（Ｓｉ １ｉｃｏｎ ｏｎ ５ａｐｐｈｉｒｅ）基板
や更に一般ＫＳＯＩ （Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５
ｕｌａｔｏｒ） 基板等に賜当然適用できる。
また、以上の説明では本発明をシリコン分子線成長技術
における清浄化法１で適用した場合を例にとって説明し
たが、これに限られるものではなく集積回路製造等のウ
ェハ処理工程に広く一般的に適用できるものである。
。
における清浄化法１で適用した場合を例にとって説明し
たが、これに限られるものではなく集積回路製造等のウ
ェハ処理工程に広く一般的に適用できるものである。
。
（発明の効果）
以上詳しく説明した様に、本発明によれば■族半導体表
面に低加速酸素イオンを打込み、表面層を酸素と■族半
導体のアモルファス混在層とし、しかる後このアモルフ
ァス混在層を蒸発させることによって■族半導体表面を
エツチングする表面清浄化方法が得られ、極薄堆積法を
併用した場合には分子線成長法によシエピタキシャル膜
を形成すると格子欠陥の極めて少ない良質の膜が得られ
る。更に分子線成長法に限らず一般の集積回路の製造工
程にも適用できる。
面に低加速酸素イオンを打込み、表面層を酸素と■族半
導体のアモルファス混在層とし、しかる後このアモルフ
ァス混在層を蒸発させることによって■族半導体表面を
エツチングする表面清浄化方法が得られ、極薄堆積法を
併用した場合には分子線成長法によシエピタキシャル膜
を形成すると格子欠陥の極めて少ない良質の膜が得られ
る。更に分子線成長法に限らず一般の集積回路の製造工
程にも適用できる。
第１図（ａ）、 （ｂ）、 （Ｃ）、 （ｄ）、 （ｅ
ｒ＃′ｉ、本発明の詳細な説明するシリコンウェハの模
式断面図である。 図において １０・・・・・・シリコン基板、２０・・・・・・酸化
シリコン属、２１・・・・・・洗浄後の酸化シリコン膜
％ Ｊ、３２・・・・・・酸化シリコン表面の炭素等の
汚染不純物、 ３１・・・・・・酸化シリコン膜とシリ
コン基板との界面に存在する炭素等の汚染不純物、 旬
・・・・・・酸素とシリコンのアモルファス混在層。 ５Ｍ７ 図
ｒ＃′ｉ、本発明の詳細な説明するシリコンウェハの模
式断面図である。 図において １０・・・・・・シリコン基板、２０・・・・・・酸化
シリコン属、２１・・・・・・洗浄後の酸化シリコン膜
％ Ｊ、３２・・・・・・酸化シリコン表面の炭素等の
汚染不純物、 ３１・・・・・・酸化シリコン膜とシリ
コン基板との界面に存在する炭素等の汚染不純物、 旬
・・・・・・酸素とシリコンのアモルファス混在層。 ５Ｍ７ 図
Claims (1)
- すくなくとも表面にＮ族半導体を有する基板への分子線
成長における表面清浄化において、該半導体表面を露出
させ、そこに低加速酸素イオンを照射し表面上にＮ族半
導体と酸素のアモルファス混在層をつくり、その後加熱
して該混在層を蒸発させることを特徴とする表面清浄化
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111626A JPH0644562B2 (ja) | 1985-05-24 | 1985-05-24 | 表面清浄化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111626A JPH0644562B2 (ja) | 1985-05-24 | 1985-05-24 | 表面清浄化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61270829A true JPS61270829A (ja) | 1986-12-01 |
| JPH0644562B2 JPH0644562B2 (ja) | 1994-06-08 |
Family
ID=14566084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111626A Expired - Lifetime JPH0644562B2 (ja) | 1985-05-24 | 1985-05-24 | 表面清浄化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644562B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508800A (en) * | 1990-06-25 | 1996-04-16 | Kabushiki Kaisha Toshiba | Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate |
| EP0813232A3 (en) * | 1996-05-15 | 1998-09-02 | Nec Corporation | Method of reducing the amount of carbon in an interface between an epitaxial film and a Si substrate |
-
1985
- 1985-05-24 JP JP60111626A patent/JPH0644562B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5508800A (en) * | 1990-06-25 | 1996-04-16 | Kabushiki Kaisha Toshiba | Semiconductor substrate, method of manufacturing semiconductor substrate and semiconductor device, and method of inspecting and evaluating semiconductor substrate |
| EP0813232A3 (en) * | 1996-05-15 | 1998-09-02 | Nec Corporation | Method of reducing the amount of carbon in an interface between an epitaxial film and a Si substrate |
| US5920795A (en) * | 1996-05-15 | 1999-07-06 | Nec Corporation | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644562B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101462397B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| JPS61270830A (ja) | 表面清浄化方法 | |
| JP2595935B2 (ja) | 表面清浄化方法 | |
| CN1157477A (zh) | 用于半导体器件的外延膜生长方法 | |
| JPH04336426A (ja) | 半導体装置の製造方法 | |
| JP2637950B2 (ja) | 表面清浄化方法 | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| JPH0644562B2 (ja) | 表面清浄化方法 | |
| JPS62293724A (ja) | 表面清浄化方法 | |
| JPS60239028A (ja) | 表面清浄化方法 | |
| JP2699928B2 (ja) | 化合物半導体基板の前処理方法 | |
| JPS61160939A (ja) | ドライエツチング後Ｓｉ表面損傷の乾式による除去方法 | |
| JPS6326541B2 (ja) | ||
| JP2780501B2 (ja) | 絶縁膜付き半導体ウェハ及びその製造方法 | |
| JPH0410739B2 (ja) | ||
| JP2602598B2 (ja) | 半導体基板の処理方法 | |
| JPS6258138B2 (ja) | ||
| KR910008979B1 (ko) | 금속열처리에 의한 고품위 다결정실리콘 박막형성방법 | |
| JP2545997B2 (ja) | 半導体薄膜の成長方法 | |
| JPS59162200A (ja) | シリコン基板表面の清浄化法 | |
| JPS60147123A (ja) | 半導体装置の製造方法 | |
| JPH0669087A (ja) | シリコン基板の形成方法 | |
| JPS61160938A (ja) | ドライエツチング後Ｓｉ表面の損傷除去方法 | |
| JPH03201434A (ja) | 酸化シリコン膜の形成方法 | |
| JPH0447456B2 (ja) |