JPH03201434A - 酸化シリコン膜の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、酸化シリコン膜の形成方法に関する。

（従来の技術と発明が解決しようとする課題）従来、シ
リコン酸化膜の形成方法はシリコン基板の熱酸化もしく
は、気相成長によるものであった。シリコン基板の熱酸
化によれば高品質のシリコン酸化膜が得られ、また界面
はシリコン基板内に形成されるため界面準位密度も少な
い。しがし、熱酸化のためには８００°Ｃ以上の高温を
必要とし、熱酸化の過程で不純物の拡散によって、基板
内に形成した不純物プロファイルが崩れてしまうという
欠点がある。二方、気相成長によれば低温の酸化膜形成
が可能ではある。しがし、この気相成長では気相中でシ
リコンと酸素の反応が起こり５ｉ０２粒子となって基板
上に降り積もるため、酸化膜中にはボイドが多数存在す
る。このため、気相成長によって形成した酸化膜は、熱
酸化膜に比べて耐圧が低くリーク電流も多い。さらに、
シリコン表面の清浄化が行われないため、界面準位密度
が多く、ＭＯＳデバイスのゲート酸化膜等高品質の酸化
膜が要求される箇所には使用することができないという
問題点があった。さらに、ＭＯＳデバイスのゲート酸化
膜は、ＬＳＩの高密度化に伴い薄膜化の傾向にあり、近
い将来には１００Ａあるいはそれ以下の膜厚が必要にな
ると予想される。特にＤＲＡＭでは、α線によるソフト
エラーを防止するためにキャパシタ容量を少なくするこ
とが困難な状況にあり、従って微細化に伴う容量の減少
を酸化膜の薄膜化で補う必要がある。さらに、チップサ
イズの大型化によりゲート領域の占める面積も広くなり
つつあり、大面積にわたって耐圧不良の無い電気的絶縁
性の優れた酸化膜が要求される。一方、酸化膜厚が薄く
なっても動作電圧を下げることが実用上困難であり、酸
化膜は従来よりも高い電界強度のもとで使用される傾向
にある。しかし、熱酸化膜は膜厚が薄くなると、ピンホ
ールやウィークスポットなど絶縁不良をひきおこす欠陥
が多数発生する。この原因はＳｉと５ｉ０２の界面に存
在するＳｉＯｘ層の影響が酸化膜厚が薄くなってくると
無視し得なくなってくること、また微粒子、有機物、油
脂、あるいはバクテリアの付着などによる表面の汚染で
あると考えられている。

そこで、本発明者は分子状のＳｉ　ｌ！ｌ：ＥＣＲによ
って発生した酸素プラズマを同時に基板に供給したとこ
ろ、低温で酸化膜が形成できることを見出した。また、
この方法では気相成長による酸化膜の堆積と異なり分子
線領域で行うため、気相反応ではなく表面でＳｉの酸化
であり、気相成長に比べてより緻密な膜の形成が行える
ことがわかった。さらに、５ｉ０２形成前にＳｉＭＢＥ
でＳｉのバッファーエピタキシャル層を成長することに
よって５ｉ０２／Ｓｉ界面を原子オーダーで平坦にする
ことができ、界面の凹凸による電界集中に起因する耐圧
の低下を減少させることができた。このようにして形威
した酸化膜の耐圧及びリーク電流は同じ厚さの熱酸化膜
と同等であった。

しかし、この方法は、基板Ｓｉ表面を清浄化しても上層
５ｉ０２とＳｉ基板表面とが完全にはつながらず、界面
にダングリングボンドが残り、このダングリングボンド
に起因する界面準位が発生するという問題があった。界
面準位密度は熱酸化膜の場合に比べると約１０倍多くＭ
ＯＳのゲート酸化膜としては用いることができながった
。また、低温成長であるため、５ｉ０２中に空孔が多数
存在し、この欠陥に伴うリーク電流も１００Å以下の膜
厚では熱酸化膜に比べて多く、問題であった。

本発明の目的は、この様な従来の欠点を除去して、低温
形成でき、界面準位が少なく、欠陥に伴うリーク電流が
少ない酸化シリコン形成方法を提供することにある。

（課題を解決するための手段） 本発明は、真空槽内で清浄面を出しだ半導体上に、酸素
イオン（Ｏ−）、もしくは原子状酸素（Ｏ）、もしくは
酸素イオンあるいは原子状酸素を含む酸素分子線（Ｏ２
）を照射することにより表面に第１シリコン酸化膜を形
成し、続けて同一真空槽内で第１シリコン酸化膜上に薄
いポリシリコン膜を形威し、酸素イオン（Ｏ−）、もし
くは原子状酸素（Ｏ）、もしくは酸素イオンあるいは原
子状酸素を含む酸素分子線（Ｏ２）を照射することによ
りポリシリコン膜を酸化することを、所定の酸化膜厚に
なるまで繰り返すことを特徴とするシリコン酸化膜の形
成方法である。

また第１シリコン酸化膜形成前に薄いポリシリコン膜を
形成しておきこのポリシリコン膜を同様にして酸化する
こと及び同じようにして薄いポリジノコン膜の形成とそ
の酸化を繰り返すことも本発明に含まれる。

（作用） 本発明の原理について説明する。従来の熱酸化では、酸
化は５ｉ０２と基板Ｓｉ結晶界面において起こっている
ため、酸素の５ｉ０２中での拡散と基板結晶Ｓｉのバッ
クボンドを切るために多くのエネルギーを必要とし、こ
れが酸化温度と時間を決定している。

第２図（ａ）に示すように、表面側から分子状のＳｉと
原子状酸素もしくは酸素イオンを同時に供給すると、酸
化はいつも表面で起こり、しかも結晶を組んでいる基板
Ｓｉのバックボンドを切る必要がないため、低温で酸化
膜が形成できる。しかし、以上のような酸化膜形成方法
では低温での５ｉ０２の堆積であるため、第２図（ｂ）
に示すように、基板Ｓｉ表面を清浄化しても上層５ｉ０
２とＳｉ基板表面とが完全にはつながらず、界面にダン
グリングボンドが残り、このダングリングボンドに起因
する界面準位が発生する。また、第２図（ｂ）に示すよ
うに５ｉ０２中に空孔２４が存在し、この欠陥に伴うリ
ーク電流も１００Ａ以下の薄い膜厚では熱酸化膜に比べ
て多い。

そこで、本発明者は、第３図（ａ）に示すように予め清
浄化したシリコン基板表面に酸素イオンもしくは原子状
酸素を照射したところ、希薄な酸素雰囲気中でも、第３
図（ｂ）に示すようにシリコン基板が酸化され表面に５
ｉ０２が形成される事を見出した。この、５ｉ０２は基
板の酸化によって形成されたものであり、膜質、界面状
態ともに熱酸化膜と同等である。しかし、５ｉ０２の形
成速度は、５ｉ０２が厚くなり５ｉ０２中での酸素の拡
散が律速する様になるとすぐに低下してしまい、２ＯＡ
以上の膜厚の酸化膜の形成ができなかった。現在、ＭＯ
Ｓ　）ランジスタのゲート酸化膜として使われている酸
化膜の膜厚は６０〜１００Ａであり、低温でさらに厚い
膜の形成が必要である。

そこで、本発明者は、第１図（ａ）に示すように、清浄
化したシリコン基板表面に、酸素イオンもしくは原子状
酸素を照射して２ＯＡ程度の５ｉ０２を形成し、次に第
１図（ｂ）に示すように、この上にシリコンの分子線を
供給して１０人程度のポリシリコン槽を形成し、第１図
（Ｃ）に示すように、ふたたび酸素イオンもしくは原子
状酸素を照射してこのポリシリコン槽を酸化すると合計
４０Ａの酸化膜が形成される事を見出した。この工程を
繰り返せば、５ｉ０２中での酸素の拡散によって決定さ
れてしまう膜厚以上の厚い膜を低温で形成できる。ポリ
シリコンの膜厚があまり厚いとそれを酸化して形成され
る酸化膜が厚くなってしまい拡散律速の厚さになってし
まうので、ポリシリコンは数１０Ａ以下が望ましい。ま
た、酸化膜の膜厚は供給するシリコン分子線量によって
決定されるために膜厚の制御性も極めて良い。

この様な方法ならばたとえ室温で成長じても、耐圧、リ
ーク電流、界面準位密度共に熱酸化によって形成された
酸化膜と同程度のものを作ることができた。

本方法は、ＥＣＲ照射して始めに基板を酸化する工程を
行わずにＳｉ分子線を送り薄いポリシリコンを形成して
からＥＣＲによる酸化を行えば、基板を酸化することな
く　５ｉ０２を形成することができるため、基板はＳｉ
である必要はなく化合物半導体上でも同様な酸化膜が得
られた。

（実施例） 次に実施例について具体的に説明する。実験は４０ｃｃ
の電子銃式Ｓｉ蒸着器及び１００ＷのＥＣＲ型プラズマ
源を備えたＭＢＥ装置を用いて行った。試料ウェハーに
は４インチｎ型５ｉ（１００）０．０１〜０．０２Ωｃ
ｍ基板を用いた。９８°ＣＮＨ４０Ｈ系洗浄液（ＮＨ４
０Ｈ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：６：２０）で基板を１０
分間洗浄し、１０分水洗した。乾燥後、形成室内に搬送
し１０人のａ−８ｉを堆積後、８００’Ｃ１分間加熱し
て清浄化して、成長温度５００°Ｃでバッファ層である
エピタキシャル層を３００ＯＡ成長じた。基板温度を室
温に下げた後、清浄面にＥＣＲプラズマ源から酸素プラ
ズマを照射して表面を約２ＯＡ酸化した。この時、ＲＨ
ＥＥＤパターンが清浄面を示す２ｘｌからアモルファス
５ｉ０２層が形成されていることを示すハローパターン
に変化することを確認した。パッシベーション膜形成室
内の酸素分圧は５ｘ１０＝Ｔｏｒｒであった。５ｘｌＯ
−５Ｔｏｒｒにおける気体の平均自由工程は数１０ｃｍ
あるため雰囲気中での反応は少なく、５ｉ０２形成に関
与する反応は表面上で起こる。この後、基板温度を５０
０°Ｃに上げて電子銃式Ｓｉ蒸着器よりＳｉ分子線を供
給し、酸素プラズマによって形成した酸化膜上に１０Ａ
のポリシリコン層を形成した。この時、ＲＨＥＥＤパタ
ーンはハローパターンから多結晶シリコンが形成された
事を示すノングパターンに変化する事を確かめた。ふた
たび、基板温度を室温に下げた後、ポリシリコン表面に
ＥＣＲプラズマ源より酸素プラズマを照射して２０Ａの
ポリシリコンを完全に酸化した。この時、ＲＨＥＥＤパ
ターンはリングパターンがらハローパターンに変化した
。

はじめに、形威された酸化膜の界面準位を調べるために
ＭＯＳキャパシターを試作しｃ■測測定ターマン法）に
より界面準位密度を求めた。第１表に分子状のＳｉと酸
素プラズマを同時に供給した従来例の場合と、酸素プラ
ズマによる酸化とポリシリコンの堆積を繰り返した場合
及び熱酸化の場合の界面準位の比較を示す。酸化膜の膜
厚は６０人であった。

表１ 表１かられかる様に、分子状のＳｉと酸素プラズマを同
時に供給した場合には、１０１２〜１０１３ｃｍ−２で
あった界面準位が、酸素プラズマによる酸化とポリシリ
コンの堆積を繰り返した場合には約１桁下がり１０１１
ｃｍ　”となり、はぼ熱酸化膜と同程度まで界面準位密
度を下げることができた。第４図は同サンプルのＩ−Ｖ
測定の結果である。リーク電流は酸素プラズマとＳｉ分
子線を用いて形威した膜（Ｃ）では膜中に存在する空孔
の影響により多いが、酸素プラスマによる酸化とポリシ
リコンの堆積を繰り返して形成した膜（ｂ）では、熱酸
化膜（ａ）と同じく欠陥が少なく、リーク電流も少ない
ことがわかった。

最後に、本方法で形成した５ｉ０２／Ｓｉ界面の平坦正
を評価するために５ｉ（１００）面上に５００’Ｃで３
００ＯＡのエピタキシャルバッファー層を成長液、酸素
プラズマによる酸化とポリシリコンの堆積を繰り返して
５０Ａの５ｉ０２を形威し界面の断面格子像を観察した
。

ＭＢＥでバッファー層を成長じているため界面は極めて
平坦であり、界面の乱れは通常の５ｉ（１００）ウェハ
ーを用いた場合、数１００Ａごとに観察される１原子層
ステップだけであった。これはもとのＭＢＥ戒長成長フ
ァー層上に存在するものである。この１原子層ステップ
の密度はウェハー表面の傾きに依存し、正確にｊｕｓｔ
面を使った場合、数１０００Ａの平坦なテラスを得るこ
とができた。

なお、本実施例ではシリコンウェハーを対象としたが、
本発明の方法は表面にのみシリコンが存在する５Ｏ８（
Ｓｉｌｉｃｏｎ　ｏｎ　５ａｐｐｈｉｒｅ）基板や更に
一般に５ＯＩ（Ｓｉｌｉｃｏｎ　ｏｎ　Ｉｎ５ｕｌａｔ
ｏｒ）基板等にも当然適用できる。また、本方法は、Ｓ
ｉも表面側から供給するために、本質的に基板はＳｉで
ある必要はなく、化合物半導体上でも同様に良質な酸化
膜が得られることを確認した。

（発明の効果） 以上、詳細に述べた通り本発明によれば、室温で、電気
的に熱酸化膜と同等な界面準位の極めて少ない酸化膜の
形成を行うことができる。

【図面の簡単な説明】

第１図は、本発明方法の原理の概念図、第２図は、従来
技術の原理の概念図、第３図は、従来技術の原理の概念
図、第４図は、Ｉ−Ｖ特性の５ｉ０２形成方法依存性を
示す図である。

Claims (2)

【特許請求の範囲】
1. （１）真空槽内で清浄面を出した半導体上に、酸素イオ
   ン（Ｏ＾−）、もしくは原子状酸素（Ｏ）、もしくは酸
   素イオンあるいは原子状酸素を含む酸素分子線（Ｏ＿２
   ）を照射することにより表面に第１シリコン酸化膜を形
   成し、続けて同一真空槽内で第１シリコン酸化膜上に薄
   いポリシリコン膜を形成し、酸素イオン（Ｏ＾−）、も
   しくは原子状酸素（Ｏ）、もしくは酸素イオンあるいは
   原子状酸素を含む酸素分子線（Ｏ＿２）を照射すること
   によりポリシリコン膜を酸化することを、所望の酸化膜
   厚になるまで繰り返すことを特徴とする酸化シリコン膜
   の形成方法。
2. （２）第１シリコン酸化膜形成前に薄いポリシリコン膜
   を形成し、酸素イオン（Ｏ＾−）、もしくは原子状酸素
   （Ｏ）、もしくは酸素イオンあるいは原子状酸素を含む
   酸素分子線（Ｏ＿２）を照射して前記ポリシリコン膜を
   酸化して第１シリコン酸化膜を形成する請求項１に記載
   の酸化シリコン膜の形成方法。