JPS61273679A

JPS61273679A - システム情報収集方式

Info

Publication number: JPS61273679A
Application number: JP11720885A
Authority: JP
Inventors: Satoru Igarashi; 哲五十嵐; Keizo Aoyanagi; 恵三青柳
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-05-30
Filing date: 1985-05-30
Publication date: 1986-12-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「発明の技術分野］この発明は、情報処理システムの構成要素を有する基板
に関するシステム情報（Ｍ板変更履歴、製造番号等）を
収集するシステム情報収集方式に関する。

「発明の技術的背鯛とその問題点］一般に情報処理システムにおいては、筐体に収容されて
いるシャーシや基板名、更にはその基板の変更側層、製
造番号等のストラップ相当のいわゆるシステム情報は、
基板管理、システム管理において重要な情報である。従
来、この種のシステム情報の収集は、作業者が目的とす
る筐体の扉を開け、或はその電源を落としてストラップ
情報を直接読取ることにより行なわれていた。

しかし、装置の小形化並びに高密間実装化に伴い、基板
のストラップ情報を作業者が直接読取る作業は、煩雑で
あり、しかも読取り誤りが発生するため問題であった。

また従来の収集方式はＯＦＦ　　ＬＩＮＥでの情報収集
を前提としているため、システム稼働状態＜ＯＮ　　Ｌ
ＩＮＥ状態〉でエラーが発生しても、（システム電源を
落とすことが殆んど不可能であることから）エラー解明
のためのシステム情報収集を行なうことは困輔であった
。

［発明の目的］この発明は上記事情に鑑みてなされたものでその目的は
、情報処理システムを構成する各種基板に関するシステ
ム情報を、システム稼働状態で簡申口つ正確に内部メモ
リに収集でき、もってその収集内容を必要に応じて高速
で外部出力することが可能となるシステム情報収集方式
を提供することにある。

［発明のＮ要］この発明では、ＣＰ　ＬＪおよび主記憶装置等の各種構
成要素を相互接続するシステムバスから独立したクロッ
クラインおよび並列データラインを有するシステム情報
収集用バスと、上記構成要素またはその一部を有する基
板単位で設けられシステム情報収集用バスとの間でデー
タ入出力を行なうバスインタフェースと、内部メモリを
有しシステム情報収集用バスを制御してシステムバスの
基板に関するシステム情報を同内部メモリに収集す゛る
サポートプロセッサとが設けられる。

−［記バスインタフェースには、クロックラインからの
クロック信号により並列データライン上のデータをラッ
チするレジスタと、このレジスタの内容と対応する基板
に固有な基板識別情報とを比較する比較器と、この比較
器の一致検出に応じて上記対応する基板に関するシステ
ム情報を上記データライン経由で上記サポートプロセッ
サに送出する出力ドライバとが設けられる。

このような構成において、サポートプロセッサは、シス
テム情報収集対象となる基板に関する基板識別情報を並
列データラインに出力すると共にクロックラインにクロ
ック信号を出力する。これにより、並列データライン上
の基板識別情報で示される基板のバスインタフェースが
選択され、同インタフェース内の出力ドライバから対応
する基板のシステム情報が並列データラインに出力され
る。したがって、サポートプロセッサは、クロックライ
ンにクロック信号を出力した後の所定タイミングで並列
データライン上のデータを取込んで内部メモリに格納す
ることによりシステム情報の収集が行なえる。サポート
プロセッサは以上の動作（システム情報収集処理）を基
板識別情報を更新しながら繰返し行なうことにより、シ
ステム内の各基板のシステム情報を内部メモリに収集す
る。

［発明の実施例１以下、この発明の一実施例を図面を参照して説明する。

第１図（ａ）はこの発明の一実施例（こ係る情報処理シ
ステムのシステム構成を示す。同図において、１０−１
．１０−２．１０−３・・・は電子機器筐体である。

筺体１０−１．１０−２．１０−３・・・には、多数の
基板２０．２０・・・が収容されている。筺体１０−１
内の基板２０．２０は、例えばＣＰＩＪを構成しており
、シャーシ１１．１２のスロットに実装されている。筺
体１０−２内の基板２０゜２０・・・は、例えば主記憶
装置、データ入出力制御を行なうチャネルを構成してお
り、シャーシ２１．２２のスロットに実装されている。

また筐体１０−３内の基板２０．２０・・・【ま、例え
ばチャネル、同チャネルの下で動作する入出力機器を構
成しており、シャーシ３１．３２．３３のスロットに実
装されている。基板２０、２０・・・−トのｃ　ｐ　ｕ
　、主配憶装置などの各システム構成要素は、システム
バス４０により相互接続されている。

５０−１．５０−２．’５０−３・・・はシステムバス
４０とは独立したシステム情報収集用双方向バスとして
のメインテナンス・サポートプロセッサ・バス（以下、
ＭＳＰバスと称する）である。この実施例において、Ｍ
ＳＰバス５０−１．５０−２．５０−３・・・は筐体１
０−１゜１０−２．１０−３・・・に対応して設けられ
ている。ＭＳＰバス５０−１．５０−２．５０−３・・
・には、システム情報の収集を行なうメインテナンス・
サポートプロセッサ（以下、ＭＳＰと称する）６０が接
続されている。

ＭＳＰ６０はシステムとは独立に動作するマイクロプロ
グラム制御のプロセッサであり、システム情報を格納す
る内部メモリ６１を内蔵している。

ＭＳＰ６０にはキー人力部７１を有するコンソールディ
スプレイ装置７２が接続されている。

ＭＳＰ６０は、第１図（ｂ）に示すように、ＭＳＰバス
５０−１．５０−２・・・とのバスインタフェース８０
−１．８０−２・・・を有している。ＭＳＰ６０はバス
インタフェース８０−１．８０−２・・・を制御するこ
とでＭＳＰバス５０−１．５０−２・・・の１つを選択
する。ＭＳＰバス５０−１は、システムとは独立のクロ
ック信号ＧＫ転送用のクロックライン５１と、抵抗５２
を介してプルアップされた双方向性並列データライン５
３とを有している。なお、上記したＭＳＰバス５０−１
の構成は、ＭＳＰバス５０−２・・・についても同様で
ある。

また筺体１０−１内の各基板２０は、第１図（１））に
示すように、ＭＳＰバス５０−１とのバスインタフェー
ス９０を有している。バスインタフェース９０には、対
応するＭＳＰバス（この実施例ではＭＳＰバス５０−１
　）の並列データライン５３上のデータをクロックライ
ン５１からのクロック信号ＣＫによりラッチするレジス
タ９１と、比較器９２とが設けられている。

比較器９２の一方の入力にはレジスタ９１の出力が供給
され、他方の入力には対応する基板２０に固有な基板識
別情報９３が供給される。基板識別情報９３は、例えば
シャーシ番号（シャーシＮｏ＞およびスロット番号（ス
ロットＮｏ）から成り、対応するシャーシのマザーボー
ドくバックパネル）から供給される。バスインタフェー
ス９０には、対応する基板２０に関するシステム情報９
４を比較器９２の比較結果に応じて並列データライン５
３に出力する例えば３ステート（オープンコレクタでも
可）の出力ドライバ９５が更に設けられている。システ
ム情報９４は、例えば基板２０内のエラー表示用フリッ
プフロップ群９６の出力情報、およびスイッチ群９７で
設定されるストラップ相当の基板管理情報である。基板
管理情報は、シャーシの種類を示すシャーシ名、基板基
、基板変更履歴（基板ＲＥＶ）　、および基板製造番号
を含む。なお、筐体１．０−２．１０−３内の各基板２
０には、上記のバスインタフェース９０と同様の構成で
あって、対応するＭＳＰバス５０−２．５０−３・・・
どのインタフェースを成すバスインタフェースが設けら
れている。

次にこの発明の一実施例の動作を第２図のタイミングチ
ャートおよび第３図のフローチャートを参照して説明す
る。

第１図（ａ）のシステムでは、同システム内の各基板２
０．２０・・・に関するシステム情報は、以下に述べる
ようにＭＳＰ６０の電源が投入されることにより同ＭＳ
Ｐ６０内の内部メモリ６１に自動的に収集される。即ち
ＭＳＰ６０は同ＭＳＰ６０の電源が投入される（ステッ
プ５１１）と、システム内の筐体を示す筐体番号（筐体
ＮＯ）をＯに初期設定する（ステップ５１２）。次にＭ
ＳＰ６０は、シャーシ番号を０に初期設定しくステップ
５１３）、続いてスロット番号を０に初期設定する（ス
テップ＄並列）。

ＭＳＰ６０はステップ８並列を実行すると、設定された
筐体番号によりバスインタフェースｇｏ−ｉ　。

８０−２・・・を制御してＭＳＰバス５０−１．５０−
２・・・の１つを選択する（ステップ５１５）。したが
って、上記設定された筐体番号が筺体１０−１を示して
いるものとすると、ＭＳＰ６０はバスインタフェース８
０−１によりＭＳＰバス５０−１を選択することになる
。

ＭＳＰ６０はステップＳ１５を終了すると、同ステツー
１〇− プＳ１５で選択したＭＳＰバス（ＭＳＰバス５０−１　
）の並列データライン５３に第２図に示すようにシャー
シ番号およびスロット番号（この実施例ではいずれも０
）を、りＯツクライン５１にクロック信号ＣＫを、バス
インタフェース（バスインタフェースａｏ−ｉ　＞経由
でそれぞれ出力する（ステップ８１６）。ＭＳＰ６０お
よびＭＳＰバス（ＭＳＰバス５０−１　）はシステムか
ら独立しており、したがってＯＮ　　ＬＩＮＥ状態にあ
るシステム動作に回答影響を及ぼさない。

ＭＳＰ６０からＭＳＰバス５０−１の並列データライン
５３に出力されたデータ（シャーシ番号およびスロット
番号）は、筐体１０−１内の各基板２０にそれぞれ設け
られたバスインタフェース９０のレジスタ９１に導かれ
る。このレジスタ９１のクロック端子には、ＭＳＰ６０
からＭＳＰバス５０−１のクロックライン５１に出力さ
れたクロック信号ＣＫが導かれる。このクロック信号Ｏ
Ｋにより、並列データライン５３上のデータ（シャーシ
番号およびスロット番号）はレジスタ９１にラッチされ
る。レジスタ９１のラッチ内容（ＭＳＰ６０からのシャ
ーシ番号およびスロット番号）は比較器９２の一方の入
力に導かれる。比較器９２の他方の入力には対応するシ
ャーシのマザーボード上に予め設定された（同シャーシ
を示すシャーシ番号と対応する基板を実装しているスロ
ットを示すスロット番号から成る）基板識別情報９３が
導かれている。比較器９２は、ＭＳＰ６０からの転送デ
ータの示すシャーシ番号およびスロット番号と基板識別
情報９３の示すシャーシ番号およびスロット番号を比較
し、一致の有無を検出する（ステップ＄１７）。

比較器９２は、一致を検出したときのみ低レベルのく有
効な）一致検出信号を出力する。この実施例では、ＭＳ
Ｐ６０からのシャーシ番号およびスロット番号はいずれ
もＯである。したがってこの場合には、シャーシ番号が
Ｏのシャーシにおけるスロット番号がＯのスロットに実
装されている基板に設けられたバスインタフェース９０
内の比較器９２でのみ一致が検出される。比較器９２か
らの一致検出信号は出力イネーブル信号として出力ドラ
イバ９５に供給される。出力ドライバ９５は、１１′、
較器９２からの一致検出信号が低レベルの場合のみ、出
力イネーブル状態となり、対応する基板に関するシステ
ム情報９４をＭＳＰバス５０−１の並列データライン５
３上に出力する（ステップ８１８）。これに対して、比
較器９２からの一致検出信号が高レベルの場合には、出
力ドライバ９５は出力禁止状態となる（ステップ８１９
）、、明らかなように、基板が実装されていないスロッ
トが指定された場合には、各バスインタフェース９０の
比較器９２では不一致が検出されるため、いずれの出力
ドライバ９５も出力禁止状態となる。この場合、並列デ
ータライン５３の各ビットの状態は、抵抗５２を介して
プルアップされていることから高レベル（即ちオール゛
’Ｏ”）となる。

バスインタフェース９０内の出力ドライバ９５からＭＳ
Ｐバス５０−１の並列データライン５３に出力されたシ
ステム情報９４はＭＳＰ６０に導かれる。即ちこの実施
例では、ＭＳＰ６０からシャーシおよびスロット指定が
なされると、その指定シャーシの指定スロットに実装さ
れている基板内のバスインタフエース９０だけが対応す
るシステム情報９４をＭＳＰ６０に転送する。ＭＳＰ６
０は、並列データライン５３上のシステム情報９４をバ
スインタフェース８ｏ−１を介して取込む（ステップ８
２０）。ＭＳＰ６０は、並列データライン５３からの取
込みデータがオール゛０″でなければ即ちシステム情報
９４を取込んでいれば、同システム情報９４を内部メモ
リ６１に書込む（ステップ５２２）。この書込み内容は
、Ｍ　Ｓ　Ｐ２Ｏが指定した筺体内の指定シャーシのシ
ャーシ名、ＭＳＰ６０が指定した（シャーシ内の）スロ
ットに実装されている基板の基板名、その基板の基板履
歴、製造番号、更にはフリップフロップ群９６の示す各
種エラー等の状態である。なお、並列データライン５３
からの取込みデータがオール゛０″であルトキｔ、ｔ、
ＭＳＰ６０ハ内部）！−ＥＩＪ６１ニア１−ＪＬ、　”
Ｏ”を書込む（ステップ５２３）。

ＭＳＰ６０は内部メモリ６１への書込みを行なうと、今
回指定したスロット番号が２０（システム内のシャーシ
の最大スロット数）以上であるが否かを判定する（ステ
ップ５２４）。そして、この例のように２０に満たない
場合には、ＭＳＰ６０はスロット番号を＋１して（ステ
ップ５２５）ステップ８１５に戻る。これに対してスロ
ット番号が２０以上となっていれば、ＭＳＰ６ｏは今回
指定したシャーシ番号が５（システム内の筐体が有する
最大シャーシ数）以上であるか否かを判定する（ステッ
プ８２６）。そして、５に満たない場合には、Ｍ　Ｓ　
Ｐ２Ｏはシャーシ番号を−１１して（ステップ５２７）
ステップ３並列に戻る。これに対してシャーシ番号ｈ〜
５以上となっていれば、ＭＳＰ６０は今回指定した筐体
番号が２０（システムを構成する筐体数の最大値）以−
ヒであるか否かを判定する〈ステップ８２８）。そして
、２０に満たない場合に【ま、ＭＳＰ６０は筺体番号を
＋１して（ステップ５２９）ステップＳ１３に戻る。こ
れに対して筐体番号ｈ＼２０以上となっていれば、ＭＳ
Ｐ６０はシステム内の筐体１０１．１０−２．１０−３
・・・に収容されて０る基板２０、２０・・・全てに関
するシステム情報を内部メモ１ノロ１に収集したものと
して、処理を終了する。

さて、上記のようにしてＭＳＰ６０の内部メモ１ノロ１
に収集されたシステム情報、例えば所望の筐体内の基板
に関するシステム情報を必要とする場合、作業者はディ
スプレイ装置７２のキー人力部７１からその筐体番号を
入力するだけでよい。ＭＳＰ６０は、ディスプレイ装置
７２（のキー人力部７１）から筐体番号が入力されると
その筐体番号を内部保持し、第３図に示したステップ８
１３〜Ｓ１６を実行する。

ＭＳＰ６０はステップ３１６においてクロック信号ＣＫ
、シャーシ番号、スロット番号をＭＳＰバス（Ｍ　Ｓ　
Ｐバス５０−１　）に送出すると、第３図のステップ８
２０に示すようにＭＳＰバス上のデータ（即ちシステム
情報）の取込みを行なう。そしてＭＳＰ６０はステップ
８２１の判定の後、第３図のステップ５２２（またはス
テップ５２３）とは異なりディスプレイ装置７２に対す
る表示処理を行なう。即ちＭＳＰ６０は、上記取込みデ
ータがオール“０°゛でなければ、システム情報９４の
取込みであるものとして同システム情報９４をディスプ
レイ装置７２に表示し、オール゛°０″であればブラン
クを表示する。そしてＭＳＰ６０は、上記の動作をシャ
ーシ番号が５のシャーシの最終スロットまで繰返し行な
う。ＭＳＰ６０は、シャーシ番号が５のシャーシの最終
スロットに実装されている基板に関するシステム情報の
表示出力を終了すると、即ち第３図に示すステップ３２
６の判定でシャーシ番号が５以上となったことを判定す
ると、第３図に示すシステム情報収集処理の場合とは異
なり処理を終了する。

なお、前記実施例では、ＭＳＰバスを筐体単位で設けた
場合について説明したが、これに限るものではない。例
えばＭＳＰバスをシステムに１つだけ設け、システム内
の全ての基板のバスインタフェースを同ＭＳＰバスに共
通に接続するようにしてもよい。但し、この場合には、
基板識別情報９３に筐体番号を含める必要がある。また
前記実施例のように筐体中位でシステム情報を収集する
代わりに、シャーシ（或はシャーシ内のスロット）中位
でシステム情報収集を行なうことも可能である。但し、
この場合には、シャーシのシャーシ番号くシャーシ内の
スロットのスロット番号）が筐体（シャーシ内）内は勿
論システム内でもユニーりとなるように、即ち識別可能
となるように予め設定する必要がある。このことは、デ
ィスプレイ装置１２（のキー人力部７１）からの指定に
よるシステム情報表示についても同様である。

またシステム情報として、スイッチ群９７で示される基
板管理情報やフリツプフＤツブ群９６で示されるエラー
情報に限らず、例えばメモリのバックアップの有無、メ
モリのワード数（２５６にワードで用いるか、６４にワ
ードで用いるか）なども、そのための指定信号を用いる
ことにより適用できる。

［発明の効果］以上詳述したようにこの発明によれば、情報処理システ
ムを構成する各種基板に関するシステム情報を、システ
ム稼働状態で簡単且つ正確に自動収集できる。しかもこ
の発明によれば、システム情報を内部メモリに収集でき
るので、その収集内容を必要に応じて高速で外部出力す
ることが可能となる。

【図面の簡単な説明】

第１（ａ〉はこの発明の一実施例に係る情報処理システ
ムのブロック構成図、第１図（ｂ）は同システム内のＭ
ＳＰ６０並びに基板２０のバスインタフェースのブロッ
ク構成図、第２図は動作を説明するためのタイミングチ
ャート、第３図は同じくフローチャートである。２０、２０・・・基板、４０・・・システムバス、５０
−１．５０−２゜５０−３・・・メインテナンス・サポ
ートプロセッサ・バス（ＭＳＰバス）、５１・・・クロ
ックライン、５３・・・並列データライン、６０・・・
メインテナンス・サポートプロセッサ（ＭＳＰ）、６１
・・・内部メモリ、７２・・・コンソールディスプレイ
装置、８０−１．８０−２．９０・・・バスインタフェ
ース、９１・・・レジスタ、９２・・・比較器、９３・
・・基板識別情報、９４・・・システム情報、９５・・
・出力ドライバ。出願人代理人　弁理士　鈴　江　武　彦Ａｒ％１ −１瞥位

Claims

【特許請求の範囲】

（１）ＣＰＵおよび主記憶装置等の各種構成要素がシス
テムバスにより相互接続された情報処理システムにおい
て、上記システムバスから独立したクロックラインおよび並
列データラインを有するシステム情報収集用バスと、上
記構成要素またはその一部を有する基板単位で設けられ
上記システム情報収集用バスとの間でデータ入出力を行
なうバスインタフェースと、内部メモリを有し上記シス
テム情報収集用バスを制御してシステム内の基板に関す
るシステム情報を同内部メモリに収集するサポートプロ
セッサとを具備し、上記バスインタフェースが、上記クロックラインからの
クロック信号により上記並列データライン上のデータを
ラッチするレジスタと、このレジスタの内容と対応する
基板に固有な基板識別情報とを比較する比較器と、この
比較器の一致検出に応じて上記対応する基板に関するシ
ステム情報を上記並列データライン経由で上記サポート
プロセッサに送出する出力ドライバとを備え、上記サポートプロセッサはシステム内の基板に関する基
板識別情報を上記並列データラインに出力すると共に上
記クロックラインにクロック信号を出力し、しかる後に
上記並列データライン上のデータを取込んで上記内部メ
モリに格納するシステム情報収集処理を基板識別情報を
更新しながら繰返し行なうように構成されていることを
特徴とするシステム情報収集方式。
（２）上記サポートプロセッサは上記内部メモリに収集
したシステム情報を外部からの出力要求に応じて外部出
力することを特徴とする特許請求の範囲第１項記載のシ
ステム情報収集方式。
（３）上記サポートプロセッサは上記システム情報収集
処理を動作開始時に行なうことを特徴とする特許請求の
範囲第２項記載のシステム情報収集方式。