JPS61273678A - システム情報収集方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、情報処理システムの構成要素を有する基板
に関するシステム情報（基板変更側り製造番号等）を収
集するシステム情報収集方式に関する。

「発明の技術的背蒙とその問題点］ 一般に情報処理システムにおいては、筐体に収容されて
いるシャーシや基板名、史にはその基板の変更履歴、製
造番号等のストラップ相当のいわゆるシステム情報は、
基板管理、システム管理において重要な情報である。従
来、この種のシステム情報の収集は、作業者が目的とす
る筐体の酢を開け、或はその電源を落としてストラップ
情報を直接読取ることにより行なわれていた。

しかし、装置の小形化並びに高密度実装化に伴い、基板
のストラップ情報を作業者が直接読取る作業は、煩雑で
あり、しかも読取り誤りが発生ずるため問題であった。

また従来の収集方式はＯＦＦ　　ＬＩＮＥでの情報収集
を前提としているため、システム稼働状態（ＯＮ　　Ｌ
、ＩＮＦ状態）でエラーが発生しても、（システム電源
を落とすことが殆んど不可能であることから）エラー解
明のためのシステム情報収集を行なうことは困難であっ
た。

［発明の目的１ この発明は上記事情に鑑みてなされたものでその目的は
、情報処理システムを構成する各種基板に関するシステ
ム情報を、システム稼働１べ態で曲中且つ正確に、しか
も複雑なバードウ１７７構成を適用することなく内部メ
モリに収集でき、もってその収集内容を必要に応じて高
速で外部出力することが可能となるシステム情報収集方
式を提供することにある。

［発明の概要］ この発明では、ＣＰＵおよび主記憶装置等の各種構成要
素を相互接続するシステムバスから独立したシリアルバ
スであって各種動作モードを指定するファンクションラ
イン、クロック信号転送用のクロックラインおよび直列
データラインを有するシリアルバスと、上記構成要素ま
たはその一部を有する基板単位で設けられシリアルバス
との間で直列データ入出力を行なうバスインタフェース
と、内部メモリを有しシリアルバスを制御してシステム
内の基板に関するシステム情報を内部メモリに収集する
サポートプロセッサとが設けられる１上記バスインタフ
エースには、ファンクションラインによるアドレス入力
モード指定時にクロックラインからのクロック信号に応
じて直列データラインからデータを直列入力する第１シ
フトレジスタと、この第１シフトレジスタの内容と対応
する基板に固有な基板識別情報とを比較する比較器と、
上記対応する基板に関するシステム情報を格納しファン
クションラインによるシステム情報出力モード指定時に
クロックラインからのクロック信号により直列出力動作
を行なう第２シフトレジスタと、システム情報出力モー
ド指定時に比較器の一致検出結果に応じて第２シフトレ
ジスタからの直列出力データを直列データライン経由で
サポートプロセッサに出力する出力ドライバとが設けら
れる。

このような構成において、サポートプロセッサは、ファ
ンクションラインをアドレス入力モード指定状態に設定
してシステム情報収集対象基板に関する基板識別情報を
直列データラインに直列出力すると共にクロックライン
にクロック信号を出力し、しかる後にファンクションラ
インをシステム情報出力モード指定状態に設定してクロ
ツクラインにクロック信号を出力する。これにより、ア
ドレス入力モードでは直列データライン軟白で転送され
る基板識別情報で示される基板のバスインタフェースが
選択される。そして次のシステム情報出力モードでは、
選択されたバスインタフェース内の出力ドライバから対
応する基板のシステノ、情報が直列データラ、インにビ
ット単位で出力される。したがってサポートプロセッサ
は、システム情報出力モードにおいて直列データライン
ｈ〜らデータを直列入力して内部メモリに格納すること
（こよりシステム情報の収集が行なえる。４ナポートプ
ロセツサは以ヒの動作（システム情報収集９１％理）を
基板識別情報を更新しながら繰返し行なうことにより、
システム内の各基板のシステム情報を内部メモリに収集
する。

［発明の実施例］ 以下、この発明の一実施例を図面を参照して説明する。

第１図（ａ）はこの発明の一実施例に係る情報処理シス
テムのシステム構成を示す。同図にお（Ｘて、１０−１
．１０−２．１０−３・・・は電子機器筐体である。

筺体１０−１．１０−２．１０−３・・・には、多数の
基板２０．２０・・・が収容されている。筺体１０−１
内の基板２０．２０は、例えばＣＰＩＪを構成しており
、シャーシ１１．１２のスロットに実装されている。筺
体１０−２内の基板２０゜２０・・・は、例えば主記憶
装置、データ入出力制御を行なうチャネルを構成してお
り、シャーシ２１．２２のスロットに実装されている。

また筐体１０−３内の基板２０．２０・・・は、例えば
チャネル、同チャネルの下で動作する入出力Ｉｌ鼎を構
成しており、シャーシ旧、　３２．３３のスロットに実
装されている。基板２０、２０・・・上のＣＰＵ、主記
憶装置などの各システム構成要素は、システムバス４０
により相互接続されている。

５０−１．５０−２．５０−３・・・はシステムバス４
０とは独立した１ビット直列データ転送用のバス（以下
、シリアルバスと称する）である。この実施例において
、シリアルバス５０〜１．５０−２．５０−３・・・は
筺体１０−１゜１０−２．１０−３・・・に対応して設
けられている。シリアルバス５０−１．５０−２．５０
−３・・・には、システム情報の収集を行なうメインテ
ナンス・サポートプロセッサ（以下、ＭＳＰと称する）
６０が接続されている。

ＭＳＰ６０はシステムとは独立に動作するマイクロプロ
グラム制御のプロセッサであり、システム情報を格納す
る内部メモリ６１を内蔵している。

ＭＳＰ６０にはキー人力部１１を有するコンソールディ
スプレイ装置１２が接続されている。

ＭＳＰ６０は、第１図（ｂ）に示すように、シーツアル
バス５０−１．５０−２・・・とのバスインタフェース
８０−１．８０−２・・・を有している。ＭＳＰ６０は
バスインタフェース８０−１．８０−２・・・を制御す
ることでシーツアルバス５０−１．５０−２・・・の１
つを選択する。シリアルバス５０−１は、アドレス入力
モードとシステム情報出力モードの２種のファンクショ
ン（ＦＮＣ）を指定する１ビツトのファンクションライ
ン５１、クロック信号ＣＫ転送用の１ビツトのクロック
ライン５２、抵抗５３を介してプルアップされた１ビツ
トの出力用直列データライン（ＯＵＴ）５４と、１ビツ
トの入力用直列データライン（Ｉ　Ｎ　）　５５とをチ
している。なお、上記したシリアルバス５０−１のり一
９＝ 成は、シリアルバス５０−２・・・についても同様であ
る。

また筺体１０−１内の各基板２０は、第１図（ｂ）に示
すように、シリアルバス５０−１とのバスインタフェー
ス９０を有している。

バスインタフェース９０において、２人力アンドゲート
（Ａ）９１の一方の入力端はファンクションライン５１
に接続され、他方の入力端はクロックライン５２に接続
される。アンドゲート９１の出力端はシフトレジスタ９
２のクロック入力端に接続され、同シフトレジスタ９２
の直列入力端は直列データライン５５に接続される。シ
フトレジスタ９２の内容は比較器９３一方の入力端に供
給され、比較器９３の他方の入力端には対応する基板２
０に固有な基板識別情報９４が供給される。この基板識
別情報９４は、例えばシャーシ番号（シャーシＮｏ）お
よびスロット番号（スロットＮｏ）から成り、対応する
シャーシのマザーボード（バックパネル）から供給され
る。

比較器９３の出力端は２人力ナンドゲート（Ｎ）１　　
９５の一方の入力端に接続され、同ゲート９５の他方の
入力端はインバータ９６の出力端に接続される。

インバータ９６０入力端はファンクションライン５１に
接続される。インバータ９６の出力端は２入力アンドゲ
ート（Ａ）９７の一方の入力端にも接続される。アンド
ゲート９７の他方の入力端はクロックライン５２に接続
され、同ゲート９７の出力端はシフトレジスタ９８のク
ロック入力端に接続される。

シフトレジスタ９８は、例えば基板２０内のエラー表示
用フリップフロップ群（以下、Ｆ／Ｆ群と称する）９９
の出力情報およびスイッチ群１００で設定されるストラ
ップ相当の基板管理情報からなるシステム情報を格納す
るのに用いられる。基板管理情報は、シャーシの種類を
示すシャーシ名、基板名、基板変更脂層（基板ＲＥＶ）
、および基板製造番号（基板製造ＮＯ）を含む。

シフトレジスタ９８のロード信号入力端には２入力アン
ドゲート（Ａ＞１０１の出力端が接続される。

このアンドゲート１０１の一方の入力端はファンクショ
ンライン５１に接続され、他方の入力端には内部クロッ
ク信号ＣＫ１が常時供給される。またシフトレジスタ９
８の直列出力端は例えば３ステート（オープン」レクタ
でも可）の出力ドライバ１０２の入力端に接続され、同
ドライバ１０２の出力端は直ケ）データライン５４に接
続される。この出力ドラ　　□イム１０２のイネーブル
端にはナンドゲ−１へ９５の出力端が接続される。なお
、筺体１０−２．１０〜３内の各柾板２０には、上記の
バスインタフェース９０と同様の構成であって、対応す
るシリアルバス５０〜２゜５０−３・・・どのインタフ
ェースを成すバスインタフェースが設けられている。

次にこの発明の一実施例の動作を第２図のフローチャー
トおよび第３図のタイミングチャートを参照して説明す
る。

第１図（ａ）のシステムでは、同システム内の各基板２
０．２０・・・に関するシステム情報は、以下に述べる
ようにＭＳＰ６０の電源が投入されることにより同ＭＳ
Ｐ６０内の内部メモリ６１に自動的に収集される。即ち
ＭＳＰ６０は同ｖｓｉ：＋ｅｏの電源が投入される（ス
テップ５１１）と、システム内の筐体を示す筐体番号（
筐体Ｎｏ）をＯに初期設定する（ステップ３１２）、、
次にＭＳＰ６０は、シャーシ番号を０に初ｌ１ｌｌ設定
しくステップ３１３）、続いてスロット番号をＯに初期
設定する（ステップ５１４）。

ＭＳＰ６０は、ステップ８１４を実行すると、設定され
た筐体番号によりバスインタフェース８０−１　。

８０−２・・・を制御してシリアルバス５０−１．５０
−２・・・の１つを選択する（ステップ５１５）。した
がって、上記設定された筐体番号が筐体１０−１を示し
ているものとすると、ＭＳＰ６０はバスインタフェース
８Ｏ−１（こよりシリアルバス５０−１を選択すること
になる。

ＭＳＰ６０はステップ８１５を終了すると、同ステップ
８１５で選択したシリアルバス（シリアルバス５０−１
　）のファンクションライン５１を第３図（ａ＞に示す
ようにへレベルに保った状態（この状態でアドレス入力
モードが指定される）で直列データライン５５にシャー
シ番号およびスロット番号くこの実施例ではいずれもＯ
）を直列出力し、クロックライン５１にクロック信号Ｇ
Ｋを出力する（ステップ８１６）。ＭＳＰ６０およびシ
リアルバス（シリアルバス５Ｏ−１）はシステムから独
立しており、したがってＯＮ　　ＬＩＮＦ状態にあるシ
ステム動作に回答影響を及ぼさない。

ＭＳＰ６０からシリアルバス５０−１の直列データライ
ン５５に出力されたデータ（シャーシ番号およびスロッ
ト番号）は、筐体１０−１内の各基板２０にそれぞれ設
けられたバスインタフェース９０のシフトレジスタ９２
に導かれる。このシフトレジスタ９２のクロック端子に
はアンドゲート９１の出力信号が供給される。アンドゲ
ート９１には、ファンクションライン５１およびクロッ
クライン５２上の各信号が供給される。アンドゲート９
１は、ファンクションライン５１上の信号（ＦＮＣ）が
高レベル、即ちアドレス入力モードを示している場合、
ＭＳＰ６０からクロックライン５２に出力されたクロッ
ク信号ＧＫをそのままシフトレジスタ９２のクロック端
に出力する。このクロック信号ＣＫにより、直列データ
ライン５５上のデータ（シャーシ番号およびスロット番
号）はシフトレジスタ９２に直列入力される。

シフトレジスタ９２の内容（ＭＳＰ６０からのシャーシ
番号およびスロット番号）は比較器９３の一方の入力端
に並列出力される。比較器９３の他方の入力端には対応
するシャーシのマザーホード」−に予め設定された（同
シャーシを示すシャーシ番号と対応する基板を実装して
いるスロットを示すスロワ１〜番号から成る）基板識別
情報９４が導かれている。比較器９３は、シフト１ノジ
スタ９２の内容（即ちＭＳＰ６０からの転送データ）の
示すシャーシ番号およびスロット番号と基板識別情報９
４の示すシャーシ番号およびスロット番号を比較し、一
致の有無を検出する（ステップ５１７）。比較器９３は
、一致を検出したとぎのみ高レベルの（有効な）一致検
出信号を出力覆る。この実施例では、ＭＳＰ６０からの
シャーシ番号およびスロット番号はいずれも０である。

したがってこの場合には、シャーシ番号がＯのシャーシ
におけるスロット番号がＯのスロットに実装されている
基板に設けられたバスインタフェース９０内の比較器９
３でのみ一致が検出される。

ファンクションライン５Ｌトの信号（ＦＮＣ）はアンド
ゲート１０１にも供給される。このアンドゲート１０１
には内部クロック信号ＣＫ　ｉが常時供給されている。

アンドゲート１０１は、ファンクションライン５１上の
信号（ＦＮＣ）が高レベル、即ちアドレス入力モードを
示している場合、内部クロック信号ＣＫｉをそのままシ
フトレジスタ９８のロード信号入力端（Ｌ　Ｄ　）に出
力する。しかしてファンクションライン５１上の信号（
ＦＮＣ）が高レベルの期間中において、内部クロック信
号ＣＫｉのタイミングでその時点のＦ／Ｆ群９９の出方
情報およびスイッチ群１００で設定されるストラップ相
当の基板管理情報からなるシステム情報がシフトレジス
タ９８にロードされる。

さて、ＭＳＰ６０は、上記のようにアドレス入力モード
におけるクロック信号ＣＫ、シャーシ番号、およびスロ
ット番号の転送を終了すると、第３図（ｂ）に示すよう
に（シリアルバス５ｏ−１の〉ファンクションライン５
１を低レベルに設定してシステム情報出力モードを指定
し、この状態でクロックライン５２にクロック信号ＣＫ
を出力する。ファンクションライン５１上の信号（ＦＮ
Ｃ）はく筐体１０−１内の）各基板２０にそれぞれ設け
られたバスインタフェース９０のインバータ９６を介し
てナントゲート９５およびアンドゲート９７に供給され
る。アンドゲート９７にはＭＳＰ６０によりクロックラ
イン５２に出力されたクロック信号ＣＫも供給される。

アンドゲート９１はインバータ９６の出力信号が高レベ
ル、したがってファンクションライン５１上の信号（Ｆ
ＮＣ）が低レベル（即もシステム情報出力モード）を示
している場合、クロックライン５２からのクロック信＠
ＣＫをそのままシフトレジスタ９８のクロック端に出力
する。これによりシフトレジスタ９８はシフト動作を行
なう。この結果シフトレジスタ９Ｂに格納されていたシ
ステム情報がその直列出力端から直列出力される。なお
、ファンクションライン５１上の信号（ＦＮＣ）が上記
のように低レベル（即ちシステム情報出力モード）の場
合には、アンドゲート１０１は閉状態となり、シフトレ
ジスタ９８のシステム情報ロード動作は停止される。し
たがって、シフトレジスタ９８から直列出力されるシス
テム情報は、システム情報出力モード直前に同シフトレ
ジスタ９８にロードされた情報である。

シフトレジスタ９８から直列出力されたシステム情報は
出力ドライバ１０２に供給される。この出力ドライバ１
０２のイネーブル端にはナントゲート９５の出力信号が
供給される。ナントゲート９５には、比較器９３の一致
検出信号およびインバータ９６の出力信号が供給される
。ナントゲート９５は、これら入力信号がいずれも高レ
ベルである場合のみ、即ち比較器９３で一致が検出され
、且つファンクションライン５１がシステム情報出力モ
ードの指定状態にある場合のみ、低レベルの信号を出力
する。出力ドライバ１０２は、ナントゲート９５からの
出力信号が低レベルの場合のみ、出力イネーブル状態と
なり、シフトレジスタ９８から直列出力される（対応す
る基板に関する）システム情報をシリアルバス５０−１
の直列データライン５４上に出力する（ステップ８１８
）。これに対して、ナンドゲ−１〜９５からの出力信号
が高レベルの場合（例えばシステム情報出力モードであ
っても比較器９３で不一致が検出された場合）には、出
力ドライバ１０２は出力禁止状態となる（ステップ５１
９）。明らかなように、基板が実装されていないスロッ
トが指定された場合には、各バスインタフェース９０の
比較器９３では不一致が検出されるため、いずれの出力
ドライバ１０２も出力禁止状態となる。この場合、直列
データライン５４の状態は、抵抗５３を介してプルアッ
プされていることから高レベル（即ち“’Ｏ”）となる
。

バスインタフェース９０内の出力ドライバ１０２からシ
リアルバス５０−１の直列データライン５４に直列出力
されたシステム情報はＭＳＰ６０に導かれる。

即ちこの実施例では、ＭＳＰ６０からシャーシおよびス
ロット指定がなされると、その指定シャーシの指定スロ
ットに実装されている基板内のバスインタフェース９０
だけが対応するシステム情報をＭＳＰ６０に転送する。

ＭＳＰ６０は、直列データライン５４−Ｌにより直列転
送され名システム情報をバスインタフェース８０−１を
介して直列入力する（ステップ５２０）。ＭＳＰ６０は
、直列データライン５４からの入力データがオール１１
０　Ｉ＋でなければ即ちシステム情報を取込んでいれば
、同情報を内部メモリ６１に書込む（ステップ５２２）
。この書込み内容は、ＭＳＰ６０が指定した筺体内の指
定シャーシのシャーシ名、ＭＳｐ６０が指定した（シャ
ーシ内の）スロットに実装されている基板の堆板名、そ
の基板の基板１ｆｉｌｆｆｌ、製造番号、更にはＦ／Ｆ
群９９の示す各種エラー等の状態である。なお、直列デ
ータライン５４からの入力データがオール゛０″である
ときは、ＭＳＰ６０は内部メモリ６１にオール″゛０″
を書込む（ステップ５２３）。

ＭＳＰ６０は内部メモリ６１への書込みを行なうど、今
回指定したスロット番号が２０（システム内のシャーシ
の最大スロット数）以上であるか否かを判定する（ステ
ップ５２４）。そして、この例のように２０に満たない
場合には、ＭＳＰ６０はスロット番号を＋１して（ステ
ップ５２５）ステップ８１５に戻る。これに対してスロ
ット番号が２０以上となっていれば、ＭＳＰ６０は今回
指定したシャーシ番号が５（システム内の筐体が有する
最大シャーシ数）以上であるか否かを判定する（ステッ
プ８２６）。ぞして、５に満たない場合には、Ｍ　Ｓ　
Ｐ２Ｏはシャーシ番号を＋１して（ステップ５２１）ス
テップ３１４に戻る。これに対してシャーシ番号が５以
上となっていれば、ＭＳＰ６０は今回指定した筐体番号
が２０（システムを構成する筐体数の最大値）以上であ
るか否かを判定する（ステップ８２８）。そして、２０
に満たない場合には、ＭＳＰ６０は筐体番号を＋１して
（ステップ５２９）ステップ８１３に戻る。これに対し
て筐体番号が２０以上となっていれば、ＭＳＰ６０はシ
ステム内の筺体１０−１．１０−２．１０−３・・・に
収容されている基板２０、２０・・・全てに関するシス
テム情報を内部メモリ６１に収集したものとして、処理
を終了する。

さて、−上記のようにしてＭＳＰ６０の内部メモリ６１
に収集されたシステム情報、例えば所望の筐体内の基板
に関するシステム情報を必要とする場合作業者はディス
プレイ装置７２のキー人力部７１からその筐体番号を入
力するだけでよい。ＭＳＰ６０はディスプレイ装置７２
（のキー人力部１１）から筐体２１一 番号が入力されるとその筐体番号を内部保持し、第２図
に示したステップ８１３〜８１６を実行する。

そしてＭＳＰ６０は、前記したようにシステム情報出力
モードを設定してクロック信号ＣＫをシリアルバス（シ
リアルバス５０−１　）に出力すると、第２図のステッ
プ８２０に示すようにシリアルバスからデータ（即ちシ
ステム情報）の取込みを行なう。

そしてＭＳＰ６０はステップ８２１の判定の後、第２図
のステップ３２２　　またはステップ５２３）とは異な
りディスプレイ装置７２に対する表示処理を行なう。即
ちＭＳＰ６０は、上記取込みデータがオール１１０　Ｉ
！でなければ、システム情報の取込みであるものとして
同情報をディスプレイ装置１７２に表示し、オール゛０
”であればブランクを表示する。そしてＭＳＰ６０は、
上記の動作をシャーシ番号が５のシャーシの最終スロッ
トまで繰返し行なう。

ＭＳＰ６０はシャーシ番号が５のシャーシの最終スロッ
トに実装されている基板に関するシステム情報の表示出
力を終了すると、即ち第２図に示すステップ８２６の判
定でシャーシ番号が５以上となうたことを判定すると、
第２図に示すシステム情報収集処理の場合と異なり処理
を終了する。

なお、前記実施例では、シリアルバスを筐体単位で設け
た場合について説明したが、これに限るものではない。

例えばシリアルバスをシステムに１つだけ設け、システ
ム内の全ての基板のバスインタフェースを同シリアルバ
スに共通に接続するようにしてもよい。但し、この場合
には、比較器９３に筐体番号を含める必要がある。また
この実施例のように筐体単位でシステム情報を収集する
代わりに、シャーシ（或はシャーシ内のスロット）単位
でシステム情報収集を行なうことも可能である。但し、
この場合には、シャーシのシャーシ番号（シャーシ内の
スロットのスロット番号）が筐体（シャーシ内）内は勿
論システム内でもユニークとなるように、即ち識別可能
となるように予め設定する必要がある。このことはディ
スプレイ装置７２（のキー人力部７１）からめ指定によ
るシステム情報表示についても同様である。

またシステム情報として、スイッチ群１００で示される
基板管理情報やＦ／Ｆ群９って示されるＪラー情報に限
らず、例えばメモリのバックアップの有無、メモリのワ
ード数（２５６にワードで用いるか、６４にワードで用
いるか）なども、そのための指定信号を用いることによ
り適用できる。

［発明の効果コ 以上詳述したようにこの発明によれば、情報処理システ
ムを構成する各種基板に関するシステム情報を、システ
ム稼働状態で簡単且つ正確にしがも複雑なハードウェア
構成を用いることなしに自動収集できる。また、この発
明によれば、システム情報を内部メモリに収集できるの
で、その収集内容を必要に応じて高速で外部出力するこ
とが可能となる。

【図面の簡単な説明】

第１（ａ）はこの発明の一実施例に係る情報処理システ
ムのブロック構成図、第１図（ｂ）は同システム内のＭ
ＳＰ６０並びに基板２０のバスインタフェースのブロッ
ク構成図、第２図は動作を説明するためのフローチャー
ト、第３図は同じくタイミングチャートである。 ２０、２０・・・基板、４０・・・システムバス、５０
−１．５０−２．５０−３・・・シリアルバス、５１・
・・ファンクションライン、５２・・・クロックライン
、５４．　ｓｓ・・・直列データライン、６０・・・メ
インテナンス・サポートプロセッサ（ＭＳＰ）、６１・
・・内部メモリ、７２・・・コンソールディスプレイＩ
Ｉ、１１０−１．８０〜２，９０・・・ノ＼スインタフ
エース、９２．９８・・・シフトレジスタ、９３・・・
比較器、１０２・・・出力ドライバ。

Claims (3)

【特許請求の範囲】
1. （１）ＣＰＵおよび主記憶装置等の各種構成要素がシス
   テムバスにより相互接続された情報処理システムにおい
   て、 各種動作モードを指定するファンクションライン、クロ
   ック信号転送用のクロックラインおよび直列データライ
   ンを有し上記システムバスから独立したシリアルバスと
   、上記構成要素またはその一部を有する基板単位で設け
   られ上記シリアルバスとの間で直列データ入出力を行な
   うバスインタフェースと、内部メモリを有し上記シリア
   ルバスを制御してシステム内の基板に関するシステム情
   報を同内部メモリに収集するサポートプロセッサとを具
   備し、 上記バスインタフェースが、上記ファンクションライン
   によるアドレス入力モード指定時に上記クロックライン
   からのクロック信号に応じて上記直列データラインから
   データを直列入力する第１シフトレジスタと、この第１
   シフトレジスタの内容と対応する基板に固有な基板識別
   情報とを比較する比較器と、上記対応する基板に関する
   システム情報を格納し上記ファンクションラインによる
   システム情報出力モード指定時に上記クロックラインか
   らのクロック信号により直列出力動作を行なう第２シフ
   トレジスタと、上記システム情報出力モード指定時に上
   記比較器の一致検出結果に応じて上記第２シフトレジス
   タからの直列出力データを上記直列データライン経由で
   上記サポートプロセッサに出力する出力ドライバとを備
   え、上記サポートプロセッサは、上記ファンクションラ
   インをアドレス入力モード指定状態に設定してシステム
   情報収集対象基板に関する基板識別情報を上記直列デー
   タラインに直列出力すると共に上記クロックラインにク
   ロック信号を出力し、しかる後に上記ファンクションラ
   インをシステム情報出力モード指定状態に設定して上記
   クロックラインにクロック信号を出力すると共に上記直
   列データラインからデータを取込んで上記内部メモリに
   格納するシステム情報収集処理を基板識別情報を更新し
   ながら繰返し行なうように構成されていることを特徴と
   するシステム情報収集方式。
2. （２）上記サポートプロセッサは上記内部メモリに収集
   したシステム情報を外部からの出力要求に応じて外部出
   力することを特徴とする特許請求の範囲第１項記載のシ
   ステム情報収集方式。
3. （３）上記サポートプロセッサは上記システム情報収集
   処理を動作開始時に行なうことを特徴とする特許請求の
   範囲第２項記載のシステム情報収集方式。