JPS61276255A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61276255A JPS61276255A JP11701485A JP11701485A JPS61276255A JP S61276255 A JPS61276255 A JP S61276255A JP 11701485 A JP11701485 A JP 11701485A JP 11701485 A JP11701485 A JP 11701485A JP S61276255 A JPS61276255 A JP S61276255A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- layer
- semiconductor device
- insulator layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
SOI構造をなす半導体装置において、基板をアルミニ
ウムにし、基板とその上のシリコン層との間の絶縁体層
として該基板の有色酸化膜を利用することにより、 放熱性を向上させて高密度集積化された際の温度上昇を
緩和させると共に当該半導体装置の大型化を容易にさせ
、また、堆積シリコン層の再結晶化に要するパワーを低
減させたものである。
ウムにし、基板とその上のシリコン層との間の絶縁体層
として該基板の有色酸化膜を利用することにより、 放熱性を向上させて高密度集積化された際の温度上昇を
緩和させると共に当該半導体装置の大型化を容易にさせ
、また、堆積シリコン層の再結晶化に要するパワーを低
減させたものである。
本発明は、半導体装置に係り、特に、SOI構成をなす
半導体装置の基板および絶縁体層の構成に関す。
半導体装置の基板および絶縁体層の構成に関す。
S OI (Silicon On In5ulato
r)構造は、基体表面の絶縁体層上に形成されたシリコ
ン(St)結晶に半導体素子が形成される構造で、例え
ば三次元回路の形成などによる高密度集積化を可能にす
るものとして期待され、改良研究の対象となっている。
r)構造は、基体表面の絶縁体層上に形成されたシリコ
ン(St)結晶に半導体素子が形成される構造で、例え
ば三次元回路の形成などによる高密度集積化を可能にす
るものとして期待され、改良研究の対象となっている。
第3図はSOI構造をなす従来の半導体装置代表例の要
部構成を示す部分側断面図である。
部構成を示す部分側断面図である。
同図において、1はSi基板、2は基板1上の二酸化シ
リコン(SiO2)の絶縁体層、3は絶縁体層2上の多
結晶St層、4は多結晶Si層における再結晶化領域、
5は再結晶化領域4に形成された例えば電界効果トラン
ジスタ(FET)などの半導体素子、である。
リコン(SiO2)の絶縁体層、3は絶縁体層2上の多
結晶St層、4は多結晶Si層における再結晶化領域、
5は再結晶化領域4に形成された例えば電界効果トラン
ジスタ(FET)などの半導体素子、である。
ここでSiO2の絶縁体層2は、例えば化学気相成長法
(CVD法)などにより堆積するか或いは基板1の熱酸
化により形成され、多結晶St層3は、例えばCVD法
などにより堆積して形成され、また再結晶化領域4は、
多結晶SiJ’f3の所定領域を例えばレーザビームア
ニールなどにより再結晶化して形成されている。半導体
素子5の形成方法は、通常のStウェーハに形成するの
と同様である。
(CVD法)などにより堆積するか或いは基板1の熱酸
化により形成され、多結晶St層3は、例えばCVD法
などにより堆積して形成され、また再結晶化領域4は、
多結晶SiJ’f3の所定領域を例えばレーザビームア
ニールなどにより再結晶化して形成されている。半導体
素子5の形成方法は、通常のStウェーハに形成するの
と同様である。
この半導体装置は、絶縁体層2上に形成された再結晶化
領域4なるSt結晶に半導体素子5が形成されてSOI
構造をなしている。
領域4なるSt結晶に半導体素子5が形成されてSOI
構造をなしている。
そしてこの構造は、形成された半導体素子5上に図示さ
れない5i02の絶縁体層と多結晶Si層の積層を重ね
ることにより、三次元回路の形成を可能にするものであ
る。
れない5i02の絶縁体層と多結晶Si層の積層を重ね
ることにより、三次元回路の形成を可能にするものであ
る。
上記構成の半導体装置は、三次元回路が形成された際に
、基板1面積当たりの発熱量が増大するのに対して基板
1が熱伝導度のそれほど大きくないStであるため、放
熱が不充分になり温度上昇が半導体素子5に悪影響を与
える問題がある。
、基板1面積当たりの発熱量が増大するのに対して基板
1が熱伝導度のそれほど大きくないStであるため、放
熱が不充分になり温度上昇が半導体素子5に悪影響を与
える問題がある。
また、半導体チップの大きさをウェーハ・サイズまで拡
大して集積度を上げようとするような、近年の研究動向
の一つであるチップの大型化に対して、大きさに制限の
ある単結晶Siウェーハを基板1に使用していることが
制約になる問題もある。
大して集積度を上げようとするような、近年の研究動向
の一つであるチップの大型化に対して、大きさに制限の
ある単結晶Siウェーハを基板1に使用していることが
制約になる問題もある。
第2図は同じく他の実施例の要部構成を示す部分側断面
図である。
図である。
上記問題点は、第1図および第2図に示される如く、ア
ルミニウム(AI)基板18表面にその酸化膜6があり
該酸化膜6を含んで絶縁体層2aが構成され、該絶縁体
層2a上に堆積されたSL層3の再結晶化領域4に半導
体素子5が形成されてなる本発明の半導体装置によって
解決される。
ルミニウム(AI)基板18表面にその酸化膜6があり
該酸化膜6を含んで絶縁体層2aが構成され、該絶縁体
層2a上に堆積されたSL層3の再結晶化領域4に半導
体素子5が形成されてなる本発明の半導体装置によって
解決される。
本発明によれば、上記酸化膜6は、陽極酸化により形成
された有色酸化膜であるのが望ましい。
された有色酸化膜であるのが望ましい。
AI基板1aを用いた上記構成は、絶縁体層2aの下が
Siより熱伝導の良いA1になり、加えて絶縁体層2a
の少な(とも一部を占める酸化111i6がSiO2よ
り熱伝導の良い酸化アルミニウム(Al2O3”)にな
るので、問題の放熱性は従来より向上し三次元回路の形
成などにより高密度集積化された際の発熱による半導体
素子5への悪影響が緩和される。
Siより熱伝導の良いA1になり、加えて絶縁体層2a
の少な(とも一部を占める酸化111i6がSiO2よ
り熱伝導の良い酸化アルミニウム(Al2O3”)にな
るので、問題の放熱性は従来より向上し三次元回路の形
成などにより高密度集積化された際の発熱による半導体
素子5への悪影響が緩和される。
然も、基板1aをA1にすることによりその入門さには
Siの場合のような制限がなく、当該チップを任′意に
大きくすることが可能である。
Siの場合のような制限がなく、当該チップを任′意に
大きくすることが可能である。
更に、酸化膜6を有色酸化膜にすることにより、再結晶
化領域4形成の前記レーザビームアニールに際して酸化
膜6の表層部が温度上昇し、これがSt層3の加熱を助
けて所要パワーを低減させ、再結晶化費用を低減させる
。
化領域4形成の前記レーザビームアニールに際して酸化
膜6の表層部が温度上昇し、これがSt層3の加熱を助
けて所要パワーを低減させ、再結晶化費用を低減させる
。
以下第1図と第2図を用い二つの実施例について説明す
る。
る。
第1図に示す半導体装置は、第3図図示の従来例におけ
るSi基板1をAI基板1aに、5i02の絶縁体層2
をA1基板1aの酸化膜6でなる絶縁体N2aに替えた
ものであり、その他は変わらない。
るSi基板1をAI基板1aに、5i02の絶縁体層2
をA1基板1aの酸化膜6でなる絶縁体N2aに替えた
ものであり、その他は変わらない。
AI基板1aはAI板である。酸化膜6は、AI基板1
a表面に例えばシュウ酸などを使用した陽極酸化を施し
て形成された有色例えば黒色のA12 oコ膜であり、
その厚さは約20μmである。
a表面に例えばシュウ酸などを使用した陽極酸化を施し
て形成された有色例えば黒色のA12 oコ膜であり、
その厚さは約20μmである。
この有色は、再結晶化領域4形成の際に使用されるレー
ザビームの吸収を大きくさせるためのもので、その条件
が満たされるならば、黒色以外であっても良くまた透明
膜形成後の着色であっても良い。
ザビームの吸収を大きくさせるためのもので、その条件
が満たされるならば、黒色以外であっても良くまた透明
膜形成後の着色であっても良い。
多結晶St層3、再結晶化領域4、半導体素子5の形成
方法は、従来例と変わらない。
方法は、従来例と変わらない。
但し、再結晶化領域4形成のレーザビームアニールに際
して酸化膜6の表層部が温度上昇し、これがSt層3の
加熱を助けるため、本実施例ではレーザの所要パワーが
従来例の場合の約2/3に低減している。
して酸化膜6の表層部が温度上昇し、これがSt層3の
加熱を助けるため、本実施例ではレーザの所要パワーが
従来例の場合の約2/3に低減している。
AIの熱伝導度の大きさはSiの約1.4倍あり、また
、A1203(絶縁体層2a)は同じ(Si02(絶縁
体層2)の10倍以上あるので、本半導体装置は、先に
述べたように三次元回路の形成などによる高密度集積化
がなされても発熱による半導体素子5への悪影響は大幅
に緩和される。
、A1203(絶縁体層2a)は同じ(Si02(絶縁
体層2)の10倍以上あるので、本半導体装置は、先に
述べたように三次元回路の形成などによる高密度集積化
がなされても発熱による半導体素子5への悪影響は大幅
に緩和される。
また、当該チップの大きさを大きくする場合、A1基板
1aは任意の大きさにすることが可能であり、絶縁体層
2aおよび多結晶St層の形成においても技術上の困難
な問題はない。従ってこの場合は、当該チップの強度上
の問題としてAI基板1aの厚さを配慮すれば良い。
1aは任意の大きさにすることが可能であり、絶縁体層
2aおよび多結晶St層の形成においても技術上の困難
な問題はない。従ってこの場合は、当該チップの強度上
の問題としてAI基板1aの厚さを配慮すれば良い。
第2図に示す半導体装置は、第1図図示の実施例におけ
る酸化膜6と多結晶Si層3との間に5i02膜7を介
在させ、絶縁体層2aを酸化膜6と5io21jJ7と
で構成したものである。
る酸化膜6と多結晶Si層3との間に5i02膜7を介
在させ、絶縁体層2aを酸化膜6と5io21jJ7と
で構成したものである。
絶縁膜6を形成するA12 o、は誘電率が5t02よ
り大きい。このことから先の実施例において、複数の半
導体素子5間の、或いは半導体素子5間を接続する図示
されない配線の間の容量の大きさが当該半導体装置の特
性例えば動作速度などに悪影響を及ぼす場合がある。
り大きい。このことから先の実施例において、複数の半
導体素子5間の、或いは半導体素子5間を接続する図示
されない配線の間の容量の大きさが当該半導体装置の特
性例えば動作速度などに悪影響を及ぼす場合がある。
本実施例は、SiO2膜7(厚さ約2μ11)を介在さ
せることによりこの問題に対処したものであり、第3図
図示従来例における絶縁体層2が5iOzであることか
ら、本実施例の上記容量は従来例と略同じになる。
せることによりこの問題に対処したものであり、第3図
図示従来例における絶縁体層2が5iOzであることか
ら、本実施例の上記容量は従来例と略同じになる。
SiO2膜7の形成はCVD法などによれば良い。
その他の各部の形成は第1図図示実施例と同一である。
本半導体装置の放熱性は、第1図図示実施例に近くして
従来例より道かに優れ、然も、チップの大型化、レーザ
パワーの低減に関しては第1図図示実施例と同様である
。
従来例より道かに優れ、然も、チップの大型化、レーザ
パワーの低減に関しては第1図図示実施例と同様である
。
なお酸化膜6を透明膜にした場合、゛上記レーザパワー
の低減効果が減少するも半導体装置の形成には支障がな
く且つ該半導体装置の有する特徴は実施例と同様になり
、この場合も本発明に含まれる。
の低減効果が減少するも半導体装置の形成には支障がな
く且つ該半導体装置の有する特徴は実施例と同様になり
、この場合も本発明に含まれる。
以上説明したように、本発明の構成によれば、Sol構
造をなす半導体装置において、放熱性を向上させると共
に大型化を容易にさせ、更に堆積Si層の再結晶化に要
するパワーを低減させることが出来て、高密度集積化さ
れた場合の温度上昇緩和とチップ大型化に対する自由度
の増加を可能にさせ、且つ製造の経済化を可能にさせる
効果がある。
造をなす半導体装置において、放熱性を向上させると共
に大型化を容易にさせ、更に堆積Si層の再結晶化に要
するパワーを低減させることが出来て、高密度集積化さ
れた場合の温度上昇緩和とチップ大型化に対する自由度
の増加を可能にさせ、且つ製造の経済化を可能にさせる
効果がある。
第1図は本発明による半導体装置の一実施例の要部構成
を示す部分側断面図、 第2図は同じく他の実施例の要部構成を示す部分側断面
図、 第3図はsor構造をなす従来の半導体装置代表例の要
部構成を示す部分側断面図、 である。 図において、 1はSi基板、 1aはAI基板、2.2aは
絶縁体層、 3は多結晶St層、4は再結晶化領域、
5は半導体素子、6は酸化膜、 7は5
i02膜、である。
を示す部分側断面図、 第2図は同じく他の実施例の要部構成を示す部分側断面
図、 第3図はsor構造をなす従来の半導体装置代表例の要
部構成を示す部分側断面図、 である。 図において、 1はSi基板、 1aはAI基板、2.2aは
絶縁体層、 3は多結晶St層、4は再結晶化領域、
5は半導体素子、6は酸化膜、 7は5
i02膜、である。
Claims (1)
- 【特許請求の範囲】 1)アルミニウム基板(1a)表面にその酸化膜(6)
があり該酸化膜(6)を含んで絶縁体層(2a)が構成
され、該絶縁体層(2a)上に堆積されたシリコン層(
3)の再結晶化領域(4)に半導体素子(5)が形成さ
れてなることを特徴とする半導体装置。 2)上記酸化膜(6)は、陽極酸化により形成された有
色酸化膜であることを特徴とする特許請求の範囲第1項
記載の半導体装置。 3)上記絶縁体層(2a)は、上記酸化膜(6)でなる
ことを特徴とする特許請求の範囲第1項または第2項記
載の半導体装置。 4)上記絶縁体層(2a)は、上記酸化膜(6)と該酸
化膜(6)上に積層された二酸化シリコン膜(7)でな
ることを特徴とする特許請求の範囲第1項または第2項
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117014A JPH077828B2 (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117014A JPH077828B2 (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61276255A true JPS61276255A (ja) | 1986-12-06 |
| JPH077828B2 JPH077828B2 (ja) | 1995-01-30 |
Family
ID=14701310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117014A Expired - Fee Related JPH077828B2 (ja) | 1985-05-30 | 1985-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077828B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692573A (en) * | 1979-12-26 | 1981-07-27 | Citizen Watch Co Ltd | Display panel |
| JPS57104261A (en) * | 1980-11-03 | 1982-06-29 | Xerox Corp | Film transistor array and method of producing same |
| JPS57109322A (en) * | 1980-11-03 | 1982-07-07 | Texas Instruments Inc | Flat panel display unit and method of producing monolithic semiconductor integrated circuit display unit used therefor |
-
1985
- 1985-05-30 JP JP60117014A patent/JPH077828B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692573A (en) * | 1979-12-26 | 1981-07-27 | Citizen Watch Co Ltd | Display panel |
| JPS57104261A (en) * | 1980-11-03 | 1982-06-29 | Xerox Corp | Film transistor array and method of producing same |
| JPS57109322A (en) * | 1980-11-03 | 1982-07-07 | Texas Instruments Inc | Flat panel display unit and method of producing monolithic semiconductor integrated circuit display unit used therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077828B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920020620A (ko) | 반도체 집적회로장치의 배선접속구조 및 그 제조방법 | |
| JPS62132311A (ja) | 導電体膜の再結晶化方法 | |
| JPS61276255A (ja) | 半導体装置 | |
| JPH02246267A (ja) | 半導体装置の製造方法 | |
| JP2715456B2 (ja) | 半導体装置 | |
| JPH03124047A (ja) | 集積回路装置 | |
| JP2503920B2 (ja) | 光半導体装置およびその製造方法。 | |
| JP3242478B2 (ja) | 高耐圧半導体装置 | |
| JPS61276256A (ja) | 半導体装置 | |
| JPH11168159A (ja) | 空間的にパターン化された素子を生成する処理方法 | |
| JPS62199047A (ja) | 多結晶シリコン抵抗器 | |
| US20020149055A1 (en) | Semiconductor device including insulating substrate formed of single-crystal silicon chip | |
| JP2963350B2 (ja) | 半導体装置 | |
| JPS5811745B2 (ja) | 半導体装置の製造方法 | |
| JPH01196157A (ja) | 半導体装置 | |
| JPS63193517A (ja) | 複合単結晶基板 | |
| JPH0555455A (ja) | 半導体装置の製造方法 | |
| JPS5940574A (ja) | 半導体素子 | |
| JPS60189218A (ja) | 半導体集積回路基体の製造方法 | |
| JPS5895863A (ja) | 積層構造を用いた半導体装置の製造方法 | |
| KR970052839A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| JPH0573271B2 (ja) | ||
| JPS5831554A (ja) | 半導体装置の製造方法 | |
| JPH0744149B2 (ja) | シリコン膜の単結晶化方法 | |
| JPS63119548A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |