JPS61276313A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS61276313A JPS61276313A JP60117834A JP11783485A JPS61276313A JP S61276313 A JPS61276313 A JP S61276313A JP 60117834 A JP60117834 A JP 60117834A JP 11783485 A JP11783485 A JP 11783485A JP S61276313 A JPS61276313 A JP S61276313A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- crystal
- gaas
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Recrystallisation Techniques (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法、特にシリコン基板上
に化合物半導体層を具える半導体装置の製造方法に関す
る。
に化合物半導体層を具える半導体装置の製造方法に関す
る。
（従来の技術）
シリコン単結晶はＬＳ１．超ＬＳＩの製造に使用されて
いるように、電子集積回路の製造に優れた材料であるこ
とが知られている。しかし、このシリコン（以下、Ｓｔ
と称する）単結晶は間接遷移型の結晶であるため、発光
ダイオード、半導体レーザ及びその他の発光デバイスの
製作に適していない。
いるように、電子集積回路の製造に優れた材料であるこ
とが知られている。しかし、このシリコン（以下、Ｓｔ
と称する）単結晶は間接遷移型の結晶であるため、発光
ダイオード、半導体レーザ及びその他の発光デバイスの
製作に適していない。
一方、ＧａＡｓを中心としたＮ−Ｖ族化合物半導体は直
接遷移型結晶であるため、上述したような光デバイスの
材料として広く使用されている。
接遷移型結晶であるため、上述したような光デバイスの
材料として広く使用されている。
近年、５ｉ（１００）基板上にＧａＡｓ結晶の成長が可
能となってきており、その報告もなされている（例えば
、文献「７プライド フィジックス レターズ（Ａｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）Ｊ 、
４４（１２）、（１１３８４）、ｐＨ４９〜１１５１）
、このような技術は電子デバイス及び光デバイスのよ
うな両機能デバイスをモノリシック集積化させて新機能
デバイスすなわち光電子集積回路（ＯＥＩＣと称する）
を実現するための基礎技術となるものである。
能となってきており、その報告もなされている（例えば
、文献「７プライド フィジックス レターズ（Ａｐｐ
ｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）Ｊ 、
４４（１２）、（１１３８４）、ｐＨ４９〜１１５１）
、このような技術は電子デバイス及び光デバイスのよ
うな両機能デバイスをモノリシック集積化させて新機能
デバイスすなわち光電子集積回路（ＯＥＩＣと称する）
を実現するための基礎技術となるものである。
ところで、Ｓｉ基板の（１００）基板面は必ず一暦或い
は二層以上の原子層に相当する高さの段差（以下、ステ
ップと称する場合もある）が存在することが知られてい
る。この様子を第４図に模式的に示す、第４図は５ｉ（
１００）基板ｌＯ上にＧａＡｓ層１２を積層させた時の
基板面とＧａＡｓ層との境界付近での原子の配列状態を
模式的に示す、結晶格子の（１１０）断面図であり、一
点鎖線Ａ−Ａは基板と結晶層との境界を示す、また、１
４１ｔＳ［原子、１８はＧａ原子及び１８はＡｓ原子で
ある。この例では５ｉ（１００）基板１０の表面がＳｉ
原子一層分のステップ２０を宥している。
は二層以上の原子層に相当する高さの段差（以下、ステ
ップと称する場合もある）が存在することが知られてい
る。この様子を第４図に模式的に示す、第４図は５ｉ（
１００）基板ｌＯ上にＧａＡｓ層１２を積層させた時の
基板面とＧａＡｓ層との境界付近での原子の配列状態を
模式的に示す、結晶格子の（１１０）断面図であり、一
点鎖線Ａ−Ａは基板と結晶層との境界を示す、また、１
４１ｔＳ［原子、１８はＧａ原子及び１８はＡｓ原子で
ある。この例では５ｉ（１００）基板１０の表面がＳｉ
原子一層分のステップ２０を宥している。
通常は、このようなステップ２０が存在する表面上にＡ
ｓ原子１８及びＧａ原子１６の各単一層を順次に積層さ
せてＧａＡｓ層１２を結晶成長させている。しかし、ス
テップ２０がある面上に結晶成長させると、第４図に示
すように、ステップ２０の近傍でその両側に成長する各
原子層にステップ２０の高さに対応した高さづれが生じ
てしまう、これがため、同一高さの、本来はいづれか一
方の原子層であるべき層中にＧａ原子ＩＢとＡｓ原子１
８の両方の結晶層が形成され、これら結晶層は互いに９
０度回転した関係となっており、従って、結晶が乱れた
領域が形成されてしまう。
ｓ原子１８及びＧａ原子１６の各単一層を順次に積層さ
せてＧａＡｓ層１２を結晶成長させている。しかし、ス
テップ２０がある面上に結晶成長させると、第４図に示
すように、ステップ２０の近傍でその両側に成長する各
原子層にステップ２０の高さに対応した高さづれが生じ
てしまう、これがため、同一高さの、本来はいづれか一
方の原子層であるべき層中にＧａ原子ＩＢとＡｓ原子１
８の両方の結晶層が形成され、これら結晶層は互いに９
０度回転した関係となっており、従って、結晶が乱れた
領域が形成されてしまう。
このようなステップ２０は５ｉ（Ｚｏｏ）基板１０の表
面に無数に存在しており、これに起因する結晶の乱れは
一原子層のステップ高さの場合に限らず、一般には奇数
原子層のステップ高さがある場合に生じる。このような
結晶が乱れた領域はアンチ７ｚ−ズバウンダリ（ａｎｔ
ｉｐｈａｓｅ ｂｏｕｎｄａｒ７）と称されている。＃
Ｉ４図において、このようなアンチフェーズバウンダリ
２２を点線で示す。
面に無数に存在しており、これに起因する結晶の乱れは
一原子層のステップ高さの場合に限らず、一般には奇数
原子層のステップ高さがある場合に生じる。このような
結晶が乱れた領域はアンチ７ｚ−ズバウンダリ（ａｎｔ
ｉｐｈａｓｅ ｂｏｕｎｄａｒ７）と称されている。＃
Ｉ４図において、このようなアンチフェーズバウンダリ
２２を点線で示す。
（発明が解決しようとする問題点）
上述したように、従来はＳｉ基板上に成長させた結晶層
にアンチフェーズバウンダリが生じ、このため、０ＥＩ
Ｃのような機能デバイスを作り込むに必要な広い面積の
結晶領域の品質が悪くなってしまい、この領域を用いて
機能デバイスを作製することが出来ないという問題があ
った。従って、Ｓｉ基板上に成長させた結晶層にアンチ
フェーズバウンダリが生じないようにすることが必要と
なる。
にアンチフェーズバウンダリが生じ、このため、０ＥＩ
Ｃのような機能デバイスを作り込むに必要な広い面積の
結晶領域の品質が悪くなってしまい、この領域を用いて
機能デバイスを作製することが出来ないという問題があ
った。従って、Ｓｉ基板上に成長させた結晶層にアンチ
フェーズバウンダリが生じないようにすることが必要と
なる。
従って、この発明の目的は、Ｓｉ基板上にＧａＡｓ、Ａ
ｌＧａＡｓ、その他の化合物半導体を結晶成長させた場
合にも、これらの成長結晶層中にアンチフェーズバウン
ダリが発生しない良質な結晶層を成長させることが出来
る半導体装置の製造方法を提供することにある。
ｌＧａＡｓ、その他の化合物半導体を結晶成長させた場
合にも、これらの成長結晶層中にアンチフェーズバウン
ダリが発生しない良質な結晶層を成長させることが出来
る半導体装置の製造方法を提供することにある。
（問題点を解決するための手段）
この目的の達成を図るため、この発明の半導体装置の製
造方法によれば、シリコン基板の（１１１）面上に化合
物半導体層を結晶成長させる。
造方法によれば、シリコン基板の（１１１）面上に化合
物半導体層を結晶成長させる。
この場合、化合物半導体層を用いて形成する機能デバイ
スを光デバイス及び電子デバイスのいづれか一方又は双
方とする。
スを光デバイス及び電子デバイスのいづれか一方又は双
方とする。
さらに、この場合結晶成長させる化合物半導体をＩ−Ｖ
族半導体とするのが好適である。
族半導体とするのが好適である。
（作用）
上述したように、この発明はＳｉ基板の（１１１）面上
にＧａＡｓ、Ａ１ＧａＡｓ及び又はその他の化合物半導
体層を結晶成長させ、この半導体層を用いて光デバイス
及び又は電子デバイスを作り込む方法である。
にＧａＡｓ、Ａ１ＧａＡｓ及び又はその他の化合物半導
体層を結晶成長させ、この半導体層を用いて光デバイス
及び又は電子デバイスを作り込む方法である。
この方法の作用を第１図につき説明する。第１図は５ｔ
（１１１）基板２４上に化合物半導体結晶層２６を成長
させた場合に、アンチフェーズバウンダリが発生しない
ことを説明するための結晶格子（１１０）の模式的断面
図である。この図において、一点破線Ｂ−ＢがＳｉ基板
２４の（ｌ ｌ １）基板面とその上側に成長させた結
晶層２Ｂとの境界面を示す。
（１１１）基板２４上に化合物半導体結晶層２６を成長
させた場合に、アンチフェーズバウンダリが発生しない
ことを説明するための結晶格子（１１０）の模式的断面
図である。この図において、一点破線Ｂ−ＢがＳｉ基板
２４の（ｌ ｌ １）基板面とその上側に成長させた結
晶層２Ｂとの境界面を示す。
第１図に示すように、５ｉ（１１１）基板２４の表面に
も前述したようなステップ２８が存在するが、この５ｉ
（１１１）基板２４では、５ｉ（１００）基板の場合の
ような奇数原子層の高さのステップはエネルギー的に不
安定であるので存在しておらず、従って、偶数原子層の
高さのステップ２８のみが存在する。第１図には、二層
のＳｉ原子層の高さのステップ２８を示す、この例であ
ると、ステップ２８を中心として左側のＳｉ原子３０の
層は右側のＳ！原子３０の層よりも二原子層分だけ高く
なっている。従って、この５Ｌ（ｌｉｔ）基板２４の表
面に化合物半導体を構成する各原子、及びアを順次に結
晶成長させると、ステップの右側ではＸ原子３２が結晶
成長し、その上側にｙ原子３４が結晶成長して丁度ステ
ップ２８の左側の基板表面と同一の高さとなる。従って
、さらに化合物半導体を積層させていくと、このステッ
プ２８の上側では同一のＸ原子３２が一原子層となって
結晶成長し、その上側にｙ原子３４が一原子層となって
結晶成長し、このような関係で順次Ｘ及びｙ原子３２及
び３４の結晶層が積層することとなる。その結果、ステ
ップ２８の有無に拘らず、基板表面から同一の高さの原
子層は単一原子からなる結晶層となり、従来のような複
数の原子の結晶層の混合した層とはならない、従って、
この発明の方法によれば、基板表面のステップ２８に起
因したアンチ７エーズバウンダリは起らず、よって、基
板表面の全範囲に及ぶような広い領域に亙って、０ＥＩ
Ｃの作製に適した良質の結晶領域を得ることが出来、こ
の良質な化合物半導体層を利用して光デバイス及び電子
デバイスの双方又はいづれか一方を作製することが出来
る。
も前述したようなステップ２８が存在するが、この５ｉ
（１１１）基板２４では、５ｉ（１００）基板の場合の
ような奇数原子層の高さのステップはエネルギー的に不
安定であるので存在しておらず、従って、偶数原子層の
高さのステップ２８のみが存在する。第１図には、二層
のＳｉ原子層の高さのステップ２８を示す、この例であ
ると、ステップ２８を中心として左側のＳｉ原子３０の
層は右側のＳ！原子３０の層よりも二原子層分だけ高く
なっている。従って、この５Ｌ（ｌｉｔ）基板２４の表
面に化合物半導体を構成する各原子、及びアを順次に結
晶成長させると、ステップの右側ではＸ原子３２が結晶
成長し、その上側にｙ原子３４が結晶成長して丁度ステ
ップ２８の左側の基板表面と同一の高さとなる。従って
、さらに化合物半導体を積層させていくと、このステッ
プ２８の上側では同一のＸ原子３２が一原子層となって
結晶成長し、その上側にｙ原子３４が一原子層となって
結晶成長し、このような関係で順次Ｘ及びｙ原子３２及
び３４の結晶層が積層することとなる。その結果、ステ
ップ２８の有無に拘らず、基板表面から同一の高さの原
子層は単一原子からなる結晶層となり、従来のような複
数の原子の結晶層の混合した層とはならない、従って、
この発明の方法によれば、基板表面のステップ２８に起
因したアンチ７エーズバウンダリは起らず、よって、基
板表面の全範囲に及ぶような広い領域に亙って、０ＥＩ
Ｃの作製に適した良質の結晶領域を得ることが出来、こ
の良質な化合物半導体層を利用して光デバイス及び電子
デバイスの双方又はいづれか一方を作製することが出来
る。
また、Ｓｉ基板には電子デバイスを作り込み。
化合物半導体層に光デバイスを作り込むことが出来る。
よって、光デバイスと電子デバイスとのモノリシック集
積化回路を作製することが出来る。
積化回路を作製することが出来る。
（実施例）
以下、第１図〜第３図を参照して、この発明の実施例に
つき説明する。
つき説明する。
第１図において、−例として、化合物半導体をＧａＡｓ
とし、その構成原子ｘ３２をＡｓ原子とし、１４をＧａ
原子とする。また、基板２４をｎ型５ｉ（１１１）基板
とする。この基板２４上にＧａＡｓ層２６を成長させる
方法としては、各原子層を一層づつ積層させる方法であ
れば、その方法を問わないが、通常、分子線エピクキ−
法（ＭＢＥ法）とか或いは有機金属気相成長法（ＭＯＣ
Ｖ Ｄ法）を用いる。１長条件は積層させる化合物半導
体の材料及び作製するデバイスに応じて適切に設定する
。
とし、その構成原子ｘ３２をＡｓ原子とし、１４をＧａ
原子とする。また、基板２４をｎ型５ｉ（１１１）基板
とする。この基板２４上にＧａＡｓ層２６を成長させる
方法としては、各原子層を一層づつ積層させる方法であ
れば、その方法を問わないが、通常、分子線エピクキ−
法（ＭＢＥ法）とか或いは有機金属気相成長法（ＭＯＣ
Ｖ Ｄ法）を用いる。１長条件は積層させる化合物半導
体の材料及び作製するデバイスに応じて適切に設定する
。
第２図はｎ型５ｆ（１１１）基板２４上にｐｎ接合を形
成するＧａＡｓ層をＭＯＣＶＤ法を用いて積層させて作
製した発光ダイオードを模式的に示す断面図である。同
図において、基板面側から順次に第二ＧａＡｓ層３８と
してｎ型ＧａＡｓ及び第二ＧａＡｓ層３８としてＰＷＧ
ａＡｓを結晶成長させてｐｎ接合４０を形成する。この
場合、ＧａＡｓ結晶の第一層３Ｂをｎ型Ｇ’ａＡｓ層と
したのは、下地のＳｉ原子が一層してもキャリア濃度の
制御を容易に行うことが出来るからである。
成するＧａＡｓ層をＭＯＣＶＤ法を用いて積層させて作
製した発光ダイオードを模式的に示す断面図である。同
図において、基板面側から順次に第二ＧａＡｓ層３８と
してｎ型ＧａＡｓ及び第二ＧａＡｓ層３８としてＰＷＧ
ａＡｓを結晶成長させてｐｎ接合４０を形成する。この
場合、ＧａＡｓ結晶の第一層３Ｂをｎ型Ｇ’ａＡｓ層と
したのは、下地のＳｉ原子が一層してもキャリア濃度の
制御を容易に行うことが出来るからである。
続いて、通常の方法により、基板２４の下面にｎ側電極
４２を形成すると共に、ｐｌＧａＡｓ層４０の表面に光
取り出し窓４４を有するｐ側電極４８を形成する。
４２を形成すると共に、ｐｌＧａＡｓ層４０の表面に光
取り出し窓４４を有するｐ側電極４８を形成する。
第３図は５１（１１１）基板２４上に化合物半導体結晶
層２６のセグメントを７個選択的に設け、数字表示用の
発光ダイオード（ＬＥＤ）を形成した例を示す模式的斜
視図である。尚、この図において、第２図の構成成分と
同一の構成成分については同一の符合を付して示す、こ
のような選択的な構造は５ｔ（１１１）基板２４の全面
上にｐｎ接合を有するＧａＡｓ層２８を結晶成長させた
後。
層２６のセグメントを７個選択的に設け、数字表示用の
発光ダイオード（ＬＥＤ）を形成した例を示す模式的斜
視図である。尚、この図において、第２図の構成成分と
同一の構成成分については同一の符合を付して示す、こ
のような選択的な構造は５ｔ（１１１）基板２４の全面
上にｐｎ接合を有するＧａＡｓ層２８を結晶成長させた
後。
エツチングして７個のセグメントを残存させて形成して
も良いし、或いは、ＭＯＣＶＤ法ではシリコン酸化膜（
ＳｔＯ２）上にはＧａＡｓ層が成長しないという性質を
利用して基板面上に選択的に成長させて形成することも
出来る。但し、いづれの場合にも、広い面積に亙ってＧ
ａＡｓ層の結晶が均一であることが必要であるが、この
発明の方法によれば、ＳＩ （１１１）基板の表面にＧ
ａＡＳを成長させるのであるから、上述した理由により
、良質な結晶層が得られ、従って、歩留り良くＬＥＤを
形成することが出来る。
も良いし、或いは、ＭＯＣＶＤ法ではシリコン酸化膜（
ＳｔＯ２）上にはＧａＡｓ層が成長しないという性質を
利用して基板面上に選択的に成長させて形成することも
出来る。但し、いづれの場合にも、広い面積に亙ってＧ
ａＡｓ層の結晶が均一であることが必要であるが、この
発明の方法によれば、ＳＩ （１１１）基板の表面にＧ
ａＡＳを成長させるのであるから、上述した理由により
、良質な結晶層が得られ、従って、歩留り良くＬＥＤを
形成することが出来る。
この発明は上述した実施例にのみ限定されるものではな
い０例えば、上述した実施例ではＧａＡｓ層を成長させ
る例を説明したが、この発明はＧａＡｓ層以外のＡＪＬ
ＧａＡｓ等の１−’Ｖ族化合物半導体はもとより、他の
化合物半導体層を成長させる場合にも適用出来る・ さらに、結晶成長させて得られた化合物半導体層を利用
して形成する機能デバイスは半導体レーザ、発光ダイオ
・−ド、受光素子等のような光デバイスとか、各種の電
界効果トランジスタ、ダイオード等の電子デバイスとか
を適当に組み合わせて、同一の５ｉ（１１１）基板面上
にモノリシックに集積化して作製することが出来る。
い０例えば、上述した実施例ではＧａＡｓ層を成長させ
る例を説明したが、この発明はＧａＡｓ層以外のＡＪＬ
ＧａＡｓ等の１−’Ｖ族化合物半導体はもとより、他の
化合物半導体層を成長させる場合にも適用出来る・ さらに、結晶成長させて得られた化合物半導体層を利用
して形成する機能デバイスは半導体レーザ、発光ダイオ
・−ド、受光素子等のような光デバイスとか、各種の電
界効果トランジスタ、ダイオード等の電子デバイスとか
を適当に組み合わせて、同一の５ｉ（１１１）基板面上
にモノリシックに集積化して作製することが出来る。
（発明の効果）
上述した説明からも明らかなように、この発明によれば
、光デバイスの基板として放熱効果が大であり、低価格
でしかも容易に大面積のものが得られるＳｉ基板上に光
及び電子デバイスの作製に適した良質の化合物半導体結
晶層を積層することが出来る。従って、この化合物半導
体結晶層を用いて光デバイスを高密度に形成し、一方、
Ｓｉ基板自体或いはこの化合物半導体結晶層を用いて電
子デバイスを形成すれば、新機能デバイス或いは通常の
機能デバイスを低価格で提供することが出来る。
、光デバイスの基板として放熱効果が大であり、低価格
でしかも容易に大面積のものが得られるＳｉ基板上に光
及び電子デバイスの作製に適した良質の化合物半導体結
晶層を積層することが出来る。従って、この化合物半導
体結晶層を用いて光デバイスを高密度に形成し、一方、
Ｓｉ基板自体或いはこの化合物半導体結晶層を用いて電
子デバイスを形成すれば、新機能デバイス或いは通常の
機能デバイスを低価格で提供することが出来る。
第１図はこの発明の半導体装置の製造方法の説明に供す
る、アンチフェーズバウンダリを含まないＳｉ結晶格子
の（ｉｔｏ）断面図、 第２図はこの発明の第一実施例の説明に供する、ｐｎ接
合発光ダオードの断面図、 第３図はこの発明の他の実施例を概略的に示す斜視図、 第４図は従来の結晶成長方法を用いて５ｉ（１００）基
板上にＧａＡｓ結晶を成長させた場合に発生するアンチ
フェーズバウンダリを含む結晶格子の（１１０）断面図
である。 ２４・・・５ｉ（１１１）基板、２Ｂ・・・化合物半導
体層２８・・・ステップ、 ３０・・・Ｓｉ原
子３２・・・Ｘ原子（例えばＡｓ原子） ３４・・・ｙ原子（例えばＧａ原子） ３８・”ｎ型ＧａＡｓ層、 ３８・ｐ型ＧａＡｓ層４
０・・・ｐｎ接合、 ４２・・・ｎ側電極４４
・・・光取り出し窓、 ４８・・・ｐ側電極。 ２４： ５７ （／／／ ）基捷 ２６：４乙饋牛傳イ卆（舊す層 ２δ：スナ・１７゜ ＪＯ：Ｓｉ康チ ３２・Ｘ原子（例えＣｌＡ３康チ） Ｘ′メ庫チ（＃″Ｉ艙ｆＧａ摩チ） アン手フェース゛バウングリｈ含よなｙ ｘｍ ｒル蒔
子の（ｆｆＯ＞一つ”面囚第１図 ３６ リ１−とンａＡ５）９ Ａ２：ｎｌｌ
す１１＆Ｊδ ￥二ＧｄＡｓ層 ４４ ガ」に
９工した。 ４０ Ｐ ｎ ＃４ｆ４６°ｐ制ｔ＆ Ｐｎ特令発九グイオードｌ断釦囚 第２図 ７個の躬ｒイ１−ド乞り゛メントの形Ａ４？’Ｊ第３図
る、アンチフェーズバウンダリを含まないＳｉ結晶格子
の（ｉｔｏ）断面図、 第２図はこの発明の第一実施例の説明に供する、ｐｎ接
合発光ダオードの断面図、 第３図はこの発明の他の実施例を概略的に示す斜視図、 第４図は従来の結晶成長方法を用いて５ｉ（１００）基
板上にＧａＡｓ結晶を成長させた場合に発生するアンチ
フェーズバウンダリを含む結晶格子の（１１０）断面図
である。 ２４・・・５ｉ（１１１）基板、２Ｂ・・・化合物半導
体層２８・・・ステップ、 ３０・・・Ｓｉ原
子３２・・・Ｘ原子（例えばＡｓ原子） ３４・・・ｙ原子（例えばＧａ原子） ３８・”ｎ型ＧａＡｓ層、 ３８・ｐ型ＧａＡｓ層４
０・・・ｐｎ接合、 ４２・・・ｎ側電極４４
・・・光取り出し窓、 ４８・・・ｐ側電極。 ２４： ５７ （／／／ ）基捷 ２６：４乙饋牛傳イ卆（舊す層 ２δ：スナ・１７゜ ＪＯ：Ｓｉ康チ ３２・Ｘ原子（例えＣｌＡ３康チ） Ｘ′メ庫チ（＃″Ｉ艙ｆＧａ摩チ） アン手フェース゛バウングリｈ含よなｙ ｘｍ ｒル蒔
子の（ｆｆＯ＞一つ”面囚第１図 ３６ リ１−とンａＡ５）９ Ａ２：ｎｌｌ
す１１＆Ｊδ ￥二ＧｄＡｓ層 ４４ ガ」に
９工した。 ４０ Ｐ ｎ ＃４ｆ４６°ｐ制ｔ＆ Ｐｎ特令発九グイオードｌ断釦囚 第２図 ７個の躬ｒイ１−ド乞り゛メントの形Ａ４？’Ｊ第３図
Claims (3)
- （１）シリコン基板の表面上に機能デバイス形成用化合
物半導体層を結晶成長させて半導体装置を製造するに当
り、シリコン基板の（１１１）面上に化合物半導体層を
結晶成長させることを特徴とする半導体装置の製造方法
。 - （２）機能デバイスを光デバイス及び電子デバイスのい
づれか一方又は双方とすることを特徴とする特許請求の
範囲第１項記載の半導体装置の製造方法。 - （３）化合物半導体をIII−Ｖ族半導体とすることを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117834A JPS61276313A (ja) | 1985-05-31 | 1985-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117834A JPS61276313A (ja) | 1985-05-31 | 1985-05-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276313A true JPS61276313A (ja) | 1986-12-06 |
Family
ID=14721402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117834A Pending JPS61276313A (ja) | 1985-05-31 | 1985-05-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276313A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287013A (ja) * | 1987-05-20 | 1988-11-24 | Fujitsu Ltd | ウエハ |
| US5302232A (en) * | 1992-01-31 | 1994-04-12 | Fujitsu Limited | (111) Group II-VI epitaxial layer grown on (111) silicon substrate |
| JP2006179802A (ja) * | 2004-12-24 | 2006-07-06 | Toshiba Ceramics Co Ltd | 化合物半導体 |
-
1985
- 1985-05-31 JP JP60117834A patent/JPS61276313A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63287013A (ja) * | 1987-05-20 | 1988-11-24 | Fujitsu Ltd | ウエハ |
| US5302232A (en) * | 1992-01-31 | 1994-04-12 | Fujitsu Limited | (111) Group II-VI epitaxial layer grown on (111) silicon substrate |
| US5394826A (en) * | 1992-01-31 | 1995-03-07 | Fujitsu Limited | Method of (111) group II-VI epitaxial layer grown on (111) silicon substrate |
| JP2006179802A (ja) * | 2004-12-24 | 2006-07-06 | Toshiba Ceramics Co Ltd | 化合物半導体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5075743A (en) | Quantum well optical device on silicon | |
| JP5726405B2 (ja) | トンネル接合を有する発光ダイオード | |
| US4794606A (en) | Opto-electronic device | |
| WO2005086868A2 (en) | Metamorphic buffer on small lattice constant substrates | |
| US20140299885A1 (en) | Substrate structures and semiconductor devices employing the same | |
| US8699537B2 (en) | Application-oriented nitride substrates for epitaxial growth of electronic and optoelectronic device structures | |
| JPH01296673A (ja) | ３−ｖ族化合物半導体装置 | |
| JPS61276313A (ja) | 半導体装置の製造方法 | |
| US5300793A (en) | Hetero crystalline structure and semiconductor device using it | |
| JPH0315334B2 (ja) | ||
| JP2000183325A (ja) | 半導体装置及びその形成方法 | |
| JPH0371679A (ja) | 半導体発光素子 | |
| JPH05343737A (ja) | 半導体発光素子の製造方法 | |
| JP2618677B2 (ja) | 半導体発光装置 | |
| JPH0794784A (ja) | 青色発光素子 | |
| JP2780333B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| JP3635613B2 (ja) | 半導体積層構造および半導体発光素子 | |
| JPH11243228A (ja) | 半導体素子及びその製造方法 | |
| KR100272127B1 (ko) | 반도체 레이저 소자 | |
| JPS6216583A (ja) | メサ型モノリシック発光ダイオードアレイ | |
| JPH01296678A (ja) | 半導体ヘテロ接合の製造方法 | |
| JP2970103B2 (ja) | 半導体超格子構造 | |
| JP2780325B2 (ja) | 半導体積層構造及びこれを有する半導体素子 | |
| KR100229437B1 (ko) | 진성 다중 우물층을 갖는 광스위치 소자를 제조하는 방법 및 그 방법에 의해 제조된 광스위치 소자 | |
| JPS63164384A (ja) | 半導体発光装置 |