JPS61276330A - 被膜形成方法 - Google Patents
被膜形成方法Info
- Publication number
- JPS61276330A JPS61276330A JP11802485A JP11802485A JPS61276330A JP S61276330 A JPS61276330 A JP S61276330A JP 11802485 A JP11802485 A JP 11802485A JP 11802485 A JP11802485 A JP 11802485A JP S61276330 A JPS61276330 A JP S61276330A
- Authority
- JP
- Japan
- Prior art keywords
- film
- heat treatment
- substrate
- leakage current
- pinholes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体基板上に被着された高融点遷移金属、例えばタン
タル（Ｔａ）膜を熱酸化して五酸化タンタル（Ｔａｇ’
ｓ）膜を形成する際、体心立方晶系のＴａ膜を被着後熱
酸化すれば、後工程で経由する７００℃以上の熱処理に
対してＴａ、ＯＳ膜の結晶化は進まないで、その結果リ
ーク電流の原因となるピンホールの発生を抑制する。
タル（Ｔａ）膜を熱酸化して五酸化タンタル（Ｔａｇ’
ｓ）膜を形成する際、体心立方晶系のＴａ膜を被着後熱
酸化すれば、後工程で経由する７００℃以上の熱処理に
対してＴａ、ＯＳ膜の結晶化は進まないで、その結果リ
ーク電流の原因となるピンホールの発生を抑制する。
本発明は半導体装置、特にダイナミックランダムアクセ
スメモリ（ＤＲＡＭ）の情報を記憶するキャパシタの誘
電体として用いられる金属酸化被膜に係り、熱処理によ
り発生するリーク電流を抑制した被膜形成方法に関する
。
スメモリ（ＤＲＡＭ）の情報を記憶するキャパシタの誘
電体として用いられる金属酸化被膜に係り、熱処理によ
り発生するリーク電流を抑制した被膜形成方法に関する
。
ＤＲＡＭの集積度は年々増大し、ＩＭｂｉｔあるいはそ
れ以上の容量のデバイスが実用化され始めている。
れ以上の容量のデバイスが実用化され始めている。
このような状況の下で、ＤＲＡＭのキャパシタの誘電体
膜は高集積、高密度化に対応して、っぎのような対策が
進められてきた。
膜は高集積、高密度化に対応して、っぎのような対策が
進められてきた。
（１） 薄膜化
従来ＤＲＡＭのキャパシタの誘電体は主として二酸化珪
素（Ｓｉｎｇ）膜が用いられ、高集積、高密度化に対応
して膜厚が１５０人程０に薄膜化が進められてきた。
素（Ｓｉｎｇ）膜が用いられ、高集積、高密度化に対応
して膜厚が１５０人程０に薄膜化が進められてきた。
このようにＳｉ０ｇ膜が薄膜化されると、わずかの損傷
やピンホールにより、リークが生じ製造歩留り上、デバ
イスの信頼性上問題があるのでＳｉ０ｇ膜と窒化珪素（
ＳｉＪ４）膜等よりなる二重膜等が用いられることがあ
る。
やピンホールにより、リークが生じ製造歩留り上、デバ
イスの信頼性上問題があるのでＳｉ０ｇ膜と窒化珪素（
ＳｉＪ４）膜等よりなる二重膜等が用いられることがあ
る。
（２）物性常数
一方、誘電率の大きい誘電体、例えばＴａ２０５を選ん
で、キャパシタの半導体チップ上の占有面積を小さくす
る。
で、キャパシタの半導体チップ上の占有面積を小さくす
る。
この場合、通常Ｔａ２０５膜の形成は比較的前の工程で
行われるため、後工程の熱処理によりＴａ膜０゜膜の結
晶化が進むため、これを抑制する方法が望まれる。
行われるため、後工程の熱処理によりＴａ膜０゜膜の結
晶化が進むため、これを抑制する方法が望まれる。
第２図（１）、（２）は従来例によるＴａ２Ｏ，膜の形
成を工程順に示す基板断面図である。
成を工程順に示す基板断面図である。
第２図（１）において、半導体基板１として、厚さ１０
００Å以下のＳｉＪ、膜１１をその表面に被着した珪素
（Ｓｉ）基板を用いる。
００Å以下のＳｉＪ、膜１１をその表面に被着した珪素
（Ｓｉ）基板を用いる。
ここで、Ｓｉ、Ｎ、膜１１はＴａ膜２の被着の際の高温
による基板への影響を防止するためのものである。
による基板への影響を防止するためのものである。
電子銃を用いた蒸着により、ＳｔＪ、膜１１の上に厚さ
３００人程鹿のＴａ膜２を被着する。
３００人程鹿のＴａ膜２を被着する。
第２図（２）において、ドライ酸素（０２）中で５００
℃で熱酸化して、Ｔａ、０５膜２Ａを形成する。
℃で熱酸化して、Ｔａ、０５膜２Ａを形成する。
形成されたＴａ、０．膜２Ａは非晶質で、厚さはＴａ膜
２の約２倍となり６００人程人程ある。
２の約２倍となり６００人程人程ある。
この後、デバイスの形成はＴａｚＯｓ膜２Ａの上にドー
プされた多結晶珪素（ポリＳｔ）等の電極膜を被着して
、Ｓｔ基板１との間にキャパシタを形成する。
プされた多結晶珪素（ポリＳｔ）等の電極膜を被着して
、Ｓｔ基板１との間にキャパシタを形成する。
従来例の通常の蒸着条件で被着したＴａ膜はβ−Ｔａと
呼ばれ、正方晶系の結晶構造を有する。β−Ｔａを熱酸
化して形成されたＴａｇ’ｓ膜は約７００℃以上の熱処
理により、温度上昇とともに結晶化が進み、リーク電流
を増加させキャパシタ特性を著しく劣化させる。
呼ばれ、正方晶系の結晶構造を有する。β−Ｔａを熱酸
化して形成されたＴａｇ’ｓ膜は約７００℃以上の熱処
理により、温度上昇とともに結晶化が進み、リーク電流
を増加させキャパシタ特性を著しく劣化させる。
上記問題点の解決は、半導体基板（１）上に体心立方晶
系の金属被膜（２）を被着し、加熱して該金属被膜（２
）を酸化金属被膜（２Ａ）に変換する本発明による被膜
形成方法により達成される。
系の金属被膜（２）を被着し、加熱して該金属被膜（２
）を酸化金属被膜（２Ａ）に変換する本発明による被膜
形成方法により達成される。
例えば、前記金属被膜（２）がタンタルであり、前記半
導体基板（１）がその表面に絶縁膜（１１）を被着して
なる場合の効果は顕著である。
導体基板（１）がその表面に絶縁膜（１１）を被着して
なる場合の効果は顕著である。
本発明人は金属被膜として、例えばα−Ｔａと呼ばれる
体心立方（ｂｃｃ）晶系のＴａ膜は単結晶Ｔａのバルク
の結晶構造で、面心立方（ｆｃｃ）晶系や前述のβ−Ｔ
ａと呼ぼる正方（ｔｅｔｒａｇｏｎａｌ）晶系の結晶構
造を有するＴａ膜に比し最稠密であることに着目し、α
−Ｔａ膜を熱酸化して形成されたＴａ２０５膜は後工程
の熱処理により結晶化が進まないことを第１図の実験結
果により確認した。
体心立方（ｂｃｃ）晶系のＴａ膜は単結晶Ｔａのバルク
の結晶構造で、面心立方（ｆｃｃ）晶系や前述のβ−Ｔ
ａと呼ぼる正方（ｔｅｔｒａｇｏｎａｌ）晶系の結晶構
造を有するＴａ膜に比し最稠密であることに着目し、α
−Ｔａ膜を熱酸化して形成されたＴａ２０５膜は後工程
の熱処理により結晶化が進まないことを第１図の実験結
果により確認した。
第１図は熱処理温度をパラメータにして、Ｔａ膜の結晶
構造と該Ｔａ膜を熱酸化して形成したＴａ、０゜膜の結
晶化度の関係を示す図である。
構造と該Ｔａ膜を熱酸化して形成したＴａ、０゜膜の結
晶化度の関係を示す図である。
図において、Ｔａ２Ｏ，膜の結晶化度の目盛は任意単位
で、Ｘ線による回折スペクトルのプラグの反射条件に対
応するピークの波高値に比例する値で表される。
で、Ｘ線による回折スペクトルのプラグの反射条件に対
応するピークの波高値に比例する値で表される。
ＴａｚＯｓ膜の熱処理はパラメータとして示される熱処
理温度８００℃と１１００℃でいずれも０２中で３０分
行った。
理温度８００℃と１１００℃でいずれも０２中で３０分
行った。
図より明らかにｂｃｃ−Ｔａの場合は、予想通り８００
〜１１００℃の熱処理を行っても、結晶化が抑制される
ことが分かった。
〜１１００℃の熱処理を行っても、結晶化が抑制される
ことが分かった。
第２図の従来例と全く同じ工程でＴａ２Ｏ，膜２Ａが形
成されるが、第２図（１）における電子銃を用いた蒸着
により、Ｓｉ、ＪＮ４膜１１の上に厚さ３００人程鹿の
Ｔａ膜２を被着する工程において、基板の表面状態、Ｔ
ａ膜の成長温度、成長速度等を選んでｂｃｃ構造が得ら
れるようにできる。
成されるが、第２図（１）における電子銃を用いた蒸着
により、Ｓｉ、ＪＮ４膜１１の上に厚さ３００人程鹿の
Ｔａ膜２を被着する工程において、基板の表面状態、Ｔ
ａ膜の成長温度、成長速度等を選んでｂｃｃ構造が得ら
れるようにできる。
ｂｃｃ構造が得られる条件は特に成長速度に大きく依存
し、電子銃を用いた蒸着による場合には４λ５ｅｃ−’
以下にする必要がある。
し、電子銃を用いた蒸着による場合には４λ５ｅｃ−’
以下にする必要がある。
ｂｃｃ構造が得られたかどうかは、電子線回折により確
認できる。
認できる。
このようにして得られたＴａ、０５膜２Ａは第１図の実
験結果より明らかに結晶化が進み難く、膜中のピンホー
ル数を低減し、リーク電流の発生を抑制する。
験結果より明らかに結晶化が進み難く、膜中のピンホー
ル数を低減し、リーク電流の発生を抑制する。
ピンホールの発生が結晶化によるものかどうかは明らか
出ないが、少なくとも結晶化が進行すると、ピンホール
数は増加し、リーク電流が発生しやすくなる。
出ないが、少なくとも結晶化が進行すると、ピンホール
数は増加し、リーク電流が発生しやすくなる。
以上詳細に説明したように本発明によれば、体心立方晶
系のα−Ｔａ膜を熱酸化して形成されたＴａｚＯｓ膜は
後工程の熱処理による結晶化を低減し、ピンホール数の
増加を防止し、リーク電流の発生を抑制する。
系のα−Ｔａ膜を熱酸化して形成されたＴａｚＯｓ膜は
後工程の熱処理による結晶化を低減し、ピンホール数の
増加を防止し、リーク電流の発生を抑制する。
第１図は熱処理温度をパラメータにして、Ｔａ膜の結晶
構造と該Ｔａ膜を熱酸化して形成したＴａ、Ｏ１膜の結
晶化度の関係を示す図、 第２図（１）、（２）は従来例によるＴａ２ｅｓ膜の形
成を工程順に示す基板断面図である。 図において、 １は半導体基板でＳｔ基板、 １１は５ｉＪ４膜、 ２はＴａ膜、 ２ＡはＴａ２０５膜
構造と該Ｔａ膜を熱酸化して形成したＴａ、Ｏ１膜の結
晶化度の関係を示す図、 第２図（１）、（２）は従来例によるＴａ２ｅｓ膜の形
成を工程順に示す基板断面図である。 図において、 １は半導体基板でＳｔ基板、 １１は５ｉＪ４膜、 ２はＴａ膜、 ２ＡはＴａ２０５膜
Claims (3)
- （１）半導体基板（１）上に体心立方晶系の金属被膜（
２）を被着し、加熱して該金属被膜（２）を酸化金属被
膜（２Ａ）に変換することを特徴とする被膜形成方法。 - （２）前記金属被膜（２）がタンタルであることを特徴
とする特許請求の範囲第１項記載の被膜形成方法。 - （３）前記半導体基板（１）がその表面に絶縁膜（１１
）を被着してなることを特徴とする特許請求の範囲第１
項記載の被膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11802485A JPS61276330A (ja) | 1985-05-31 | 1985-05-31 | 被膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11802485A JPS61276330A (ja) | 1985-05-31 | 1985-05-31 | 被膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61276330A true JPS61276330A (ja) | 1986-12-06 |
Family
ID=14726177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11802485A Pending JPS61276330A (ja) | 1985-05-31 | 1985-05-31 | 被膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61276330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005022624A1 (ja) * | 2003-08-28 | 2007-11-01 | 国立大学法人東京農工大学 | 絶縁膜形成方法 |
-
1985
- 1985-05-31 JP JP11802485A patent/JPS61276330A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005022624A1 (ja) * | 2003-08-28 | 2007-11-01 | 国立大学法人東京農工大学 | 絶縁膜形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5837593A (en) | Methods of fabricating microelectronic capacitors having tantalum pentoxide dielectrics | |
| US7364965B2 (en) | Semiconductor device and method of fabrication | |
| US5635420A (en) | Method of making a semiconductor device having a capacitive layer | |
| JP2877618B2 (ja) | 強誘電体膜の形成方法 | |
| US6207584B1 (en) | High dielectric constant material deposition to achieve high capacitance | |
| JPS62136035A (ja) | 半導体装置の製造方法 | |
| JPH04286151A (ja) | 多結晶シリコン膜の形成方法 | |
| CN100466262C (zh) | 半导体器件的电容器及其制造方法 | |
| US20040121566A1 (en) | Method to produce low leakage high K materials in thin film form | |
| JPS61276330A (ja) | 被膜形成方法 | |
| JP3186077B2 (ja) | 多結晶シリコン膜の形成方法 | |
| JP3381969B2 (ja) | 強誘電体薄膜作製方法 | |
| JP2000208440A (ja) | 半導体素子のキャパシタ―電極用白金膜の形成方法 | |
| KR100243275B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JPH10214889A (ja) | シャロートレンチアイソレーション構造内に結晶質窒化珪素被膜の薄膜を形成する方法、サブミクロンの集積回路デバイス用のシャロートレンチアイソレーション構造及び結晶質窒化珪素被膜 | |
| JPH11177048A5 (ja) | ||
| KR100585114B1 (ko) | 비티에스 또는 비티지 물질로 이루어진 고유전체막을구비하는 반도체 소자의 커패시터 및 그 제조방법 | |
| KR100247474B1 (ko) | 피지티 강유전체 캐패시터 제조 방법 | |
| TW511247B (en) | Manufacturing method for a memory condenser containing a dielectric on the basis of strontium-bismuth-tantalum | |
| JPH01154547A (ja) | 容量の製造方法 | |
| JP3768338B2 (ja) | 半導体装置の製造方法 | |
| JP3164685B2 (ja) | 半導体記憶装置の製造方法 | |
| KR100490174B1 (ko) | Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법 | |
| JP3106620B2 (ja) | 誘電体薄膜の製造方法及び容量素子の製造方法 | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 |