JPS61276342A

JPS61276342A - 半導体装置の製造方法

Info

Publication number: JPS61276342A
Application number: JP11812085A
Authority: JP
Inventors: Toshinobu Yanase; 柳瀬　年延
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1985-05-31
Filing date: 1985-05-31
Publication date: 1986-12-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は半導体装置の製造方法に関し、特に素子分離領
域の形成に改良を施したものである。

〔発明の技術的背景〕

従来、ＭＯａ型トランジスタは例えば第２図（ａ）〜（
ｅ）に示すように製造されている。

まず、Ｐ型のシリコン基板１上に厚さ９００叉の酸化膜
２、厚さ１０００Ｘの多結晶シリコン層３及び厚さ２５
００１の別、Ｎ４膜４を夫々形成した（第２図（、）図
示）。つづいて、素子領域に対応する前記５ｉｓＮ４膜
４上にレジストＡ？ターン５を形成した後、このレジス
トノやターン５ｔ−マスクとして前記８　Ｉ　、Ｎ４膜
４を反応性イオンエ。

チ／グ（ＲＩＥ）によシ除去した（第２図（ｂ）図示）
。

なお、同図（ｂ）において、ＬｌはレジストＡターン５
のスペース寸法を示す。次いで、前記レジスト／クター
ン５を除去した後、前記８　ｉ　、Ｎ４膜４をマスクと
して１０００℃でＢＯＸ酸化を行い厚さ８０００Ｘのフ
ィールド酸化膜６を形成した（第２図（ｃ）図示）。し
かる後、前記Ｓ　ｔ　３Ｎ４膜４、多結晶シリコン層３
を化学ドライエツチングでエツチングし、ひきつづき素
子領域上の酸化膜２を除去して素子領域の基板１表面を
露出させた（第２図（ｄ）図示）。なお、同図（ｄ）に
おいて、Ｌ。

は素子分離領域の寸法を示し、通常バーズビークと呼ば
れる酸化膜の喰い込みがあるため、レジストノ９ターン
のスペース寸法り、よシ大きくなる。即ち、Ｌｔ　＝１
．２／Ａｍの時、Ｌ、−４２μｍ程度となる。以下、常
法により、素子領域上にダート酸化膜７を介してｆ−）
電極８を形成した後、このダート電極８をマスクとして
素子領域に不純物をイオン注入することによりｃ型のソ
ース領域９、ドレイン領域１０を形成する。更に、全面
に眉間絶縁膜１ノを形成し、この眉間絶縁膜１１を選択
的に除去してここにＡｔ配線１２を形成し、この後保護
膜１３を形成してＭＯ８型トランジスタを製造する（第
２図（ｅ）図示）。

〔背景技術の問題点〕

しかしながら、従来技術によれば、以下に示す問題点を
有する。

即ち、素子分離領域の寸法り、は、し蚤、′ストｔ４　
ターンのスペース寸法Ｌ１にフィールド酸化のパターン
変換差を加えた値である。ここで、寸法り、の最小寸法
は現在１．２μｍが限界である。

また、フィールド酸化のノやターン変換差は酸化膜厚等
の条件により多少の前後はあるもののおよそ１．０μｍ
程度である。従って、素子分離領域の寸法り、は２．２
μｍ前後が限界となっている。

しかるに、寸法り、を更に小さくするにはレジスト・ヤ
ターン形成技術の飛躍的進歩が必要である。例えば、光
源を現在の光からＸ線にすれば更に改善されるが技術的
な面、コスト面、量産性の点で問題がある。また、フィ
ールド酸化のノやターン変換差は本質的なもので大幅な
改善は期待できない。

以上の様に素子分離領域の最小寸法を２．０μｍ以下に
するのは非常に困難である。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、素子分離領
域の最小寸法を従来よシ小さくできる半導体装置の製造
方法を提供することを目的とする。

〔発明の概要〕

本発明は、次に述べる現象、すなわち耐酸化性膜例えば
シリコン窒化膜（Ｓｉ３Ｎ４膜）をマスクに酸化すると
酸化膜が８１５Ｎ４膜の工、ジの下部に喰い込み、酸化
されない領域の寸法は耐酸化性膜マスクの寸法より小さ
くなることを逆に利用し、パターン寸法より小さいスペ
ースを形成するものである。即ち、本発明は耐酸化性膜
のＡ’ターニング時にこの現象を利用したもので、第１
の耐酸化性膜の上に多結晶シリコン層を介して第２の耐
酸化性膜を形成し、スペースの小さいパターンを第１の
耐酸化性膜の上に形成することをポイントとする。

本発明は、半導体基板上にシリコン酸化膜またはシリコ
ン酸化膜と多結晶シリコン層を介して第１の耐酸化性膜
、第２の多結晶シリコン層及び第２の耐酸化性膜を順次
形成する工程と、前記第２の耐酸化性膜を・リーニング
し素子分離領域形成予定部に残存させる工程と、このパ
ターニングした第２の耐酸化性膜をマスクとして前記第
２の多結晶シリコン層を酸化し酸化膜を形成する工程と
、前記第２の耐酸化性膜及びこの直下の第２の多結晶シ
リコン層を除去する工程と、前記酸化膜をマスクとして
前記第１の耐酸化性膜を選択的に除去する工程と、フィ
ールド酸化を行う工程とを具備することを特徴とする。

〔発明の実施例〕以下、本発明をＭＯＳ　ｍ　トランジスタの製造に適用
した場合について第１図（、）〜（ｉ）を参照して説明
する。

（１）　　まず、Ｐ型のシリコン基板２ノ上に厚さ９０
０Ｘのシリコン酸化膜２２、厚さ１００ＯＸの第１の多
結晶シリコン層２３、厚さ２５００Ｘの第１の別、Ｎ４
！　２４、厚さ５００Ｘの第２の多結晶シリコン層２５
、及び厚さ５００Ｘの第２のＳ　ｔ　、Ｎ４膜２６を順
次形成した（第１図（、）図示）。つづいて、素子分離
領域に相当する領域にレジストツヤターフ２７を形成し
、これをマスクとして前記第２　Ｏ８ｉ３Ｎ４膜２６を
ＲＩＢで工。

チング除去した。この時、第２の８　ｉ　５Ｎ４膜２６
の寸法Ｌ１１ａレジストノやターフ２７の寸法と同じで
ある（第１図（ｂ）図示）。なお、本発明の場合、素子
分離領域はレジストツヤターフのス（−スではなくレジ
ストツヤターフであるため、Ｌ、１は１、０μｍ以下が
可能である。次いで、前記レジストパターン２７を剥離
し九後、第２の別３Ｎ４膜２６をマスクとして９００℃
のＢＯＸ酸化により第２の多結晶シリコン層２５を部分
的に酸化し、酸化膜２８を形成した（第１図（Ｃ）図示
）。しかる後、第２の５ｔ３Ｎ４膜２６を除去し、更に
この下に残存する第２の多結晶シリコン層２５を除去し
た（第１図（ｄ）図示）。なお、同図（ｄ）において、
酸化膜２８のスペースＬ１．はＬｌｌに比ベテ小さくな
る。更に、酸化膜２８をマスクとして前記第１の８１３
Ｎ４膜２４を°ＲＩＢによシ遺択的に除去した（第１図
（ｅ）図示）。なお、同図（ｅ）において、耐酸化性マ
スクであるｇ工のｉ９１．Ｎ４ｉ　２４のスペースはＬ
□となりＬ１１以下にする事ができる。

（２）次に、ＨＰ系工、チンダ液を用いて前記酸化膜２
８を除去した（第１図（ｆ）図示）。つづいて、前記第
１のＳ　ｔ　５Ｎ４膜２４ｔ−マスクとして１０００℃
でＢＯＸ酸化を行ない、厚さ８５００Ｘのフィールド酸
化膜（素子分離領域）２９を形成した（第１図ω図示）
。次いで、残存する第１の８　ｉ　３Ｎ４膜２４、第１
の多結晶シリコン層２３をＯＤＥでエツチング除去した
後、素子領域上の酸化膜２２をＨＦ系エツチング液で除
去した（第１図（ｈ）図示）。なお、同図（ｈ）におい
て、素子分離領域２９の寸法Ｌ１４はフィールド酸化の
ノ４ターン変換差だけＩｔｔｓより大きくなる。以下、
常法によシ、前記素子領域上にｒ−）酸化膜３０を介し
てダート電極３１ｔ−１同素子領域にＮ＋型のソース領
域３２、ドレイン領域３３を、更に全面に層間絶縁膜３
４を形成した。ひきつづき、前記ソース、ドレイン領域
３２．３２及びダート電極３ノに対応する眉間絶縁膜３
４ｔ−選択的に除去してコンタクトホールを形成した後
、ζこにＡｔ配線３５を形成し、全面に保護膜３６を形
成してＭＯａ型トランジスタを製造した（第１図０）図
示）。

しかして、本発明によれば、ｆｊＩＥｌの８１　ｓＮ＜
膜２４上に第２の５１３Ｎ４膜２６を第２の多結晶シリ
コン層２５１に介して形成し、パターニングした後（第
１図（ｂ）図示）、第２のａｔ３Ｎ４膜２６をマスクと
してｆＸ２の多結晶シリコン層２５を酸化して酸化膜２
８を形成しく第１図（ｃ）図示）、更に第２のｓｉ、Ｎ
４膜２６、この直下の第２の多結晶シリコン層２５ｆ除
去しく第１図（ｄ）図示）、更に酸化膜２８をマスクと
してフィールド酸化用の第１の５ｔ３Ｎ４膜ｚ　４のパ
ターニングを行う（第１図（ｅ）図示）。従って、 ■　本発明は、素子分離領域の寸法Ｌ１４を従来のよう
にレジストパターンのス（−ス寸法に依存するのではな
く、第２の５Ｌ３Ｎ４膜２６の寸法Ｌｌｌ即ちレジスト
・母ターンの寸法で形成できる。

その結果、素子分離領域の寸法Ｌｓ４？従来と比べ著し
く小さくできる。

■　第２の多結晶シリコン層５の酸化による・臂ターン
変換差を利用する事により、更に微細な）母ターンを形
成できる。

■　第２の多結晶シリコン層５の酸化条件を変化させる
事によりマスク寸法とは独立にかつ１００Ｘ単位で寸法
を制御することができる。

■　従来の装置、技術をそのまま使用することができる
。

なお、上記実施例では、第１のＳＩ３Ｎ４膜をシリコン
酸化膜、第１の多結晶シリコン層を介して形成したが、
これに限らず、シリコン酸化膜上に直接形成してもよい
。但し、この場合第１図（ｄ）の第１の８　ｉ　３Ｎ４
膜の工、チングは実施例の如く几ＩＢではなく、例えば
０ＤＦｉ法で行う。

上記実施例では、フィールド酸化の前に酸化膜２８をエ
ツチングしているが、これに限らず、残存したままフィ
ールド酸化を行なってもよい。

上記実施例では、第１、第２の多結晶シリコン層等の膜
厚を夫々決めたが、本質的なものではなく本発明の主旨
に沿、って適宜変化させてもよい。また、フィールド反
転防止用のイオン注入を行なってもよい。

上記実施例では、第２の多結晶シリコン層を厚さ方向の
全部を酸化したが、これに限らず途中までの酸化でもよ
い。

〔発明の効果〕

以上詳述した如く本発明によれば、素子分離領域の最小
寸法を従来より小さくし、もりて集積度を向上し得る半
導体装置の製造方法を提供できる。

【図面の簡単な説明】

第１図（、）〜（０は本発明の一実施例に係るＭＯａ型
トランジスタの製造方法を工程順に示す断面図、第２図
（、）〜（、）は従来のＭＯｆ９型トランジスタの製造
方法を工程順に示す断面図である。２１°°・Ｐ型のシリコン基板、２２．２８・・・酸化
膜、２３．２５・・・多結晶シリコン層、２４゜２６・
・・８ｉ、Ｎ４ｊ［，２７・・・レジストノやターン、
２９・・・フィールド酸化膜、３０・・・ｒ−）酸化膜
、３１・・・ｒ−計電極、３２・ａｔ　Ｎ＋型ソース領
域、３３・・・Ｎ＋型のドレイン領域、３４・・・層間
絶縁膜、３５・・・紅配線、３６・・・保護膜。出願人代理人　弁理土鈴　圧式　彦第ｉｇ第１１１１

Claims

【特許請求の範囲】

（１）半導体基板上にシリコン酸化膜またはシリコン酸
化膜と多結晶シリコン層を介して第１の耐酸化性膜、第
２の多結晶シリコン層及び第２の耐酸化性膜を順次形成
する工程と、前記第２の耐酸化性膜をパターニングし素
子分離領域形成予定部に残存させる工程と、パターニン
グした第２の耐酸化性膜をマスクとして前記第２の多結
晶シリコン層を酸化し酸化膜を形成する工程と、前記第
２の耐酸化性膜及びこの直下の第２の多結晶シリコン層
を除去する工程と、前記酸化膜をマスクとして前記第１
の耐酸化性膜を選択的に除去する工程と、フィールド酸
化を行う工程とを具備することを特徴とする半導体装置
の製造方法。
（２）第１、第２の耐酸化性膜としてシリコン窒化膜を
用いることを特徴とする特許請求の範囲第１項記載の半
導体装置の製造方法。