JPS61280134A - スペクトラム拡散通信方式におけるｍ系列符号発生装置 - Google Patents
スペクトラム拡散通信方式におけるｍ系列符号発生装置Info
- Publication number
- JPS61280134A JPS61280134A JP60122070A JP12207085A JPS61280134A JP S61280134 A JPS61280134 A JP S61280134A JP 60122070 A JP60122070 A JP 60122070A JP 12207085 A JP12207085 A JP 12207085A JP S61280134 A JPS61280134 A JP S61280134A
- Authority
- JP
- Japan
- Prior art keywords
- code
- series
- flip
- signal
- latch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004891 communication Methods 0.000 title claims abstract description 17
- 238000001228 spectrum Methods 0.000 title claims description 3
- 230000000630 rising effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は、送信側からのＭ系列符号と受信側で発生させ
たＭ系列符号との相関出力により所要の情報伝送を行な
うスペクトラム拡散通信方式（５ｐｒｅａｄ Ｓｐｅｃ
ｔｒｕｍ Ｃｏｍｍｕｎｉｃａｔｉｏｎ方式、以下本明
細書においてはＳＳＳ通力方式称する）において使用さ
れる。秘話性な付与するためのＭ系列発生装置１ｔｖｃ
関する。
たＭ系列符号との相関出力により所要の情報伝送を行な
うスペクトラム拡散通信方式（５ｐｒｅａｄ Ｓｐｅｃ
ｔｒｕｍ Ｃｏｍｍｕｎｉｃａｔｉｏｎ方式、以下本明
細書においてはＳＳＳ通力方式称する）において使用さ
れる。秘話性な付与するためのＭ系列発生装置１ｔｖｃ
関する。
Ｂ 発明の４ａ要
送信側からのＭ系列符号と当該受信側で発生させたＭ系
列符号との相関出力により所望の情報伝送を行なうＳＳ
通信方式において、送信側および受信側の両Ｍ系列符号
出力の種類および位相が任意に変えられるようなＭ系列
発生器が備えられる。
列符号との相関出力により所望の情報伝送を行なうＳＳ
通信方式において、送信側および受信側の両Ｍ系列符号
出力の種類および位相が任意に変えられるようなＭ系列
発生器が備えられる。
Ｍ系列発生器の基本構成は率＃Ｂ型で、つぎに発生しな
ければならないＭ系列符号のａ類および初期位相情報を
記憶するためのラッチ機能を有する。
ければならないＭ系列符号のａ類および初期位相情報を
記憶するためのラッチ機能を有する。
マイクロプロセッサがラッチ手段に必要な情報ｔセット
し、コード切換えはｌクロックパルス幅のストローブ信
号により行なわれる。
し、コード切換えはｌクロックパルス幅のストローブ信
号により行なわれる。
Ｃ従来の技術
Ｍ系列符号は七の生ｇ回路１１成が非常に簡単なため、
実際のＳＳ通信において広く用いられており、第４図は
、そのような従来の単純ｍＭ系列発生装置の構成を示す
ブロック図で、図中ＳＲ□〜ＳＲ，はフリップ７０ツブ
、■は排他的ＯＲゲートを表わす。
実際のＳＳ通信において広く用いられており、第４図は
、そのような従来の単純ｍＭ系列発生装置の構成を示す
ブロック図で、図中ＳＲ□〜ＳＲ，はフリップ７０ツブ
、■は排他的ＯＲゲートを表わす。
Ｄ 発明が解決しようとする問題点
しかしながらＭ系列符号は穢形符号であり、暗号性とい
う点では非輪形符号よりも劣っている。
う点では非輪形符号よりも劣っている。
このため従来は、秘話性という点からはＭ系列符号は重
要視されなかった。
要視されなかった。
本発明の目的は高い秘話性を有するＳＳ通信方式におけ
るＭ系列発生装置を提供することである。
るＭ系列発生装置を提供することである。
Ｅ 問題点を解決するための手段
上記目的を達成するために、本考案によるＳＳ通信方式
におけるＭ系列発生装置は、それぞれが、ストローブパ
ルスの制御信号により、入力信号ｔゲート制御するスイ
ッチング手段とから成る、直列に接続された複数個の回
路と、上記直列に設けられたスリップフロッグ回路の各
々の出力段に、一方の入力端子が接続された複数個のＡ
ＮＤゲートと、上記各クリップ７０ツブ回路の初期状１
１Ｙ保持する第１のラッチ手段と、上記複数個のＡＮＤ
ゲートの出力信号を上記直列に接続された複数個の回路
の初段のスイッチング手段へ帰還する手段と、上記各フ
リップフロップ回路の帰還状部信号を保持し、上記ＡＮ
Ｄゲートの第２の入力端子に信号を出力する第２のラッ
チ手段と、上記ストローブ信号による割込みパルスによ
りコード発生のためのクリップ７０ツブ回路の初期状態
および帰還状９を上記２つのラッチ手段に設定するマイ
クロプロセッサとを含むことを要旨とする。
におけるＭ系列発生装置は、それぞれが、ストローブパ
ルスの制御信号により、入力信号ｔゲート制御するスイ
ッチング手段とから成る、直列に接続された複数個の回
路と、上記直列に設けられたスリップフロッグ回路の各
々の出力段に、一方の入力端子が接続された複数個のＡ
ＮＤゲートと、上記各クリップ７０ツブ回路の初期状１
１Ｙ保持する第１のラッチ手段と、上記複数個のＡＮＤ
ゲートの出力信号を上記直列に接続された複数個の回路
の初段のスイッチング手段へ帰還する手段と、上記各フ
リップフロップ回路の帰還状部信号を保持し、上記ＡＮ
Ｄゲートの第２の入力端子に信号を出力する第２のラッ
チ手段と、上記ストローブ信号による割込みパルスによ
りコード発生のためのクリップ７０ツブ回路の初期状態
および帰還状９を上記２つのラッチ手段に設定するマイ
クロプロセッサとを含むことを要旨とする。
Ｆ 作用
木兄ＩＨＫよるＳＳ通信方式におけるＭ系列発生装置は
、直列に接続されたクリップ７０ツブの状ａをセットす
るラッチ手段を含んでおり、その内容を次々に変えるこ
とＫよって、Ｍ系列符号出力のａＩ類および位相を次々
に変え、Ｍ系列符号を用いるにも拘らず高い秘話性の通
信を可能にする。
、直列に接続されたクリップ７０ツブの状ａをセットす
るラッチ手段を含んでおり、その内容を次々に変えるこ
とＫよって、Ｍ系列符号出力のａＩ類および位相を次々
に変え、Ｍ系列符号を用いるにも拘らず高い秘話性の通
信を可能にする。
Ｇ 実施的
第１図は本発明によるＳＳ通信方式における単純型Ｍ系
列発生装置の構成を示すブロック図で、図中Ｇはスイッ
チングゲート回路で、的えは第２図に示すようなＮＡＮ
Ｄゲートを用いて構成することができる。
列発生装置の構成を示すブロック図で、図中Ｇはスイッ
チングゲート回路で、的えは第２図に示すようなＮＡＮ
Ｄゲートを用いて構成することができる。
今、Ｍ系列出力端子からはコードのが出力されているも
のとする。この時、ストローブパルス５ＴＢＩが入力さ
れるとつぎのように動作する。
のとする。この時、ストローブパルス５ＴＢＩが入力さ
れるとつぎのように動作する。
ラッチｌの内容がゲート回路Ｇ’＆通してフリップフロ
ップＳＲ，〜ＳＲｎの人力段にセットされる。
ップＳＲ，〜ＳＲｎの人力段にセットされる。
このデータはクロックパルスの立上がりエツジ■により
クリップ７０ツブの出力段にあられれる。
クリップ７０ツブの出力段にあられれる。
なおラッチｌの内容とは７リツプ７四ツブＳＲ□〜ＳＲ
ｎの初期状態のことである。
ｎの初期状態のことである。
ラッチ３の内容がラッチ２から出力されてＮ山グー）Ａ
ＮＤ□〜ＡＮＤｎ の制御が行なわれ、帰還線ｈ１〜ｈ
ｎがコード■を発生できるような状ＨＡＫなる。
ＮＤ□〜ＡＮＤｎ の制御が行なわれ、帰還線ｈ１〜ｈ
ｎがコード■を発生できるような状ＨＡＫなる。
その結果、■以降のクロックパルスにより新たにコード
■がＭ系列出力端ネから出力される。すなわちコード出
力が■から■へ切り換えられる。
■がＭ系列出力端ネから出力される。すなわちコード出
力が■から■へ切り換えられる。
一方、ストローブパルス５Ｔｆ３１はマイクロプロセッ
サへの割込みパルスとしても用いられ、この割込みパル
ス音トリガにしてマイクロプロセッサは次に発生しなけ
ればならないコード■のだめの準備を行なう。すなわち
、コード■発生のための７リツプ７０ッグＳＲ，〜ＳＲ
ｎの初期状部および帰還状態をそれぞれラッチ１．ラッ
チ３にセットする。
サへの割込みパルスとしても用いられ、この割込みパル
ス音トリガにしてマイクロプロセッサは次に発生しなけ
ればならないコード■のだめの準備を行なう。すなわち
、コード■発生のための７リツプ７０ッグＳＲ，〜ＳＲ
ｎの初期状部および帰還状態をそれぞれラッチ１．ラッ
チ３にセットする。
ストローブパルス５ＴＢ２が人力された時も上記と同様
の動作によりコード出力が■から■へ切り換えられる。
の動作によりコード出力が■から■へ切り換えられる。
Ｈ発明の詳細
な説明した通り１本発明によれば、Ｍ系列符号出力の種
類および位相が次々に変えられるから、Ｍ系列符号を用
いているにも拘らず高い秘話性の通（ｆｆを可能にする
。また帰還線の伏線ばかりでなくフリップフロップの初
期状部も任意に設定できるので、コードのｍｓおよび初
期位相の組合わせにより通信チャンネル数も拡大できる
。さらＫ。
類および位相が次々に変えられるから、Ｍ系列符号を用
いているにも拘らず高い秘話性の通（ｆｆを可能にする
。また帰還線の伏線ばかりでなくフリップフロップの初
期状部も任意に設定できるので、コードのｍｓおよび初
期位相の組合わせにより通信チャンネル数も拡大できる
。さらＫ。
回路構成が非常に簡単なため、モノリシックＩＣ化が可
能であり、安価で高信頼性な有するＭ系列符号発生器を
集塊することができる。
能であり、安価で高信頼性な有するＭ系列符号発生器を
集塊することができる。
第１図は本発明によるＳＳ通信方弐における単純ｍＭ系
系列化主装置＊成を示すブロック図、第２図はスイッチ
ングゲート回路の構成の−１３ｉ’ｌＹ示す図、第３図
は第１因に示す装置の動作を説明するためのタイミング
チャート、第４囚は、従来の単純ｍＭ系系列先住装置構
成を示すブロック図である。 ＳＲ１〜ＳＲｎ・・・フリップ７０ツブ、Ｇ・・・スイ
ッチングゲート回路。
系列化主装置＊成を示すブロック図、第２図はスイッチ
ングゲート回路の構成の−１３ｉ’ｌＹ示す図、第３図
は第１因に示す装置の動作を説明するためのタイミング
チャート、第４囚は、従来の単純ｍＭ系系列先住装置構
成を示すブロック図である。 ＳＲ１〜ＳＲｎ・・・フリップ７０ツブ、Ｇ・・・スイ
ッチングゲート回路。
Claims (1)
- 【特許請求の範囲】 （ａ）それぞれが、ストローブパルスの制御信号により
、入力信号をゲート制御するスイッチング手段と、該ス
イッチング手段に接続され、クロック信号の立上りエッ
ジで信号を出力するフリップフロップ回路とから成る、
直列に接続された複数個の回路、 （ｂ）上記直列に設けられたフリップフロップ回路の各
々の出力段に、一方の入力端子が接続された複数個のＡ
ＮＤゲート、 （ｃ）上記各フリップフロップ回路の初期状態を保持す
る第１のラッチ手段、 （ｄ）上記複数個のＡＮＤゲートの出力信号を上記直列
に接続された複数個の回路の初段のスイッチング手段へ
帰還する手段、 （ｅ）上記各フリップフロップ回路の帰還状態信号を保
持し、上記ＡＮＤゲートの第２の入力端子に信号を出力
する第２のラッチ手段、および（ｆ）上記ストローブ信
号による割込みパルスによりコード発生のためのフリッ
プフロップ回路の初期状態および帰還状態を上記２つの
ラッチ手段に設定するマイクロプロセッサ を含むことを特徴とするスペクトラム拡散通信方式にお
けるＭ系列符号発生装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122070A JPS61280134A (ja) | 1985-06-05 | 1985-06-05 | スペクトラム拡散通信方式におけるｍ系列符号発生装置 |
| US06/870,204 US4785410A (en) | 1985-06-05 | 1986-06-02 | Maximum length shift register sequences generator |
| NL8601440A NL8601440A (nl) | 1985-06-05 | 1986-06-04 | Generator voor schuifregisterreeksen met maximale lengte. |
| GB08613513A GB2178273B (en) | 1985-06-05 | 1986-06-04 | Maximum length shift register sequences generator |
| FR868608073A FR2583239B1 (fr) | 1985-06-05 | 1986-06-04 | Generateur de sequences de registre a decalage de longueur maximale |
| DE3618865A DE3618865C2 (de) | 1985-06-05 | 1986-06-05 | Maximallängen-Schieberegisterschaltfolgen-Generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60122070A JPS61280134A (ja) | 1985-06-05 | 1985-06-05 | スペクトラム拡散通信方式におけるｍ系列符号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61280134A true JPS61280134A (ja) | 1986-12-10 |
| JPH0444856B2 JPH0444856B2 (ja) | 1992-07-23 |
Family
ID=14826893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60122070A Granted JPS61280134A (ja) | 1985-06-05 | 1985-06-05 | スペクトラム拡散通信方式におけるｍ系列符号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61280134A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202754A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 拡散符号発生器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176322A (ja) * | 1984-02-22 | 1985-09-10 | Omron Tateisi Electronics Co | Ｍ系列符号発生器 |
-
1985
- 1985-06-05 JP JP60122070A patent/JPS61280134A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176322A (ja) * | 1984-02-22 | 1985-09-10 | Omron Tateisi Electronics Co | Ｍ系列符号発生器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07202754A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | 拡散符号発生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444856B2 (ja) | 1992-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4785410A (en) | Maximum length shift register sequences generator | |
| US6148053A (en) | Method and apparatus for generating a stream cipher | |
| GB2236934A (en) | Maximum length shift register sequence generator circuit | |
| EP0386908B1 (en) | PCM communication system | |
| JPS6318836A (ja) | Ｍ系列符号発生制御装置 | |
| JPH0326107A (ja) | 論理回路 | |
| JPS61280135A (ja) | スペクトラム拡散通信方式におけるｍ系列符号発生装置 | |
| US5128998A (en) | Head or arbitrary bit pulse generating circuit and sampling pulse generating circuit in a pseudo noise code generator | |
| US5822106A (en) | Synchronization of digital systems using optical pulses and mdoulators | |
| JPH0444856B2 (ja) | ||
| JPS6318835A (ja) | Ｍ系列符号発生装置 | |
| GB1591805A (en) | Electric signal generators | |
| US3355554A (en) | High speed split channel time compressor | |
| RU2013873C1 (ru) | Кодовый модулятор | |
| JP2583759B2 (ja) | Ｍ系列符号発生装置 | |
| KR100287067B1 (ko) | 복수암호키스트림생성이가능한암호알고리즘칩의내부제어장치 | |
| JPH1188320A (ja) | データ暗号化回路 | |
| JPH0397019A (ja) | ワイヤレス情報伝達システム | |
| SU1478366A1 (ru) | Устройство передачи информации псевдослучайными сигналами | |
| RU1811022C (ru) | Устройство дл передачи частотно-манипулированных сигналов | |
| KR930001379Y1 (ko) | 데이타 전송시스템 | |
| SU1188034A1 (ru) | Устройство дл дистанционного управлени локомотивом | |
| JPH02246427A (ja) | 制御信号生成回路 | |
| RU2045816C1 (ru) | Устройство для формирования испытательного текста | |
| JPS6024743A (ja) | 秘話通信回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |