JPS6128221A

JPS6128221A - オ−バサンプル符号化方法及び装置

Info

Publication number: JPS6128221A
Application number: JP14892084A
Authority: JP
Inventors: Rikio Maruta; 力男丸田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1984-07-18
Filing date: 1984-07-18
Publication date: 1986-02-07
Anticipated expiration: 2011-01-17
Also published as: JPH084231B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明はアナログ信号のディジタル変換、特に簡易ｆｉ
Ａ／Ｄ（アナログ／ディジタル）変換器を用いて高精度
々符号化を実演１［７得るオーバサンプル符号化の方法
及び装置に関する。

（従来技術）第４図はオーバサンプル符号器の公知技術に基づく構成
である。オーバサンプル手法による符号化には、予測（
プレディクチイブ）符号器を用いる方法、雑音成形（ノ
イズシェイピング）符号器を用いる方法、さらにその両
者を結合した方法、等が知られている。第４図の符号器
は予測と雑音成形の両機能を用いた例である。オーバサ
ンプル符号化技術の全体については下記文献（１）に、
捷た予測と雑音成形を用いた補間（インターボレーテイ
プ）型符号器と呼ばれる形式については下記文献（２）
等に技術内容が開示されている。

〔文献１〕　アイ・イー・イー瞭イー・トランザクショ
ンズ會オン・サーキット争アンド・システムズ（ＴＥＥ
ＥＴＲＡＮ８ＡＣＴＩＯＮＳ　ＯＮ　ＣＩＲＣＵＩＴＳ
　ＡＮＤＳＹＳＴＥＭＳ　）　ＣＡ　Ｓ　−２５巻７号
（１９７８年７月）第４３６頁〜第４４７頁の論文“オ
ーバサンプルド、リニアプレディクチイブ　アンド　ノ
イズ　シェイピング　コーダーズ　オプ　オーダー　Ｎ
＞１（Ｏｖｅｒｓａｒｎｐｌｅｄ、　Ｌｉｎｅａｒ　Ｐ
ｒｅｄｉｃｌｉｖｅ　ａｎｄ　Ｎｏ１ｓｅ　−８ｈａｐ
ｉｎｇ　Ｃｏｄｅｒｓ　ｏｆ　０ｒｄｅｒ　Ｎ　＞　１
　）　”〔文献２〕　アイ・イー・イー・イー・ジャー
ナルΦオプ・ソリッドステート・サーキッ）　（ＩＥＥ
Ｆ！ＪＯＵＲＮＡＬ　ＯＦ　５ＯＬＩＤ−８ＴＡＴＦ！
　ＣＩＲＣＴＪＩＴＳ）ＳＣ−１５巻６号（１９８０年
１２月）第１０１４頁〜第１０２１頁の論文“アン・イ
ンターボレイテイブ・ピーシ−エム・コーデック・ウィ
ズ−マルチブレツクスト・ディジタル　フィルターズ（
Ａｎ　Ｉｎｔｅｒｐｏｌａｔｌｖｅ　ＰＣＭＣ０ＤＢＣ
ｗｉ　重ｈ　　Ｍｕｌｔｉｐｌｅｘｅｄ　　Ｄｉｇｉｔ
ａｌ　　Ｆｉｌｔｅｒｓ）”オーバサンプル符号器は、
アナログ信号を高い標本化周波数で粗く量子化した後、
ディジタル演算によりナイキスト標本化周波数の高精度
量子化信号に変換するものであり、Ａ／Ｄ変換のための
アナログ回路が簡易化される他、Ａ／Ｄ変換の前のアナ
ログフィルタを不要化もしくは簡単化することができる
特徴がある。

以下第５図をも参照し彦がら第４図の機能及び動作を説
明する。

信号線１に与えられるアナログ入力信号Ｆｉ第５図（１
）に示すように帯域的／ｎ　ＣＨｚ’Ｊの低域信号であ
るとする。このアナログ入力信号は、ナイキスト標本化
周波数２　ｘ　／ｎ　（Ｈｚ〕よりはるかに高い標本化
周波数／ＨＣＨ２〕で動作する標本化スイッチ１１を通
シ、ｈ〔標本７秒〕の標本値系列となる。減算器１２７
′はこの入力信号標本値よシ信号線２上の局部復号信号
アナログ値を減じ信号線３に誤差信号を出力する。この
誤差信号は次に雑音成形積分器１３で積分される。減算
器１４に於てこの積分器出力より信号線２上の局部復号
信号アナログ値を減じ、信号ａ４上に出力する。信号＄
４上の信号に対し２値貴子化器１５に於て正負判定し正
の場合は＋△を負の場合−△を信号線５に出力する。こ
の２値量子化出力は予測積分器１６により積分され局部
復号信号ディジタル値を信号線Ｚ上に出力する。この局
部復号信号ディジタル値をＤ　／　Ａ変換器１７に通す
ことによシ局部復号信号アナログ値と力る。積分器１３
とＩｌｊ、標本化間隔をＴ＝１／／Ｈ〔秒〕　としＺ　
＝　ｅｘｐ（ｓＴ）とすると、２領域でそれぞれ１／（
１−ｚ−１）と２″−’７／（１−Ｚ″″１）なるシス
テム関数をもつものであり、加算器１３１．１６１と１
標本時間の遅延回路１３２゜１６２　Ｋ　Ｘシ実現され
る。

アナログ入力信号の標本値系列のＺ変換器　Ｘ　（Ｚ）
、局部復号信号系列のＺ変換をｙ　（ｚ）とし、２値量
子化器に於て加法的に加わる量子化雑音系列のＺ変換を
Ｑ　（Ｚ）とすると、第４図の回路に於てＹ（Ｚ）＝　
Ｚ−１−Ｘ（Ｚ）＋　（１−Ｚ−’）　Ｚ−’　Ｑ（Ｚ
）　ｆｉ　ル関係が導かれる。ｚ−１は単に１標本分の
遅延をあられすからこれを無視すれば、局部復号信号Ｙ
　（Ｚ）には入力信号Ｘ　（Ｚ）がそのまま含まれてい
る他、２値量子化器の量子化雑音が（１−Ｚ−’）倍さ
れてあられれてくることがわかる。第５図（２）は局部
復号信号ｙ　（ｚ）のスベクＦラムを模擬的に示したも
のである。（１−ｚ−’）の周波数は（１−ｅｘｐ（−
ｊωＴ））でその振幅特性は５ｉｎ２！！の形になるか
ら、量子化雑音は信号帯域外に押しやられることに力る
。このような雑音特性の成形は雑音成形積分器１３の効
果によるもので、もし減算器１２の出力を直接２値量子
化器１５に入力し雑音成形積分器を用いない構成とすれ
ばＹ（Ｚ）＝Ｚ″”　−Ｘ（Ｚ）＋　Ｚ−’　−Ｑ（Ｚ
）とカリ量子化雑音を信号帯域外に押しやる効果は彦く
なる。これは１次の予測形符号器と呼ばれる構成である
。

信号線２′に得られるん〔標本７秒〕の符号化信号をナ
イキスト標本化周波数／８　＝　２　Ｘ　／Ｈの信号に
変換する過程が次に必要となる。ｆｓ−７１（の関係を
ｆ１□＝Ｋｘｆｓと整数比に選んでおけば、このよう々
標本化周波数の変換は九〔標本７秒〕の信号の相続くに
標本から１標本を抽出する間引き操作によって行なえる
。しかしこの間引き操作の前に、以下に述べる２つの目
的で、信号を予めディジタルフィルタに通しておく必要
がある。ディジタルフィルタ使用の第１の目的は信号帯
域の制限である。

通常Ａ／Ｄ変換を行なう場合、アナログ入力信号を標本
化周波数の１／２以下に帯域制限し標本化による折返し
歪を防いでいる。オーバサンプル符号化では最初の標本
化は非常に高い周波数で行なわハ、るためＡ／Ｄ変換の
前のアナログフィルタは不要とかし得るか、もしくけ極
めて簡易かものとナシ得ル。／Ｂ　（ＩＴＺ）への正確
な帯域制限はディジタル化の後で行なえばよい。これに
より符号化すべきアナログ信号が必ずしも／ｎ（Ｈｚ）
以下に帯域制限されてい々〈ても、最終的に７ｇ（標本
７秒〕のディジタル信号に変換された段階で折返し歪を
含まぬようにし得る。

ディジタルフィルタを用いる第２の目的は量子化雑音の
低減である。局部復号信４　Ｙ　（Ｚ）に含まれる量子
化雑音は、第５図（２）Ｋ示すように全帯域に分布し、
しかも雑音成形作用により信号帯域外で大きくかってい
る。このままで間引き操作を行なうと信号帯域外にある
量子化雑音が信号帯域内に落ち込んでくることＫなる。

間引き操作前にｆｓ（［１ｚＪに帯域制限すれば量子化
雑音の殆どは除去されるので間引き操作後の量子化雑音
は少々〈彦シ信号対雑音比（８／Ｎ）が改善される。

第４図のディジタルＦＩＲフィルタ１８、再標本化スイ
ッチ１９、ディジタルＩＩＲフィルタ２０．及び再標本
化スイッチ２１が上記の目的に用いられる。／Ｈ〔標本
７秒〕の信号を直接ｆｓＣ標本／秒〕に速度低減する代
りに、第４図では途中−たんん〔標本７秒〕の標本化速
度を経由する２段階の標本速度低減方式を用いている。

んは／Ｈ＞　ｆＭ＞　／ａであり、且つ／Ｈｚ−−Ｍも
／Ｍ／ｆｓ＝Ｎ　も整数値をとるように選ばれる。

ディジタルＦ’ｌ’Ｒフィルタ１８の役割は％（標本７
秒〕に信号の標本化速度を低減する前に予め７Ｍの整数
倍の周波数の前後にある量子化雑音成分を除去すること
である。このフィルタの特性は第５図（３）の如きもの
であればよく、ＦＩＲフィルタとして実現し易い。ディ
ジタルＦＩＲフィルタ１８の出力ヲ再標本化スイッチ１
９により７Ｍ　（標本７秒〕の速度に間引くと、間引き
後のディジタル信号のスペクトラムは第５図（４）の如
＜　、７Ｍ（Ｈ２）毎の繰返しを持つ。信号帯域内の雑
音は間引き前と同程度に抑えられるが、信号帯域外の雑
音は、ディジタルＦＩＲフィルタ１８の減衰量が少々い
部分の量子化雑音が折返えされて重畳されるため大きく
かっている。

ＦＩＲフィルタの所要次数を小さく抑えるため信号帯域
内の単調減衰を許してもよい。第５図（４）で信号成分
のスペクトラムが平坦でないように描いであるのけこの
理由による。

ディジタルＩＩＲフィルタｚｏ＃′ｉ／ｕ（標本７秒〕
の標本化周波数で動作する帯域的／ｎ　（Ｈｚ〕の低域
通過フィルタであり、第５図（５）Ｋ示す特性を実現す
る。

ディジタルＩＩＲフィルタ２０＃−ｉ、ディジタルＦＩ
Ｒフィルタ１８と合わせて信号帯域内特性が平坦となる
よう設計される。このフィルタを通すと九以上ｆｂｉ　
−／Ｂ　（Ｈ２）以下の信号成分及び量子化雑音成分は
十分か減衰を受ける。したがってこのフィルタの出力を
再標本化スイッチ２１に通してｆｓＣ標本標本７秒倍号
に変換すると、第５図（６）Ｋ示すスペクトラムをもつ
ことＫなる。

第６図はディジタルＦＩＲフィルタ１８の一構成例であ
る。信号線２’に与えられる信号は１標本遅延回路８１
．　、８１．　、・・・、８１Ｍにより順次１標本づつ
遅延を受ける。この遅延されたデータに対し乗算器８２
゜、８２．、・・・、８２Ｌにより係数ｈ６＋　ｈ＋＋
・・・、ｈＬ　を乗じ、乗算結果を加算器８３．、８３
．、・・・、８３Ｌで累算して、その結果を信号線６に
出力する。係数の数列（ｈＯｐ”Ｉ＋・・・＋ｈｒ、）
はこのフィルタのインパルス応答であり、このインパル
ス応答のＺ変換車Ｚ）−ΣｈｉＺ〜ｉがこｉ＝Ｑのフィルタのシステム関数とな抄非巡回項のみから成り
巡回項をもた力い。その周波数將性げＨ（ｅ　ｊ”）−
Σｈｌｅ−Ｊ萌　　で与えられる。

Ｉ−０第７図りディジタル１Ｉ１１．フィルタ２０の一般的力
構成例である。信号線７に力えられる信号に対しなるシ
ステム関数で決めらねた演算を施し、その結果を信号線
８に出力する。上式でｚ−Ｍｌ、ｊ標本化周期が１／／
Ｍ＝Ｍ・（］／／ｕ）であることに対応ｔ７ている。

信号線７上の入力信号は捷ず乗算器９１ｏに於て定数ａ
ｏｌを乗じられた後、乗算器９１．．９１２．加（減）
算器９２．　、９２．　、及び遅延回路９３．　、９３
．　　より成る帰還ループにより上式のシステム関数の
内１／　（１＋　ｈ、ｌ　ｚ−Ｍｌｂ、、ｚ−”Ｍ）　
Ｋ対応する巡回項の演算が打力われ、次に乗算器９１．
　、９１４と加（減）算器９２、、．９２．より成る回
路により（１−＋−ａ、、Ｚ−町ａ２．Ｚ−ＢＯに対応
する非巡回項の演算が打力われる。要求される次数が２
次より高次の場合には上記と同様な分母・分子２次のセ
クションを縦属接続ずればよい。

（従来技術の問題点）以上第４図に示すオーバヤンゾル符号器について説明し
たように、アナログ借上をその信号帯域よりけるかに高
い標本化周波数で粗い量子化のＡ／Ｄ変換を打力った後
、ディジタル的カ帯域制限と標本速度低減によって、高
精度量子化された符号化出力が得られる。この回路の実
現に要するアナログ部分は低分解能のＤ　／　Ａ変換器
と積分器等でああ、特に量子化器Ｖｉ２値の極性比較器
ですむ。その他は全てディジタル回路により実現される
。このため雑音の混入や素子偏差の影響等に余り影響さ
れず高精度＆Ａ／Ｄ変換器が実現できる。

またディジタル回路はアナログ回路よりもＬＳＩ化、特
に今後益々微細加工が進むＶＴ、８１化に適している。

したがってこのようカオーバサンプル符号器はＴ、ＳＩ
／Ｖｌ、ＳＴ核技術発展動向に整合し、今後益々その重
要性が高することけ疑いない。

しかし、ＬＳＩ化／　Ｖ　Ｔ、　Ｓ　Ｉ化が行なわ九る
としても、チップ面積の小形化、低消費電力化、低コス
ト化のためには、アナログ回路の簡略化だけで力〈ディ
ジタル回路についても単位時間当りの演算回数を低減さ
せると共に、必要とされる演算自体も簡単化することが
必要である。このためには、高い標本化周波数で動作す
る演算部は機能的にできるだけ簡易化し、複離々処理は
低い標本化周波数で実行するのが望ましい。

第４図の例で言えば予測積分器１６及びディジタルＦ　
Ｉ　Ｒ，フィルタ１８が高速演算部である。この内予測
積分器１６は２値量子化器】５の出力（±△）を累算す
るだけの機能であるので、いわゆるアップ・ダウン・カ
ウンタ（可逆計数器）によって簡単に実現できる。これ
に対しディジタルＦＩＲフィルタ１８は一般に第６図の
構成とたり乗算器が含まれるため回路的に複雑となる。

文献２等圧示される従来例では回路の複雑化を避けるた
め単に入力をＭ（＝　／Ｈ／／Ｍ　）回加勢する累算器
を用いている。これは第６図のＦＩＲフィルタでＴ、を
Ｍに、オだ全ての係数り、（１＝Ｏ〜！、　）　を１に
した事に相当しており、ｆＭ（ｎｚ）の整数倍の前後の
周波数の減衰が必ずしも十分で力く、間引きにより信号
帯域内に混入する量子化雑音の割合が大きく力る。従来
例はμ法則あるいＶｉＡ法則として知られる非線形ＰＣ
Ｍ符号への符号化を応用目的としていたため、Ｄ／Ａ変
換器１７に非線形か重みをもたせることにより、信号振
幅の太き々ところでは量子化を粗く小さシ：ところは細
かくして小信号振幅時の量子化靴音発生値自体を低く抑
λ、ることかできること、最終的か所要精度も１３ビッ
ト線形符号化和尚でよいこと、等の理由によシ上記の簡
単−＆ＦＩＲフィルタの使用が可能であった。

しかしながら、信号帯域内に通す信号が年−の音声信号
だけで彦く帯域分割使用される２種類以上の音声信号や
データ信号である場合には、非直線歪に基づく混変調の
発生を小さく抑え力ければガらず、高精度の線形符号化
が必要とされる。所要精度としても１３ビツトを超え、
１４〜１６ビツトを要求される場合が多くなってくる。

また一方、回路的な実現容易性を高めるためや消費電力
の増加を抑えるためには標本化周波数／ｎ　（ｌｌｚ″
Ｊ−ηるべく低く抑えなければ力らない。このようか条
件が課せられる応用では、ディジタルＦＩＲフィルタ１
８Ｆｉ却純な累算器で々く、任官の係数値をとり得るも
のでなければｋら力い。係数値を１とか１以外でも即純
力２のべき乗以外にとると乗算が必要になり、回路が複
雑化する。したがってコストが上昇し、サイズが大きく
なり、１つ消費電力の増大を招くことに々る。また線形
符号化が要求される場合に部純な累誘器をＦＩＲフィル
タとして用いるのでは高精度化が困難である。これらが
従来方式の欠点である。

（発明の目的）本発明は、このような従来方式の欠点を改善したもので
、ディジタルＦｉＲフィルタに望ましい減衰特性をもた
せながらもその回路的な複雑度全大幅に低減し得るオー
バサンプル符号化の方法及び装置を提供する。

本発明の第１の目的は高精度力線形符号化をも実現し得
るメーバザンゾル符号化の方法及び裂開を提供すること
である。

本発明の第２の目的は高速のディジタル演嘗回路を簡略
化し得るオーバザンプル符ぢ化の方法及び装置を提供す
ることである。

本発明の第３の目的はＬＳＩ化に達し、低コスト化、小
形化、低消費電力化の可能なオーバサンプル符号化の方
法及び装部を提供することである。

本発明の第４の目的は予測積分器の実現に際しディジタ
ル回路を用いるか、アナログ回路を用いるか、したがっ
てこれに附随してマルチビット（ｍｕｌＨｂｉｔ）のＤ
／Ａ変換器の使用が必然か不要となし得るか、の選択を
方式決定から切り離して回路設組者にゆだね得るオーバ
ザンプル手法による符号化の方法及び装置を提供するこ
とである。

（発明の構成）本発明によれば、少なくとも１次の予測積分処理を性力
うとともにナイギスト周波数よりも高い第１の標本化周
波数で２値量子化を行かうことによりＡ　／　Ｄ変換し
、該Ａ／Ｄによる２値出力から前記第１の標本化周波数
の１／Ｎ（Ｎは整数）の第２の標本化周波数で高精度符
号系列を得るオーバサンプル符号化方法であって、前記
第１の標本化周波数で動作する予測積分処理を第２の標
本化周波数で動作する巡回形積分処理と前記第１の標本
化周波数で動作する非巡回形補正処理とに分離し、該非
巡回形補正処理と標本化周波数低減のための帯域制限処
理とを一括して非巡回形間引き処理として統合し、前記
非巡回形間引き処理を前記Ｎのｋ（整数）倍のタップ数
として、ｋ×Ｎ個の前記Ａ、　／　Ｄ変換による２値出
力に応じて加算的あるいは減算的Ｋｋ組の累算を行なう
とともに１該に紹の累算結果が前記第１の標本化周波数
で出力される力かからＮ標本点毎に増り出すことにより
行かい、前記非巡回形間引き処理された信号に対し、前
記巡回形積分処理を施すことにより前記高精度符号系列
を得ることを特徴とするオーバサンプル符号化方法が得
られる。

また本発明によれば、小力くとも１次の予測積分器を含
みナイキスト標本化周波数より高い標本化周波数で２値
量子化を行なうＡ／Ｄ変換器と、該Ａ　／　Ｄ変換器の
２値聞子化出力に応じ加減算制御される複数組の累算器
と、該複数組の累算器に予め引算され蓄積されたデータ
を供給する読出し専用メモリと、前記複数組の累算器よ
り順次累算出力全抽出し累算値をＯにクリアするスイッ
チと、前記スイッチから得られる前記複数組の累算器の
出力を積分する積分器とを自んで構成されることを特徴
とするオーバサンプル符号化装置が得られる。

（本発明の作用・原理）本発明はディジタルＦ丁Ｒフィルタの入力を±１の２値
に限定することによって標本化速度低減に要する乗算を
実質上不要にするものである。予測機能をもつ粕号器に
於てディジタルＦ　Ｉ　Ｒ，フィルタの入力を２値にす
るには予測積分器の前の信号を使うことが必要になる。

２値杯・子化器１５の出力信号のＺ変換器、Ｗ　（Ｚ＋
とあられすと、Ｗ（Ｚ）Ｈ前述の各部信号の定義にした
がいＷ（２，）＝（１−Ｚ−’）Ｘ（Ｚ）＋（１−Ｚ″″す
２Ｑ（Ｚｌとあられされる。したがってこの信号からＸ
　（Ｚ）の符号化値を得るには標本化速度低減の過程で
１　／（１−Ｚ一つ倍してやる必要がある。しがし２値
量子化器１５の出力に対し直接この演算を行彦うことは
予測積分器１６の出力から信号を取り出すことと何ら変
らず、標本化速度低減用ディジタルＦＩＲフィルタの入
力を」：１の２値にすることになら々い。そこでディジ
タルＦＩＲフィルタの後で１／（１−Ｚ−〇の演算を行
々うことが考えられる。このようにすればディジタルＦ
ＩＲフィルタの入力は±１のみとなり乗算不要とは々る
が、その代りフィルタの演算は全てｆｌ（〔標本７秒〕
の速度で行なわ力ければならず、ん〔標本７秒〕への速
度低減による演算量低減をこの部分で期待することはで
き彦ぐ々る。

それ数本発明ではさらに標本速度変換過程に含めるべき
予測積分機能を高速非巡回部と低速巡回部の２段構成で
実現し、高速非巡回部を標本化速度低減用ディジタルＦ
ＩＲフィルタと合成一体化することにより、高速部の演
算を簡易化するようにしている。すテわち本発明は１　
／（１−Ｚ−り力る積分器の伝達関数を式（１）右辺に
示すのように変形し得る事実を利用する。式（１）の右辺分
子類けＺ−１の多項式でありｆＩＩＣ標本／標本７動〕
するＭタップのディジタルＦＩＲフィルタ（非巡回項）
である。これに対し式（１）右辺分母項けＺ−“の多項
式であり、その逆数すなわち１／（１−Ｚ−Ｍ）は／Ｈ
／Ｍ−ん〔詠〕を標本化周波数とする積分器の伝達関数
圧等しく巡回項と々る。したがってこの巡回項の演算１
／（１−Ｚ−町は／Ｈ（標本７秒〕の信号系列を／ＭＣ
ＭＣ標本７鎚〕度低減［７た後で行なうことができる。

また式（１）右辺分子類は第４図の標本化速度低減用の
ディジタルＦＩＲフィルタ１８の伝達関数とあらかじめ
畳み込んでおくことにより、単一のディジタルＦＩＲフ
ィルタとして再構成できる。第４図のディジタルＦＩＲ
フィルタ１８のり′ツブ長が（Ｌ＋１）であるとき、Ｍ
タップのフィルタに相当する式（１）右辺分子類と畳み
込むと（Ｍ＋Ｉ、）タップの合成ディジタルＦＩＲフィ
ルタが得られる。したがって２値惜子化器１５の出力を
この合成ディジタルＦＩＲフィルタに通して／Ｍ（標本
７秒〕の標本化速度に低減しその後１／（１−Ｚ−Ｍ）
７！ｒる低速ディジタル積分器に通すことにより、第４
図の構成で信号線７上に得られた信号と同一の信号が第
１図の信号線７上に得られることになる。

本発明ではさらに上記合成ディジタルＦＩＲフィルタの
タップ数（Ｍ＋Ｌ）を標本化周波数の間引き比／Ｈ／／
Ｍ　＝　Ｍの整数倍となるように選ぶ。すなわちこれは
標本化周波数間引き用ディジタルＦＩＲフィルタ１８の
タップ長（Ｌ＋１）をＭの整数倍として設計することを
意味する。ここでいうタップ数（Ｍ＋Ｌ）には係数値；
０なるタップを含んでよくそれが端であってもよい。こ
のような（Ｍ＋Ｌ）タップの合成ディジタルＦＩＲフィ
ルタの係数をｈ（０）、　ｈ（１）、　　・・・、　ｈ
　（Ｍ＋Ｌ−１）　　とし、入力信号系列をｘ（ｎ）、
フィルタ出力をｙ（ｎ）とすれば、出力ｙ（ｎｌは入力
ｘ（ｎ）とフィルタのインパルス応答ｈ　（ｎ）の畳ミ
込みにより次式で与えられる。

このフィルタ出力は１７ＭＫ間引きを受けるわけである
からｙ（ｎ）　’に：全てのｎについて計算する必要は
なくｎのＭおきの値、す彦わちｙ（０１，ｙ（財）、ｙ
（２Ｍ）。

・・・、　ｙ（ｍＭ）、・・・　を計算すればよい。こ
こでｍＭ＝Ｍ＋Ｌとすればｙ（０）もｙ　（ｍＭ）も同
一のハードウェアで演算できることが示される。す彦わ
ちｙ（０）を求めるに必要力入力標本値はＸ（→ｆ−Ｌ
＋１）。

ｘ（−Ｍ−Ｌ＋２）、・・・＃Ｘ（−１）、値Ｏ）の（
Ｍ＋Ｔ、）個であることが式（２）より解る。同様にｙ
（ｍＭ）’ｆ＝求めるのに必要彦入力標本値はｘ（ｔｌ
、　ｘ（２１＊　・・・＊　ｘ　（Ｍ＋　Ｌ　）の（Ｍ
＋Ｌ）個であり、この２組の入力標本値の組は重複かく
且つ相連続している。したがって式（２）に示すような
（Ｍ＋Ｌ　）項の積和を計算するハードウェアがあれば
、それを繰返し使用することでｙ（ｏ）。

ｙ（ｒｒＭ）、　ｙ（２ｍＭ）、−が計算できる。この
他ｙ（財）。

ｙ（Ｍ＋ｍＭ）、ｙ（Ｍ＋２ｍＭ）、−やｙ（２Ｍ）＊
　ｙ（２Ｍ＋ｍＭ）。

・・・２等も求める必要があるから全部でｍ組の積和計
算ハードウェアを用いそカフらの出力を合成すればよい
。前述のようにｘ（ｎｌｄ士△の２値であるから△＝１
と考えることにより式（２）の積和計算は単純な累算に
置き換えられる。

（実施例）第１図は上述の原理に基づく本発明の実施例である。第
１図に於て参照数字１，５，７，８，９，２０゜２１は
第４図に於ける同一番号と相対応し同様な童味をもつ。

また第１図の高速Ａ／Ｄ変換器１０は第４図でｌ’を標
本化スイッチ１１、雑音成形積分器１３．２値量子化回
路１５、予測積分器１６、Ｄ／Ａ変換器１７、減算器１
２．１４から成るものとして示されている。標本化速度
変換器２２け上述の（Ｍ＋Ｌ）タップの合成ディジタル
フィルタ機能と１１１〔標本７秒〕からん〔標本７秒〕
への標本化周波数変換を打力う再標本化スイッチの機能
を合せもつもので、ＣＴ（カウンタ）２２１、ＲＯＭ（
読出し専用メモリ）２２２、　、２２２□、２２２．、
　Ａ　Ｓ　Ｕ　（加減算ユニット）２２３□。

２２３２、２２３．　、　　レジスタ（１標本時間遅延
回路）２２４、　、２２４つ、　２２４．、スイッチ２
２５１　、２２５２　、２２５３から構成されている。

ＲＯＭ　２２２１（ｉ＝１．２．３）には（Ｍ＋Ｌ）タ
ップのフィルタ係数が格納される。

Ａ　Ｓ　Ｕ　２２３ｉ、レジスタ２２４１及びスイッチ
２２５１（ｉ＝１　、２．３）ｉ；を累算回路を構成し
、ＲＯＭ　２２２．の出力を累算する。ここでは（Ｍ＋
Ｌ）＝３ＸＭと仮定し累算回路を３組用いる例を示して
いる。

第２図を参照し々がら第１図の動作全説明する。

信号線２２０には第２図（１）に示す７’Ｈ（ビット／
秒〕のクロックパルスが与えられ、カウンタ２２１によ
り（Ｍ＋Ｌ）分周される。第２図（２）には（Ｍ＋Ｌ）
−１８としてカウンタ２２１の計数値０，１，２．・・
・、１７を示した。ＲＯＭ　２２２．、２２２２．２２
２．はカウンタ２２１の出力によりアドレス指定され、
合成テイジタルフィルタの係数ｈ１７　ｅ　ｈ１６　＋
　”１１・・、ｈｏを出力する。

各ＲＯＭのアドレスと格納係数の対応は互いにＭ（−６
）だけずらせておく。すなわちｎ０Ｍ２２２＋がｈｏを
出力するときＲＯＭ　２２２．がｈｏを、またＲＯＭ２
２２２がｈｏ　を出力するときＲＯＭ　２２２．がｈｏ
を、さらＫ　ＲＯＭ　２２２ｓがり。を出力するときＲ
ＯＭ　２２２．がｈｅ’ｆ”出力する。第２図（３）〜
（５）にこの関係を示す。

第２図（３）〜（５）の数字Ｆｉｈｋの添字ｋに対応さ
せている。

ＲＯＭ　２２２．の出力はＡ　８　ＴＪ　（加減算ユニ
ット）２２３１　Ｋ与えられレジスタ２２４１の出力に
加算されるか、もしくはレジスタ２２４Ｉの出力から減
算される。

第２図（６）〜（８）はレジスタ２２４ｉの出力を示す
。１’１０Ｍ２２２ｉの出力がｈａｙのときレジスタ２
２４１の出力は常に０である。ＡＬＵで加算すべきか、
減算すべきかは高速Ａ／Ｄ変換器１０から信号線５を通
して与えられる２値量子化出力によって決定される。２
値量子化器１５（第４図参照）の出力は第２図（９）Ｋ
示すように２値（±Δ）であり、＋△のときは加算、−
Δのときには減算を行々う。ＡＳＵ（加減算ユニット）
　２２３．の出力はスイッチ２２５１に与えられ、レジ
スタ２２４ｉに出力を供給するか、もしくは信号線６′
に出力を供給するかの切換えを行なう。

第２図００〜（１２１がスイッチ２２５１〜２２５３　
の動作状態を示すもので＠１”のときレジスタ２２４Ｉ
側に、１０″のとき信号線６′側に接続されることを示
す。ＲＯＭ２２２１がり。を出力するとき対応するスイ
ッチ２２５１は信号線６′側に接続される。したがって
このときレジスタ２２４Ｉには０が入力されるから次の
タイムスロット、す々わちｌ（、ＯＭ　２２２．がｈｌ
？を出力する時点ではレジスタ２２４１からは０が出力
されることに々る。結局ＲＯＭ２２２．、　Ａ　８　Ｕ
　２２３．、レジスタ２２４１及びスイッチ２２５１か
ら成る回路はＪη・ｘ　（ｎ−１７）　＋ｈ（ｔ＠−ｘ
（ｎ−１６）＋−＋ｈ（０）・ｘ（ｎｌなる演算（１８
項の積和）を行がい、その結果を信号線６′上に出力す
ることに々る。但しｘ（ｎ−ｋ）は信号線５上に与えら
れる２値信号であり、回路上±ＩＫ規格化されて扱われ
ている。上の演算は式（２）と同一であり、前述の如く
このよう力回路３組により必要か演算処理が全てまか力
えることになる。第２図０りは３組の回路からの合成出
力として信号線６’に得られるものである。

信号線６′に得られる７Ｍ（標本７秒〕の出力は次にデ
ィジタル積分器２３に与えられる。ディジタル積分器２
３は式（１）における１／（１−Ｚ−’）の演算を打力
うもので、加算器２３１、ｔ／ｆｙ（秒〕の遅延回路２
３２゜乗算器２３３より構成される。乗算器２３３け係
数αを乗するもので、信号線６′から７迄の伝達関数を
１／（１−αｚ　−Ｍ　）とする働きをもつ。α−１と
するとき、ディジタルフィルタ２０への入力１１第１図
と第４図例れの構成でも原理的に等しく力る。しかし一
般にけαの値は１よりわずかに小さく設定するのが望ま
しい。これはα＝１では遅延回路２３２内の初期値の影
響がいっ゛までも残るためである。αを１よりわずかで
吃小さくとれば初期値の影響は時間と共に小さくなり無
視し得るようになる。α＝１で々いことによる特性上の
影響け゛まず直流近傍の低周波領域で積分特性が夫々わ
れることとして効いてくる。１．かし電話信号を例にと
れば３００Ｈｚ〜３４００Ｈｚが通過帯域であるように
ごく低周波領域は信号帯域に含”まれ々いのが通例であ
り、低周波領域で積分特性が失なわれても問題々い。ま
た式（１）右辺分子項を１＋αｚ−１＋α”Ｚ−２＋−０，＋α（Ｍ−１）７．
−（Ｍ−１）とせすに１＋Ｚ””＋Ｚ”−＋−・・・＋
Ｚイ旧ｌ）のままにしておくとこの分子項によるｆＭ（
Ｈｚ〕の整数倍の周波数における伝送零が１／（１−α
ｚ−”）の極により完全に打ち消されず、その分積分特
性に変化が生ずることになる。しかしこの影響もｆｐｔ
ｒ股〕の整数倍近傍に主としてあられれるだけであり信
号帯域内の周波数では殆ど積分特性に影響を与え々い。

αの乗算はα−１−２−ｍ　（ｍは整数）と選ぶことに
よって２進符号の桁シフトと減算で簡単に′ｐ現するこ
とができる。牛たディジタルフィルタ２゜の次数が全数
次の場合には、その内の１次因子とディジタル積分器の
伝達関数１／（１−αＺ″′Ｍ）とを合わせて１組の２
次セクションとして構成することも可能である。

以上の標本化速度変換器２２とディジタル積分器２３の
説明を前述の第４図の従来構成の説明と重ね合わすこと
により、第１図の構成により信号線１に与えられたアナ
ログ信号が信号線９土に高精度符号化されて得られるこ
とが明らかである。

ところで第１図の標本化速度変換器２２は通常の回路的
工夫の範囲内で様々が変形が可能である。

例えば第３図に示すようにＲＯＭ及びＡ　８　Ｕ　（加
減算ユニット）をそれぞれ１個にすることもできる。第
３図に於てＲＯＭ　２２２ｏにけカウンタ（ＣＴ）２２
１゜を通じて／Ｈ（ビット／秒〕のクロックパルス（第
３図Ｂ（１））を（Ｍ＋Ｌ）分周１．て得られる第３図
Ｂ（５）の計数値がアドレスとして与えられる他３×／
１．〔ビット／秒〕のクロックを３分周して得られる第
３図Ｂ（４）図示の計数値もアドレスとして与オられる
。したがって１１０　Ｍ２２２０の出力は（３Ｘ／Ｈ）
−’秒毎に変化し第３図Ｂ（６）のようにフィルタ係数
ｈｋを出力する。要するに第１図のＲＯＭ　２２２．　
、２２２２゜２２２、の出力を時分割多重化したことに
等しい。

ＲＯＭ　２２２ｏのアドレス容量は３Ｘ（Ｍ＋Ｌ）ワー
ド必要であり、第１図のＲＯＭ　２２２．　、２２２．
　、２２２．の容量の総和に等しいが、複数個のＲＯＭ
が１個と彦るので回路的に簡略化される。ＲＯＭ　２２
２ｏの容量’ｉ（Ｍ＋Ｌ）ワードとし、その代りアドレ
ス発生回路を３組用意し、３組のアドレス信号を時分割
多重して、それによりＲＯＭ２２２ｏのアドレスを指定
１、てやることでも同じ結果が得られる。

Ａ　８　Ｕ　（加減算ユニッ１．）２３３．では１１０
Ｍ２２２．の出力と第３図Ｂ（７）図示のスイッチ２２
５ｏからの出力を信号線５−にの２値計子化信号に従っ
て加算もしくは減算する。信号線５上の２値量子化信号
は第３図Ｂ（８）に示すように／Ｈ（標本７秒〕であり
３タイムスロット間一定である。Ａ　Ｓ　ｔＪ　２２３
ｏの出力は第３図Ｂ（９）の如く（３×ｈθ−１秒毎に
変化する。要するＫ　Ａ　８　Ｕ　２２３ｎ　ｌｄ第１
図のＡ　８　Ｕ　２２３＋　、　２２３２−２２３３の
動作を時分割多重処理により実現していることに々る。

Ａ　８　Ｕ２２３ｏの出力は３相のん〔ビット／秒〕の
第３図Ｂに示したクロックパルス（１）。

（２）　、　（３）によってレジスタ（ＲＦ　Ｇ　）　
２２６３．２２６１　。

２２６、に読み増られる。各レジスタは／Ｉ７１秒間そ
のデータを保持する。保持されているデータはグー）、
　（Ｇｌ　２２７．　（（通してスイッチ２２５ｏに向
は出力される。

各ゲートはタイミング信号（１）　、　（２）　、　（
３１が１１”のときのみ導通するので各レジスタの出力
はゲートを通して時分割多重化される。スイッチ２２５
ｏはＩ（０Ｍ２２２ｏがｂ＋ｙ　ｋ出力するときのみタ
イミングバッファ（Ｂｌ　２２８側に倒れＡ　Ｓ　Ｕ２
２３ｏへの出力ｆＯＫする。

タイミングバッファ（Ｂ）　２２８では入力データの時
間位置が±（３ｘ　ｆＨ’）−’　ＣｔＪ）’Ｊ以内で
変動するのでその変動を吸収平準化して信号線６′に７
Ｍ（標本７秒〕の信号として出力する。回路的実現手段
に相違はあるものの以上説明した第３図の標本化速度変
換器２２は前述の第１図の標本化速度変換器２２と原理
・機能は全く等しい。

（発明の効果）本発明により標本化速度の低減が所要のフィルタ特性り
如何に拘らず複雑な乗算操作力しに実現し得るように々
る。第５図の説明で示したように２段階の標本化速度低
減を用いることもできるが、ｋ（標本７秒〕からｆｓ　
（標本７秒〕に直接標本化速度低減することも可能であ
る。その場合には０〜約／Ｂ　（ＦＩＺ）迄を帯域内と
し約ｆＩｌ〔■Ｚ〕以上を帯域外とし、帯域内利得偏差
は十分小さく帯域外減衰量は十分大きくなるようなＦＩ
Ｒフィルタが必要である。このよう々ＦＩＲフィルタの
タップ数は非常に大きく且つ係数も単純で力くなるが、
その場合でも本発明によれば乗算が不要で１／ｆ８〔秒
〕間にそのタップ数分の加（□□□算を行かうだけでよ
い。

本発明では標本化速度低減に際し信号帯域外の量子化雑
音を圧縮するための任意のフィルタ特性が回路的々負担
増加外しに実現できるため、非線形符号化のみ々らず高
精度々線形符号化を実現［７得る。

また本発明では高速のディジタル演算回路が極めて簡略
化されるので、ＬａＩ化が容易で、その結果低価格、小
形、低消費電力の符号器を実現し得る。

さらに本発明ではＡ／Ｄ変換の帰還ループに含まれる予
測積分器１６け必ずしもディジタル的に実現する必要は
なく、これをアナログ積分器に置き換えることによって
Ｄ／人変換器１７ヲ不要にすることもできる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の標本化速度変換器の動作を説明する図、第３図は
本発明に用いられる標本化速度変換器の別の構成例であ
る。第４図は公知技術に基づ〈オーバサンプル符号器の
構成例を示す図、第５図はオーバサンプル符号化技術の
原理・動作を説明する図、第６図及び第７図はそれぞれ
オーバサンプル符号器に用いられるディジタルＦＩＲフ
ィルタ及びディジタルＩＩＲフィルタの構成例を示す図
である。図に於て、参照数字１０け予測機能をもつ高速Ａ／Ｄ変
換器、２２は標本化速度変換器、２３はディジタル積分
器、２０１ｔデイジタルＩＩＲフイルタ、２１１１再標
本化スイッチ、２２１　＃′ｉカウンタ、２２２ｔ〜２
２２、はＲＯＭ（読出し専用メモリ）、２２３．〜２２
３３は加減算ユニッ）、２２４．〜２２４３は単位遅延
回路である。Ｇ階オ　５　図ＯｆＭ２７Ｍオ６図Ｏｆ、″’ｔ！Ｔｓ

Claims

【特許請求の範囲】

（１）少なくとも１次の予測積分処理を行なうとともに
ナイキスト周波数よりも高い第１の標本化周波数で２値
量子化を行なうことによりＡ／Ｄ変換し、該Ａ／Ｄによ
る２値出力から前記第１の標本化周波数の１／Ｎ（Ｎは
整数）の第２の標本化周波数で高精度符号系列を得るオ
ーバサンプル符号化方法であって、前記第１の標本化周
波数で動作する予測積分処理を第２の標本化周波数で動
作する巡回形積分処理と前記第１の標本化周波数で動作
する非巡回形補正処理とに分離し、該非巡回形補正処理
と標本化周波数低減のための帯域制限処理とを一括して
非巡回形間引き処理として統合し、前記非巡回形間引き
処理を前記Ｎのｋ（整数）倍のタップ数として、ｋ×Ｎ
個の前記Ａ／Ｄ変換による２値出力に応じて加算的ある
いは減算的にｋ組の累算を行なうとともに、該ｋ組の累
算結果が前記第１の標本化周波数で出力されるなかから
Ｎ標本点毎に取り出すことにより行ない、前記非巡回形
間引き処理された信号に対し、前記巡回形積分処理を施
すことにより前記高精度符号系列を得ることを特徴とす
るオーバサンプル符号化方法。
（２）少なくとも１次の予測積分器を含みナイキスト標
本化周波数より高い標本化周波数で２値量子化を行なう
Ａ／Ｄ変換器と、該Ａ／Ｄ変換器の２値量子化出力に応
じ加減算制御される複数組の累算器と、該複数組の累算
器に予め計算され蓄積されたデータを供給する読出し専
用メモリと、前記複数組の累算器より順次累算出力を抽
出し累算値を０にクリアするスイッチと、前記スイッチ
から得られる前記複数組の累算器の出力を積分する積分
器とを含んで構成されることを特徴とするオーバサンプ
ル符号化装置。