JPH03500717A - 応答速度の関数である可変分解能を備えたディジタル送信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 速度の関数である可変分解能を備えた ディジタル送信機 発明の背景 １、発明の分野 本発明は、検出されたパラメータの関数として出力を発生するものである。

２、従来技術の説明 パラメータを検出し、検出されたパラメータを表す出力を発生する送信機は、産 業用プロセス制御システムで広汎に使用されてきた。大部分の送信機はもともと アナログ電気回路を使用したが、低価格かつ低電力のディジタル・エレクトロニ クス（および特に、マイクロコンピュータ・システム）の発展は、送信機機能の 少なくともあるものをディジタル回路を使って実行するディジタル送信機を考慮 することを魅力的なものにした。

ディジタル送信機に対する関心が増したにも拘らず、一般的なプロセス制御パラ メータ（圧力および温度等のような）を検出するために使用される大部分のセン サは、ディジタル・センサ出力ではなくアナログ・センサ出力を発生する。

アナログ・センサ出力を使用するディジタル送信機は、アナログ情報をディジタ ル化するためのアナログ拳ディジタル（７，／　Ｄ　’）変換器を必要とする。

電力上の制約のため、ディジタル送信機の回路設計では、出力速度と出力分解能 の間で妥協を行なうことが一般的に必要である。高速応答を必要とするアプリケ ーションがある一方、高分解能を必要とするアプリケーションもあるので、通常 、これらの妥協は全てのユーザを満足させるものではない。

発明の要約 本発明は、アナログ・センサを使用し、Ａ／Ｄ変換器のハードウェアに対する再 構成または変更を必要とすることなく、分解能の関数として速度（または応答時 間）を調節する能力を提供するディジタル送信機に関するものである。

本発明は、ある型式のＡ／Ｄ変換器では、ある時間にわたるディジタル出力の積 分平均は、量子化エラーを累積することなく、ある時間にわたるアナログ入力の 積分平均に近ずく（または比例する）傾向があるという認識に基づいている。

量子化エラーは、アナログ入力値と、Ａ／Ｄ変換器による各量子化に対するディ ジタル出力との間の差である。

これらの型式のＡ／Ｄ変換器の場合は、アナログ入力が変化した後の測定時間が 長ければ長い程、積分ディジタル出力に与えられる分解能は測定ノイズが量子化 エラーを超えるようになる点まで高められる。これらの型式のＡ／Ｄ変換器の場 合は、量子化の間に生じる量子化エラーは、後続の量子化に対する補正によって 相殺される傾向がある。

本発明では、濾波されたディジタル信号を発生するため、積分準連続非零復帰型 （ｉｎｔｅｇｒａｔｉｎｇ、　ｑｕａｓｉ−ｃｏｎｔｉｎｕｏｕｓ。

ｎｏｎ−ｒｅｚｅｒｏｅｄ）　Ａ　／　Ｄ変換器の出力がディジタル的に濾波さ れる。Ａ／Ｄ変換器の出力は、その更新時間が後続のディジタル濾波の時定数よ りも短いので、「準連続」として特徴付けられる。送信機の出力信号は、この濾 波されたディジタル信号の関数として供給される。

本発明の送信機の応答時間は、ディジタル・フィルタの応答時定数によって制御 される。したがって、比較的高速で比較的低い分解能をもたらすＡ／Ｄ変換器を 使用すること、およびディジタル・フィルタの応答時間の調節を用いて分解能を 制御することが可能である。

好ましい実施例では、ディジタル・フィルタが、マイクロコンピュータ・システ ムによるソフトウェア制御の下で実行される信号処理の一部として具備されるこ とができるので、本発明は、送信機の分解能および速度を変えるための非常に簡 単で容易な方法を提供する。

特定のアプリケーションに適するように送信機の性能を変えるためには、ディジ タル−フィルタリング・ソフトウェアを再構成することにより、濾波（フィルタ ）定数を変更することだけが必要とされるに過ぎない。この濾波定数の変更は、 単にディジタル信号を送信機に供給するだけで実現することができる。

図面の簡単な説明 第１図は、本発明の速度の関数としての可変分解能機能を具体化したディジタル 送信機の電気的ブロック図である。

第２図は出力を時間の関数として示すグラフであり、ロング・カウント付きのＡ ／Ｄ変換器の出力を、１段および２段のディジタル・フィルタを使った本発明の 出力と比較するものである。

第３図は、本発明にしたがって、ディジタル・フィルタリングで実行されるステ ップを示すフローチャートである。

好ましい実施例の詳細な説明 第１図に示す２線式送信機１０は、本発明にしたがって速度の関数として変化す る可変分解能をもたらすディジタル送信機である。第１図に示すように、送信機 １０は・代表的には・産業用のプロセス制御システムに使用される２線式の４な いし２０ミリアンペアの電流ループ１３に接続された一対の端子１２および１４ を有する。ループ電流ｌ、は端子１２を介して送信機に流入し、端子１４を介し て送信機から流出する。送信機１０の電気回路のための全電力は電源１６による ループ電流から得られる。

第１図に示すように、送信機１０はアナログ・センサ１８、準連続非零復帰型積 分Ａ／Ｄ変換器２０、マイクロコンピュータ・システム２２、ディジタル・フィ ルタ２２Ａ１モデム２４、ディジタル・アナログ（Ｄ／Ａ）変換器２６、入出力 （Ｉ　１０）回路２８、ならびに電源１６を備える。

第１図に示す実施例では、端子１２および１４に接続された２線式ループ１３を 介した通信は、ループ１３におけるアナログ信号（アナログ・ループ電流ＩＬの 大きさを変えることによる）およびディジタル信号［典型的には、周波数シフト ・キー（ＦＳＸ）形式である］の形である。送信機１０は、選択された制御シス テムとインターフェースするように、所望通りの、同時（重畳）または交互形式 でアナログおよびディジタル信号をループに送ることができる。

アナログ・センサ１８は、例えば、通常は圧力または温度であるプロセス−パラ メータ１７を検出する。容量型圧力センサであることのできるアナログ・センサ １８は、検出されたパラメータ１７の関数として変化するアナログ部分を有する センサ出力１９を発生する。

センサ出力１９はＡ／Ｄ変換器２０に結合され、Ａ／Ｄ変換器２０はセンサ出力 １９のアナログ部分をディジタル化し、パラメータ１７を表わすディジタル化出 力２１をマイクロコンピュータ・システム２２に供給する。Ａ／Ｄ変換器２０が らのディジタル出力２１は、マイクロコンピュータ・システム２２内のディジタ ル・フィルタ２２Ａによってディジタル的に濾波され、パラメータ１７を表わす ディジタル濾波出力２３および２５を供給する。

第１のディジタル濾波出力２５はモデム２４に結合される。

モデム２４は、検出されたパラメータ１７を表わす変調されたディジタル出力を 、ライン２７に沿ってＩ１０回路２８に結合する。Ｉ１０回路２８は次に、電流 を社をパラメータ１７を代表する直列ディジタル表現で変化させる。変調は、ア ナログリレーブ電流Ｉｔ、に同時に重畳された低レベルのＦＳＫ信号でよいので 、アナログ電流およびＦＳＫ信号が互いに干渉することはない。別な方法として 、変調は、４〜２０ｍＡのアナログ信号の伝送をときどき中断するような、もっ と大きな振幅のベースバンド直列信号でもあってもよい。

第２のディジタル濾波出力２３はＤ／Ａ変換器２６に結合される。Ｄ／Ａ変換器 ２６は、ディジタル濾波出力２３を、パラメータ１７を表わすディジタル濾波ア ナログ出力２９に変換する。ディジタル濾波アナログ出力２９は、アナログの４ 〜２（１ｍＡのループ電流ＩＩ、の振幅を制御するためＩ１０回路２８に結合さ れる。

本発明は、特定の形式のＡ／Ｄ変換器を、そのＡ／Ｄ変換器からのディジタル信 号のディジタル・フィルタリングと共に使用することに基づいている。本発明に よれば、ディジタル・フィルタの時定数または応答時間は、送信機のアナログお よびディジタル出力を制御するため、マイクロコンピュータ・システム２２によ って発生される、濾波ディジタル出力２３．２５の出力分解能を制御する。

本発明は、特定の種類のＡ／Ｄ変換器では、出力の累積量子化エラーは、入力変 化後の時間の長さが増大するに従って零に近づくという認識に基づいている。そ のようなＡ／Ｄ変換器の出力はしたがって、出力がある時間にわたって累積また は積分されるとき、固有の量子化エラーを含まない。

そのようなＡ／Ｄ変換器の一例は、１９８６年４月２３日の出願にかかる［測定 回路Ｊ　（ｍｅａｓｕｒｅｍｅｎｔ　ｃｉｒｃｕｉｔ）と題されたロジャー・エ ル−フリック（Ｒｏｇｅｒ　Ｌ、　Ｐｒ１ｃｋ）による関連米国特許出願箱０６ ／８５５１７８号に記載されている。

この関連出願は本願と同じ譲受人に譲渡されており、引用によって本明細書に組 み込まれている。

この種のＡ／Ｄ変換器のさらにもう１つのの例は、引用によって本明細書に組み 込まれているティモジ−〇プライス（ＴｉＩＩｌｏｔｈｙ　Ｐｒ１ｃｅ）による 米国特許第４６２３８００号に記載された電荷バランス型電圧−周波数変換器で ある。

この種のＡ／Ｄ変換器は、比較的高速で、比較的低い分解能を有するディジタル 出力を発生するように構成することができる。これらのディジタル出力は次に、 ディジタル・フィルタ２２Ａによってディジタル的に濾波され、高速の更新時間 を有する高分解能の出力を供給する。Ａ／Ｄ変換器２０とディジタル・フィルタ の組合せの全体的な応答時間は、ディジタル・フィルタの応答時間の調節によっ て制御される。

フィルタは通常、出力応答がステップ入力変化の６３％に達するのに要する時間 の長さを考慮して評価される。

この評価法を使用すると、本発明による送信機の応答時間は、かなりのデッドタ イム（ｄｅａｄ　ｔｌｍｅ　）および一層高い分解能のＡ／Ｄ変換器を有するが 、送信機の分解能および速度を制御するためのディジタル・フィルタリングを有 しない送信機の応答時間と実質的に違わない。

しかし、本発明の利点は、本発明による送信機の応答を、デッドタイムを実質的 に含まない指数関数として現われるようにすることができることである。デッド タイムは、サンプリング速度およびマイクロコンピュータ・システム２２のフィ ルタリング計算時間の和（典型的に５０ミリ秒未満）に制限されるであろう。

制御システムはデッドタイムに対してよりもはるかに多く指数関数時定数に対し て許容性を有するので、本発明は一般的に、送信機に接続された所与の制御ルー プでの外乱またはノイズに対する、一層すぐれた制御精度および応答速度をもた らす。

本発明は、Ａ／Ｄ変換器２０の積分時間および更新時間を単に変えることに比べ て、大きな利点を有する。第１に、Ａ／Ｄ変換器２０の積分時間を変えることは 一般に／％−ドウエアの変更を伴なうが、ディジタル・フィルタの時定数は、ソ フトウェアの定数を変えるだけで簡単に再構成することができる。このことは、 ２線式ループを介して伝送され、モデム２４によって受信され、次にライン３１ に沿ってディジタル・フィルタ２２Ａに供給されるディジタル信号を介して、ユ ーザ自身が実行することができる。

したがって、ユーザは、２線式ループに接続された標準のオペレータ・インター フェース３０を介してディジタル・フィルタリング時定数を容易に再構成し、ま た送信機１０の性能を特定のアプリケーションに適合させることができる。

このことは、送信機１０の減衰を、速度と「ノイズ」の間で所望の釣合いになる ように調節することにより、簡単に行なわれる。送信機１０の出力は正しい値の 回りで振動するので、分解能の限界は量子化エラーとしてよりもむしろノイズと して現われるであろう。

本発明はまた、ディジタル学フィルタ２２Ａによって使用されるフィルタリング ・プログラムを変更することにより、簡単に実現可能な一層複雑なフィルタリン グ方式にとって有用である。一層複雑なフィルタリング方式の例には、適応（ａ ｄａｐｔｌｖｅ）フィルタリング技術がある。例えば、送信機１０は、パラメー タの大きなステップ変化に対して低分解能で迅速に応答し、小さなステップに対 しては高分解能でもっと遅く応答するようにできる。

本発明の利点を実現するためには、適当な種類のＡ／Ｄ変換器が使用されること が重要である。連続近似レジスタ（ＳＡＲ）、抵抗性はしご彩度換器、または記 憶された積分値が周期的に零にされる積分変換器は、いずれも適当でない。

むしろ、送信機１０で使用されるＡ／Ｄ変換器２０は、積分値が周期的に零にリ セットされｆｒ％Ｔ、高速サンプリングの準連続積分Ａ／Ｄ変換器である。

変換器に対する入力は、更新速度よりも大きいか、または等しい速度でサンプリ ングすることができ、積分器の入力オフセット・エラー電圧は、積分器に記憶さ れた積分値がリセットされない限り、周期的に零にすることができる。実質的に 更新がスキップされない状態で、Ａ／Ｄ変換器２０の出力が連続的に更新される ことも重要である。このことは、サンプリングまたは偽信号（ａｌ　Ｉａｓｆｎ ｇ）エラーが濾波出力の高分解能性能を制限しないことを保証する。

アナログセンサ１８が容量型圧力センサで、Ａ／Ｄ変換器２０が、前述のフリッ ク（Ｐｒｉｃｋ　）の特許出願に記載された種類の容量ディジタル（Ｃ／Ｄ）回 路である本発明の好ましい一実施例では、マイクロコンピュータ・システム２２ に供給されるディジタル化出力２１は、５０ミリ秒毎にマイクロコンピュータ・ システム２２に供給される１０ビツトの分解能を備えた直列ディジタル信号の形 態である。比較的短かい更新期間（５０ミリ秒）は送信機１０のデッドタイムを 微弱レベルに維持する。しかし、分解能（１０ビツト）は全てのアプリケーショ ンにとって十分ではない。

より長い更新期間（使用される特定のＡ／Ｄ変換器の性質による一層高い分解能 の出力を生じることになる）を選択するよりもむしろ、マイクロコンピュータ・ システム２２は、５０ミリ秒毎に受け取られる更新について、ディジタル・フィ ルタリングを実行する。このことは、基本的に、ディジタル・フィルタの時定数 に正比例する関係で分解能を増大させる。前述のように、制御ループ状態では、 デッドタイムよりもむしろ指数関数型減衰を有する方がはるかに好ましい。

何故ならば、デッドタイムは、送信機出力に結合された制御装置に不安定性をも たらすからである。

第２図は、時間の関数としてのステップ入力変化に応答する送信機出力応答の理 想化された図である。第２図では、破線４０によって表わされた送信機入力は、 時間１−０で現われる０から１００％のステップ入力変化４２を有するものとし て示されている。本発明の送信機１０は、時間軸上において比較のために示され た更新時間ｔ　を有し５．これを符号４４で示している。

時間ｔ　の８倍の更新時間（すなわち８ｔｕ）を有するＡ／Ｄ変換器を備えた第 １送信機の応答を特性ライン４６で示す。第１の送信機出力と関連したかなりの 第１デツドタイム４８があることが理解できる。１６ｔ　の更新時間を有するＡ ／Ｄ変換器を備えた第２送信機の応答をライン５０で示すが、第２の送信機はそ の出力と関連した一層大きなデッドタイム５２を有する。

第１および第２の送信機は、Ａ／Ｄ変換器のカウント時間が大きくて高分解能を 実現できるものである。８ｔ　に等しいディジタル・フィルタ時定数を有する、 本発明による送信機１０の応答をライン５４で示す。この送信機１０は、５６に おいて既に、ステップ入力変化に応答し始めており、送信機１０の出力に関連し たデッドタイムは事実上存在しないことが理解できる。

２段ディジタル・フィルタを有する同じ送信機１０の応答をライン５８で示す。

このフィルタは、１ｘｔ　の時定数を有する第１ステージと、８×ｔ　の時定数 を有する第２ステージとを具備している。同様に、送信機１０はステップ入力変 化に迅速に応答し、実質的なデッドタイムは存在しない。

第２図はまた、本発明の２つの異なる実施例、すなわち、ディジタル・フィルタ が１段フィルタ（その出力を第２図の５４で示す）であるもの、およびディジタ ル、フィルタカ（，１つの追加ビットを備えた２段フィルタ（出力を第２図の５ ８に示す）であるものを示している。それぞれの場合、出力は、より長いカウン トを使ってもたらされるので、階段状ではなく指数関数的に上昇する。

単一段フィルタの場合は、パーセント表示の分解能は実質的にフィルタの時定数 に逆比例する。２極または２段フイルりを使用することにより、出力の超高周波 成分がフイ／）夕で除去され、向上された分解能が得られる。

第３図には、フィルタ２２Ａで使用されるディジタル・フィルタ・アルゴリズム の流れ図を示す。マイクロコンピュータ・システム２２の起動時に、６０で示す ように、フィルタ変数が０または他の開始値にセットされる。第１段のフィルタ 、すなわち、前置フィルタ６２はディジタル・データを処理する。

最初に、新しい入力が、６４で示すようにＡ／Ｄ変換器から取り込まれる。次に 、前置フィルタのルめの新し０出力値ＮＦＮ１が、６６に示すように、選択され たフィルタ・アルゴリズムを使って計算される。最後に、６８に示すように、旧 出力変数ＮＦＯ１が新しいＮＦＮｌの値にセットされ、前置フィルタ・アルゴリ ズムはＮＦＮｌの値を第２段のフィルり７０に供給する。

第３図の第２段フィルタ７０では、７２に示すように、選択されたフィルタ・ア ルゴリズムを使ってデータが濾波される。数値“Ｎ”は調節可能であり、フィル タの指数関数時定数を制御する。“Ｎ”は、例えば、フィルタ時定数を１：２５ ６の範囲に渡って変えるために０から７まで調節することができる。第３図の７ ４で示すように、新たに計算された出力値ＮＦＮ２がＤ／Ａ変換器２６およびモ デム２４に供給される。次に、旧フィルタ変数ＮＦＯ２は、７６において、新フ ィルタ値ＮＦＮ２に等しくなるようにセットされる。

これにより、更新時間ｔ　以内でフィルタの１サイクルが完了される。フィルタ は次に前置フィルタ６２および第２段フィルタ７０の処理を連続的に循環し、送 信機出力の連続的更新を行なう。

第２図および第３図に示す例では、１段および２段フィルタについて示したが、 所望ならば、さらに複雑なフィルタリングを実行することができる。前に述べた ように、本発明の範囲内で適応フィルタリング技術を組み込むことができる。

本発明のもう１つの利点は、分解能が、選択されるフィルタの時定数により、基 本的に直接改善されることである。

それらの入力のランダム・サンプルを取り、次の変換サイクルで最初から再び開 始する（零復帰により）幾つかのＡ／Ｄ変換器では、更新時間を増大させること は、時間の平方根である分解能の改善のみをもたらす。本発明によれば、Ａ／Ｄ 変換器２０は零に復帰せず、全ての読取りは互いに関連している。その結果、分 解能は増大された時定数の平方根としてではなく時定数の増大の関数として直接 帯られる。

本発明によれば、ユーザの必要性に応じて、高速応答、高分解能またはこれら２ つの組合せをもたらすディジタル送信機が提供される。ユーザは、速度または応 答時間、および分解能またはノイズの間の釣合いを取ることができるので、単一 の調節可能な製品で大量のアプリケーションを処理することができる。

好ましい実施例に関連して本発明を説明したが、本発明の精神および範囲から逸 脱することなく形式および細部において変更を行なうことができることを当業者 は認めるであろう。

国際調査報告

Claims (9)

【特許請求の範囲】
1. １．検出されたパラメータの関数であるアナログ信号を供給するための検出手段 と、 上記アナログ信号の準連続的な非零復帰積分平均であるディジタル信号を発生す るための積分型アナロク・ディジタル変換手段と、 上記ディジタル信号のディジタル・フィルタリングを行なって、ろ波されたディ ジタル信号を供給するための手段と、ろ波されたディジタル信号の関数として出 力信号を供給するための手段とから成る、検出されたパラメータの関数として出 力信号を供給するための送信機。
2. ２．ディジタル・フィルタリングのための手段がディジタル信号の１段ディジタ ル・フィルタリングを行なう請求項１の送信機。
3. ３．ディジタル・フィルタリングのための手段がディジタル信号の２段ディジタ ル・フィルタリングを行なう請求項１の送信機。
4. ４．第１の段がＡ／Ｄ変換器更新時間の１つの固定された等価時定数を有し、第 ２の段が調節可能な等価時定数を有する請求項３の送信機。
5. ５．ディジタル・フィルタリングのための手段がディジタル信号の適応フィルタ リングを実行する請求項１の送信機。
6. ６．ディジタル・フィルタリングのための手段がディジタル・コンピュータから 成る請求項１の送信機。
7. ７．積分型Ａ／Ｄ変換手段が電荷バランス型電圧一周波数変換器から成る請求項 １の送信機。
8. ８．検出手段が容量型センサから成り、積分型Ａ／Ｄ変換手段が電荷再バランス 型容量ディジタル変換器から成る請求項１の送信機。
9. ９．信号のディジタル・フィルタリングを行なうための手段が、完成された送信 機において調節可能である請求項１の送信機。