JPS61284126A - 位相比較回路 - Google Patents

位相比較回路

Info

Publication number
JPS61284126A
JPS61284126A JP12659085A JP12659085A JPS61284126A JP S61284126 A JPS61284126 A JP S61284126A JP 12659085 A JP12659085 A JP 12659085A JP 12659085 A JP12659085 A JP 12659085A JP S61284126 A JPS61284126 A JP S61284126A
Authority
JP
Japan
Prior art keywords
ground
frame timing
satellite
pulse
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12659085A
Other languages
English (en)
Inventor
Masanori Hiramoto
平本 正徳
Katsuhiko Tanahashi
棚橋 勝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12659085A priority Critical patent/JPS61284126A/ja
Publication of JPS61284126A publication Critical patent/JPS61284126A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Radio Relay Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 衛星通信用TDMA (時分割多元接続)装置の速度変
換回路に使用する位相比較回路として、地上側フレーム
タイミングパルスでセットされ、地上側フレームカウン
タのカウント値と第2外部設定値とを用いて得られたパ
ルスでリセットされるフリップフロップの出力と、衛星
フレームタイミングパルスとの論理積を取って出力がな
ければ、衛星フレームタイミングパルスが許容偏差内に
ある事を示す様にしたので、回路構成が簡単になる。
〔産業上の利用分野〕
本発明は、衛星通信用TDMA装置の速度変換回路に使
用される位相比較回路の改良に関するものである。
一般に、多数の地球局が共通の衛星中継器を使用してT
DMA方式で相互に通信を行う場合、各地球局から衛星
中継器の時間軸上で自局に割当られたタイムスロットに
入る様に送出されたバースト状の電波は、順次中継され
て各地球局で受信されて時分割多元接続が可能となる。
この様な動作を地上側フレームタイミングパルスや衛星
フレームタイミングパルス等を利用して行っているが、
通信衛星は地上から見て完全に静止している訳ではなく
常に成る範囲を移動しているので、ドツプラー効果によ
り受信したデータから抽出した衛星フレームタイミング
パルスの周期は衛星が地球局に近づく時は短くなり、遠
くなる時は長くなる。
そこで、各地球局は衛星フレームタイミングパルスの周
期がシフトしても回線品質に与える影響が少な(なる様
にすると共にそのシフトを吸収。
監視する部分と、地上回線連続データと衛星回線バース
トデータのフォーマット変換部分とを速度変換部に持た
せている。
第3図は地球局速度変換部のブロック図例を、第4図は
第3図の動作説明図を示す。
そこで、地上回線連続データを衛星側バーストデータに
速度変換して衛星中継器に送出する場合を例にして、第
4図を参照しながら第3図の動作を説明する。
先ず、地上回線連続データ(以下連続データと省略する
)と衛星回線バーストデータ(以下バーストデータと省
略する)の変換は1フレ一ム単位に行われるので、第4
図(a)に示す様に、連続データの内の1フレ一ム分(
図中のIFで示す)が例えば地上側のアドレスカウンタ
1で指定されたメモリAのアドレスに書込れると、次の
1フレ一ム分はメモリBの指定されたアドレスに書込ま
れ、順次1フレームずつ別のメモリにデータが書込まれ
る。
一方、既にデータが書込まれているメモリCのアドレス
と、同一アドレスを衛星側アドレスカウンタ2で指定し
て、書込まれた1フレ一ム分のデータが読出され、順次
1フレームずつ別のメモリからデータが読出され衛星中
継器に送出される。
そこで、地上側アドレスと衛星アドレスが同一メモリを
アクセスして書込み及び読出しが同時に行われると、デ
ータの欠落を生ずる可能性があるので、常に地上側フレ
ームタイミングパルスと受信した衛星側フレームタイミ
ングパルスの位相差を監視する必要がある。
又、地上側フレームタイミングパルスの周期は計算上求
めた衛星のフレームタイミングパルスの周期と同じに設
定するが、後者は前記の様にドツプラー効果によりシフ
トする。例えば、第4図(a)の点線で示す様に衛星フ
レームタイミングパルスdが矢印の様に左の方にシフト
して同じメモリをアクセスする可能性があるので、第4
図(b)に示す様に地上側フレームタイミングパルスと
衛星フレームタイミングパルスとの間に適当な位相差(
初期位相差と云い、第4図Tb)のeで示す)を初期位
相差設定部4で与える。
そして、地上側フレームタイミングパルスと衛星フレー
ムタイミングパルスの位相差がe±fの範囲内にあるか
否かを位相比較回路5で検出し、位相差がこの範囲外に
シフトした時は警報を出したり、或いは必要に応じて設
定された初期位相差の再設定などを行う。ここで21を
許容範囲と云う。
尚、受信した衛星側バーストデータから地上側連続デー
タに速度変換する場合、衛星側アドレスカウンタにより
メモリへの書込みが行われ、地上側アドレスカウンタに
より読出しが行なわれる事になるので初期位相差及び位
相比較は衛星側フレームタイミングパルスを基準として
行われる。
〔従来の技術〕
第5図は位相比較回路の従来例のブロック図を、第6図
は第5図のタイムチャートを示す。
地上回線連続データを衛星側バーストデータに速度変換
する場合について第6図を参照しながら、第5図の動作
を説明する。
第5図において、地上側フレームカウンタ6で地上側ク
ロックを用いて基準タイミングパルスをカウントし、そ
のカウント値が地上側フレームタイミング発生部7に加
えられる。
ここでは、そのカウント値は地上側フレームタイミング
パルスの周期を設定する為の第1外部設定値と比較され
一致した時にパルスを出力するので、所定の周期を持つ
地上側フレームタイミングパルスが得らる。このパルス
はセレクタ8−2を通って位相比較カウンタ8−3のロ
ード端子に加えられ、これにより上記の許容範囲2fを
設定する為の第2外部設定値がロードされ、位相比較カ
ウンタ8−3は動作を開始する(第6図−〇及び■参照
)。
一方、衛星フレームタイミングパルスかりタイミング回
路8−1で地上側フレームタイミングパルスと同期が取
られ、セレクタ8−2を通って位相比較カウンタのリセ
ット端子に加えられ、このカウンタ8−3はリセットさ
れる。
この時、地上側フレームタイミングパルスと衛星フレー
ムタイミングパルスの位相差が許容範囲内に在れば位相
比較カウンタ8−3のカウント値はキャリー出力が出る
前にリセットされるので、警報は送出されない(第6図
−〇、■参照)。
しかし、衛星フレームタイミングパルスがgの位置にく
ると、位相比較カウンタ8−3はリセットされた後、n
から動作を開始し、PFを計測し終る迄リセットされな
いので、ここからキャリーが出て警報が送出される。
又、hの場合はキャリーが出てからリセットされるので
同じく警報が出る(第6図−■〜■参照)。
尚、受信した衛星側バーストデータから地上側連続デー
タに速度変換する場合、上記と逆に衛星フレームタイミ
ングパルスでロードし、地上側フレームタイミングパル
スでリセットするが、動作は上記と同じである。
〔発明が解決しようとする問題点〕
しかし、位相比較カウンタは地上側フレームタイミング
パルスと衛星フレームタイミングパルスで制御されるが
、この2つのパルスの同期を取る為にリタイミング回路
等が必要となるので、回路構成が複雑になると云う問題
点がある。
〔問題点を解決するための手段〕
上記の問題点は、第1図に示す様に地上側フレームカウ
ンタのカウント値と第2外部設定値とを比較して該第2
外部設定値の位置でパルスを出力するデコーダ9−1と
、該地上側フレームタイミングパルスで状態が変化し、
該デコーダの出力パルスで元の状態に戻る第1の論理回
路9−2と、該第1の論理回路の出力状態が受信した衛
星フレームタイミングパルスの状態と一致するが否がを
検出する第2の論理回路9−3とから構成された本発明
の位相比較回路により解決される。
〔作用〕
本発明は、地上側フレームタイミング発生部7で得られ
た地上側フレームタイミングパルスでセットされ、地上
側フレームカウンタ6のカウント値と許容範囲を設定す
る為の第2外部設定値とがら得られたパルスでリセット
される第1の論理回路9−1の出力とは、地上側フレー
ムタイミングパルスと非同期の衛星フレームタイミング
パルスとを第2の論理回路9−3に加え、衛星フレーム
タイミングパルスフレームが許容範囲外にある時のみ出
力が送出される様にした。
こにより、リタイミング回路が不要となるので回路構成
が簡単な位相同期回路が得られる。
〔実施例〕
第1図は本発明のブロック図を、第2図は第1図のタイ
ムチャートを示す。
尚、第2図中左側の数字は第1図の同じ数字の部分のタ
イムチャートを示し、点線の部分が本発明の部分である
そこで、第2図を参照して第1図の動作を説明する。
地上側フレームカウンタ6で加えられたタイミングパル
スを基準クロックでカウントし、カウント値を地上側フ
レームタイミング発生部7とデコーダ9−1に加える(
第2図−〇〜■参照)。
前者から第1外部設定値に対応する周期を持つ地上側フ
レームタイミングパルスが得られ、第1の論理回路(例
えば、フリップフロップ)9−2をセットする(第2図
−■参照)。
尚、地上フレームタイミングパルスはこのセットとの間
に第2図−■に示す様な時間遅れが必要となる為、この
パルスはフリップフロップ10を通って(e −f )
だけ遅延させられる。
後者には上記の許容範囲を設定する為、第2外部設定値
Mが加えられているのでこれをデコードし、設定値Mの
位置のデコーダ出力でフリップフロップ9−2をリセッ
トする(第2図−■参照)。
そこで、設定された初期位相差の許容範囲の間だけ、ロ
ウの出力が第2の論理回路(例えば、アンド回路)に加
えられる。
一方、アンド回路9−3には例えばハイの非同期の衛星
フレームタイミングパルスが加えられても出力が出ない
ので警報は送出されず、衛星フレームタイミングパルス
が許容範囲内にある事を示す。
しかし、衛星フレームタイミングパルスが許容範囲外に
ある時はアンド回路9−3から警報が送出される(第2
図−■〜■参照)。
即ち、非同期の衛星フレームタイミングパルスをそのま
ま使用できる様にしたので、位相比較回路の構成が簡単
になる。
〔発明の効果〕
以上詳細に説明した様に、地上側フレームタイミングパ
ルスと非同期の衛星フレームタイミングパルスをそのま
ま利用できる様にしたので、回路構成が簡単になると云
う効果がある。
【図面の簡単な説明】
第1図は本発明のブロック図、 第2図は第1図のタイムチャート、 第3図は地球局速度変換部のブロック図、第4図は第3
図の動作説明図、 第5図は従来例のブロック図、 第6図は第5図のとタイムチャートを示す。 図において、 6は地上側フレームカウンタ、 7は地上側フレームタイミング発生部、9は位相比較回
路、 9−1はデコーダ、 9−2は第1の論理回路、 4−3は第2の論理回路、 lOはフリップフロップを示す。 &オB比較回路め従来ブタ・1のフb・ソ7ffl′4
5 図 ()(Qり針星−を仁練局 第5Dりりタイム−+〜−ト 15 6  片]

Claims (1)

  1. 【特許請求の範囲】 地上フレームカウンタのカウント値と第外部設定値とを
    比較して地上側フレームタイミングを発生する通信衛星
    用TDMA装置の速度変換回路において、 地上側フレームカウンタのカウント値と第2外部設定値
    とを比較して該第2外部設定値の位置でパルスを出力す
    るデコーダ(9−1)と、 該地上側フレームタイミングパルスで状態が変化し、該
    デコーダの出力パルスで元の状態に戻る第1の論理回路
    (9−2)と、該第1の論理回路の出力状態が受信した
    衛星フレームタイミングパルスの状態と一致するか否か
    を検出する第2の論理回路(9−3)とから構成された
    ことを特徴とする位相比較回路。
JP12659085A 1985-06-11 1985-06-11 位相比較回路 Pending JPS61284126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12659085A JPS61284126A (ja) 1985-06-11 1985-06-11 位相比較回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12659085A JPS61284126A (ja) 1985-06-11 1985-06-11 位相比較回路

Publications (1)

Publication Number Publication Date
JPS61284126A true JPS61284126A (ja) 1986-12-15

Family

ID=14938945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12659085A Pending JPS61284126A (ja) 1985-06-11 1985-06-11 位相比較回路

Country Status (1)

Country Link
JP (1) JPS61284126A (ja)

Similar Documents

Publication Publication Date Title
US4078228A (en) Loop data highway communication system
US3641274A (en) Synchronization system for communication information in pcm time division multiple access communication system
EP0103460B1 (en) Improvements in or relating to data interconnecting networks
US4429386A (en) Buffer arrangement of a PCM exchange system
US4339817A (en) Clock recovery circuit for burst communications systems
US5208809A (en) Communication network node
US4646291A (en) Synchronization apparatus in transmitting information on a simplex bus
US4574377A (en) Synchronization method and apparatus in redundant time-division-multiple-access communication equipment
KR20000076918A (ko) 무선 네트워크
EP0601777B1 (en) Clock phase adjustment between duplicated clock circuits
CA1117671A (en) Method and device for synchronizing digital transmissions via satellite
US4045618A (en) Device for synchronizing a binary data train in relation to a reference train
US3467779A (en) Oscillator synchronisation in digital communications systems
US4394758A (en) Synchronizing unit for receiving section of PCM station
EP0209313A2 (en) Clock synchronization circuit for a timer
JPS5915582B2 (ja) デイジタル位相同期方式
US5233608A (en) Method of and a device for receiving data packet form
JP2802143B2 (ja) ビット同期回路
JPH037298B2 (ja)
JPS58198937A (ja) デイジタルデ−タ伝送の同期補正方式
JPS63119342A (ja) ル−プ1巡遅延制御方式
JPS60187163A (ja) バツフアメモリ回路
JPS6031336A (ja) フレ−ム遅延補正回路
JPS6220450A (ja) バツフアメモリ制御方式
JPS58107752A (ja) 位相設定方式