JPH037298B2 - - Google Patents
Info
- Publication number
- JPH037298B2 JPH037298B2 JP5955184A JP5955184A JPH037298B2 JP H037298 B2 JPH037298 B2 JP H037298B2 JP 5955184 A JP5955184 A JP 5955184A JP 5955184 A JP5955184 A JP 5955184A JP H037298 B2 JPH037298 B2 JP H037298B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- time
- buffer memory
- out buffer
- relayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 description 16
- 238000001514 detection method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データ通信におけるローカルエリア
ネツトワーク用データ中継方式に関する。
ネツトワーク用データ中継方式に関する。
従来、この種のデータ中継方式には、衝突の検
出やキヤリア検出の機能を有するCSMA／CD方
式が多く採用されている。この中継方式は、第１
図の構成例および第２図の動作タイムチヤートに
示すように、時間ｔ１に中継されるデータａが受
信回路１に加えらると、受信イネーブル信号ｂと
受信データｃと受信クロツクｄとが検出され、そ
れぞれフアーストイン・フアーストアウト・バツ
フアメモリ３（TI社の74S225等）へ与えられる。
カウンタ４は、フアーストイン・フアーストアウ
ト・バツフアメモリ３に入力された受信データｃ
がフアーストイン・フアーストアウト・バツフア
メモリ３の出力にｋとして現れるまでの時間と、
フアーストイン・フアーストアウト・バツフアメ
モリ３における入力クロツクｄと出力クロツクｈ
との差と最大データ長とによつて決るフアースト
イン・フアーストアウト・バツフアメモリ３内に
記憶しておかねばならないデータ数を記憶するた
めの時間（ｔ６−ｔ３）を計数する。時間ｔ６に
なつて初めて、送信クロツクｈがフアーストイ
ン・フアーストアウト・バツフアメモリ３に加え
られ、この送信クロツクｈに同期して送信データ
ｋと送信イネーブル信号ｉとがフアーストイン・
フアーストアウト・バツフアメモリ３の出力から
得られる。これをうけた送信回路２は、中継され
たデータとしてｍを送信する。
出やキヤリア検出の機能を有するCSMA／CD方
式が多く採用されている。この中継方式は、第１
図の構成例および第２図の動作タイムチヤートに
示すように、時間ｔ１に中継されるデータａが受
信回路１に加えらると、受信イネーブル信号ｂと
受信データｃと受信クロツクｄとが検出され、そ
れぞれフアーストイン・フアーストアウト・バツ
フアメモリ３（TI社の74S225等）へ与えられる。
カウンタ４は、フアーストイン・フアーストアウ
ト・バツフアメモリ３に入力された受信データｃ
がフアーストイン・フアーストアウト・バツフア
メモリ３の出力にｋとして現れるまでの時間と、
フアーストイン・フアーストアウト・バツフアメ
モリ３における入力クロツクｄと出力クロツクｈ
との差と最大データ長とによつて決るフアースト
イン・フアーストアウト・バツフアメモリ３内に
記憶しておかねばならないデータ数を記憶するた
めの時間（ｔ６−ｔ３）を計数する。時間ｔ６に
なつて初めて、送信クロツクｈがフアーストイ
ン・フアーストアウト・バツフアメモリ３に加え
られ、この送信クロツクｈに同期して送信データ
ｋと送信イネーブル信号ｉとがフアーストイン・
フアーストアウト・バツフアメモリ３の出力から
得られる。これをうけた送信回路２は、中継され
たデータとしてｍを送信する。
したがつて、このような従来例によると、中継
するデータａが受信され、中継されたデータｍと
して送信するまでに、かなりの時間を必要とする
ために、送効率が低下し、折角、衝突検出やキヤ
リヤ検出の機能を役立たせるべきCSMA／CD方
式を適用するも、その利点が活かされないという
欠点があつた。
するデータａが受信され、中継されたデータｍと
して送信するまでに、かなりの時間を必要とする
ために、送効率が低下し、折角、衝突検出やキヤ
リヤ検出の機能を役立たせるべきCSMA／CD方
式を適用するも、その利点が活かされないという
欠点があつた。
本発明の目的は、中継されるデータが入力され
る前に、あらかじめ中継されるデータの前半部を
フアーストイン・フアーストアウト・バツフアメ
モリ、に書き込んでおくことによつて、上記従来
の欠点を除去し、中継によつて生ずる時間の遅延
を最少にすることのできるローカルエリヤネツト
ワークのデータ中継方式を提供することにある。
る前に、あらかじめ中継されるデータの前半部を
フアーストイン・フアーストアウト・バツフアメ
モリ、に書き込んでおくことによつて、上記従来
の欠点を除去し、中継によつて生ずる時間の遅延
を最少にすることのできるローカルエリヤネツト
ワークのデータ中継方式を提供することにある。
本発明によるデータ中継装置は、入力と出力と
により異なるクロツク信号で動作するフアースト
イン・フアーストアウト・バツフアメモリと、該
フアーストイン・フアーストアウト・バツフアメ
モリに中継されるデータフレームが入力されるま
でに、プリアンブルを書き込んでおくためのプリ
ライト手段とを含み、前記中継されるデータフレ
ームが前記フアーストイン・フアーストアウト・
バツフアメモリに入力されると、該中継されるデ
ータフレームに先だつて前記プリライト手段に書
き込まれているプリアンブルから中継を開始する
ことを特徴とする。
により異なるクロツク信号で動作するフアースト
イン・フアーストアウト・バツフアメモリと、該
フアーストイン・フアーストアウト・バツフアメ
モリに中継されるデータフレームが入力されるま
でに、プリアンブルを書き込んでおくためのプリ
ライト手段とを含み、前記中継されるデータフレ
ームが前記フアーストイン・フアーストアウト・
バツフアメモリに入力されると、該中継されるデ
ータフレームに先だつて前記プリライト手段に書
き込まれているプリアンブルから中継を開始する
ことを特徴とする。
次に、本発明によるデータ中継方式について実
施例を挙げ、図面を参照して説明する。
施例を挙げ、図面を参照して説明する。
第３図は本発明による実施例の構成を示すブロ
ツク図である。この中継装置は、受信回路１１
と、ORゲート１２と、ORゲート１３と、フア
ーストイン・フアーストアウト・バツフアメモリ
１４と、同期化回路１５と、リセツト・プリライ
ト回路１６と、ANDゲート１７と、ORゲート１
８と、そして送信回路１９とにより構成されてい
る。
ツク図である。この中継装置は、受信回路１１
と、ORゲート１２と、ORゲート１３と、フア
ーストイン・フアーストアウト・バツフアメモリ
１４と、同期化回路１５と、リセツト・プリライ
ト回路１６と、ANDゲート１７と、ORゲート１
８と、そして送信回路１９とにより構成されてい
る。
このように形成された中継装置の動作につい
て、第４図のタイムチヤートを参照して説明す
る。中継されるデータａが時間ｔ１に受信回路１
１に加えられると、受信回路１１は、回路のキヤ
リヤ検出時間だけ遅れた時間ｔ２に受信イネーブ
信号ｂを、また受信回路のフエーズロツク回路の
安定するまでの時間だけ遅れた時間ｔ５に受信デ
ータｃと受信クロツクｄとを送出する。時間ｔ１
においては、すでにフアーストイン・フアースト
アウト・バツフアメモリ１４にプリアンブル部が
書き込まれているものとする。リセツト・プリラ
イト回路１６の出力におけるプリライトクロツク
ｎとプリライトデータｐとリセツト出力ｍとがそ
れぞれ“０”の場合には、ORゲート１２および
ORゲート１３は動作上は無視できる。したがつ
て、時間ｔ５において、フアーストイン・フアー
ストアウト・バツフアメモリ１４は受信クロツク
信号ｄにより受信データｃと受信イネーブル信号
ｂとを書き始める。
て、第４図のタイムチヤートを参照して説明す
る。中継されるデータａが時間ｔ１に受信回路１
１に加えられると、受信回路１１は、回路のキヤ
リヤ検出時間だけ遅れた時間ｔ２に受信イネーブ
信号ｂを、また受信回路のフエーズロツク回路の
安定するまでの時間だけ遅れた時間ｔ５に受信デ
ータｃと受信クロツクｄとを送出する。時間ｔ１
においては、すでにフアーストイン・フアースト
アウト・バツフアメモリ１４にプリアンブル部が
書き込まれているものとする。リセツト・プリラ
イト回路１６の出力におけるプリライトクロツク
ｎとプリライトデータｐとリセツト出力ｍとがそ
れぞれ“０”の場合には、ORゲート１２および
ORゲート１３は動作上は無視できる。したがつ
て、時間ｔ５において、フアーストイン・フアー
ストアウト・バツフアメモリ１４は受信クロツク
信号ｄにより受信データｃと受信イネーブル信号
ｂとを書き始める。
一方、時間ｔ２において、受信イネーブ信号ｂ
は同期化回路１５に入力され、送信回路１９用の
クロツク信号に同期した出力として、同期化受信
イネーブル信号ｇを時間ｔ３に送出する。同期化
受信イネーブル信号ｇは、ORゲート１８を通つ
てANDゲート１７を活性化する。フアーストイ
ン・フアーストアウト・バツフアメモリ１４に、
送信回路１９から送信クロツク信号ｊが読出しク
ロツク信号ｋとなつて与えられると、送信イネー
ブル信号ｈと送信データｌとが出力側に得られ
る。時間ｔ３において出力する送信イネーブル信
号ｈと送信データｌとは、あらかじめ書き込まれ
ているプリアンブル部である。あらかじめ書き込
まれているプリアンブルの長さは、受信イネーブ
ル信号ｂが出力される時間ｔ２からフアーストイ
ン・フアーストアウト・バツフアメモリ１４に書
き込みを開始する時間ｔ５までの時間と、フアー
ストイン・フアーストアウト・バツフアメモリ１
４に書き込まれたデータが読出しクロツク信号ｋ
により読み出し可能となるまでの時間とを加え、
更に受信クロツク信号ｄと読出しクロツク信号ｋ
との偏差と最大データ長とによつて決まるバツフ
ア時間とを加えた分のデータ長になる。
は同期化回路１５に入力され、送信回路１９用の
クロツク信号に同期した出力として、同期化受信
イネーブル信号ｇを時間ｔ３に送出する。同期化
受信イネーブル信号ｇは、ORゲート１８を通つ
てANDゲート１７を活性化する。フアーストイ
ン・フアーストアウト・バツフアメモリ１４に、
送信回路１９から送信クロツク信号ｊが読出しク
ロツク信号ｋとなつて与えられると、送信イネー
ブル信号ｈと送信データｌとが出力側に得られ
る。時間ｔ３において出力する送信イネーブル信
号ｈと送信データｌとは、あらかじめ書き込まれ
ているプリアンブル部である。あらかじめ書き込
まれているプリアンブルの長さは、受信イネーブ
ル信号ｂが出力される時間ｔ２からフアーストイ
ン・フアーストアウト・バツフアメモリ１４に書
き込みを開始する時間ｔ５までの時間と、フアー
ストイン・フアーストアウト・バツフアメモリ１
４に書き込まれたデータが読出しクロツク信号ｋ
により読み出し可能となるまでの時間とを加え、
更に受信クロツク信号ｄと読出しクロツク信号ｋ
との偏差と最大データ長とによつて決まるバツフ
ア時間とを加えた分のデータ長になる。
ORゲート１８の入力における送信イネーブル
信号ｈは、時間ｔ６にならないと“１”にならな
いが、もう一方の入力となる同期化受信イネーブ
ル信号ｇがすでに“１”となつているので、OR
ゲート１８の出力ｉは時間ｔ３から“１”となつ
たまま、フアーストイン・フアーストアウト・バ
ツフアメモリ１４内にデータがなくなる時間ｔ１
２まで“１”となつている。送信回路１９にOR
ゲート１８の出力ｉと送信データｌとが与えられ
ると、中継されたデータｑが時間ｔ４から送信さ
れる。フアーストイン・フアーストアウト・バツ
フアメモリ１４には、あらかじめ書き込まれてい
るプリアンブルに続いて、つぎつぎとデータが書
き込まれ、つなぎ目の全くないプリアンブルが含
まれた形で送信される。
信号ｈは、時間ｔ６にならないと“１”にならな
いが、もう一方の入力となる同期化受信イネーブ
ル信号ｇがすでに“１”となつているので、OR
ゲート１８の出力ｉは時間ｔ３から“１”となつ
たまま、フアーストイン・フアーストアウト・バ
ツフアメモリ１４内にデータがなくなる時間ｔ１
２まで“１”となつている。送信回路１９にOR
ゲート１８の出力ｉと送信データｌとが与えられ
ると、中継されたデータｑが時間ｔ４から送信さ
れる。フアーストイン・フアーストアウト・バツ
フアメモリ１４には、あらかじめ書き込まれてい
るプリアンブルに続いて、つぎつぎとデータが書
き込まれ、つなぎ目の全くないプリアンブルが含
まれた形で送信される。
中継されるデータａが時間ｔ９で終ると、受信
回路１１の出力側における受信データｃと受信イ
ネーブル信号ｂと受信クロツク信号ｄとが時間ｔ
１０で終了する。フアーストイン・フアーストア
ウト・バツフアメモリ１４への書き込みは、この
ようにして終るが、内部に残つているデータをす
べて読出する時間ｔ１２までは読出しを続ける。
同期化回路１５の同期化受信イネーブル信号ｇは
時間ｔ１１において“０”となる。しかし、OR
ゲート１８の入力側における送信イネーブル信号
ｈが時間ｔ１２まで“１”であるから、フアース
トイン・フアーストアウト・バツフアメモリ１４
内のデータがなくなるまで、中継されたデータｑ
が送信されることになる。時間ｔ１２でORゲー
ト１８の出力ｉが“０”になると、ANDゲート
１７は送信クロツク信号ｊを不活性にし、読出し
クロツク信号ｋを“０”となつたままの状態にお
いて、これ以上フアーストイン・フアーストアウ
ト・バツフアメモリ１４の読出しをしないように
する。同時に、リセツト・プリライト回路１６に
使用して、時間ｔ１２からｔ１３までフアースト
イン・フアーストアウト・バツフアメモリ１４を
リセツトし、更に時間ｔ１３からｔ１４までの間
に必要な数だけ、ORゲート１２、ORゲート１
３を通してプリアンブルを書き込んでおく。この
書き込みでは、受信イネーブル信号ｂは“０”の
状態におかれている。
回路１１の出力側における受信データｃと受信イ
ネーブル信号ｂと受信クロツク信号ｄとが時間ｔ
１０で終了する。フアーストイン・フアーストア
ウト・バツフアメモリ１４への書き込みは、この
ようにして終るが、内部に残つているデータをす
べて読出する時間ｔ１２までは読出しを続ける。
同期化回路１５の同期化受信イネーブル信号ｇは
時間ｔ１１において“０”となる。しかし、OR
ゲート１８の入力側における送信イネーブル信号
ｈが時間ｔ１２まで“１”であるから、フアース
トイン・フアーストアウト・バツフアメモリ１４
内のデータがなくなるまで、中継されたデータｑ
が送信されることになる。時間ｔ１２でORゲー
ト１８の出力ｉが“０”になると、ANDゲート
１７は送信クロツク信号ｊを不活性にし、読出し
クロツク信号ｋを“０”となつたままの状態にお
いて、これ以上フアーストイン・フアーストアウ
ト・バツフアメモリ１４の読出しをしないように
する。同時に、リセツト・プリライト回路１６に
使用して、時間ｔ１２からｔ１３までフアースト
イン・フアーストアウト・バツフアメモリ１４を
リセツトし、更に時間ｔ１３からｔ１４までの間
に必要な数だけ、ORゲート１２、ORゲート１
３を通してプリアンブルを書き込んでおく。この
書き込みでは、受信イネーブル信号ｂは“０”の
状態におかれている。
〔発明の効果〕
以上の説明により明らかなように、本発明によ
れば、中継されるデータが入力される前に、あら
かじめ中継されるデータのプリアンブル部をフア
ーストイン・フアーストアウト・バツフアメモリ
に書き込んでおき、中継されるデータを受信する
と、直ちに上記フアーストイン・フアーストアウ
ト・バツフアメモリに書き込まれていたデータを
送信することによつて、中継により生ずる時間の
遅延を少なくすることが可能となり、CSMA／
CD方式の利点を十分に役立てることができ、中
継システムの性能および信頼性を向上すべく大き
な効果が得られる。
れば、中継されるデータが入力される前に、あら
かじめ中継されるデータのプリアンブル部をフア
ーストイン・フアーストアウト・バツフアメモリ
に書き込んでおき、中継されるデータを受信する
と、直ちに上記フアーストイン・フアーストアウ
ト・バツフアメモリに書き込まれていたデータを
送信することによつて、中継により生ずる時間の
遅延を少なくすることが可能となり、CSMA／
CD方式の利点を十分に役立てることができ、中
継システムの性能および信頼性を向上すべく大き
な効果が得られる。
第１図は従来のデータ中継方式の構成例を示す
ブロツク図、第２図は、第１図の従来例の動作を
説明するためのタイムチヤート、第３図は本発明
によるデータ中継方式の実施例の構成を示すブロ
ツク図、第４図は、第３図の実施例における動作
を説明するためのタイムチヤートである。 図において、１１は受信回路、１２，１３，１
８はORゲート、１４はフアーストイン・フアー
ストアウト・バツフアメモリ、１５は同期化回
路、１６はリセツト・プリライト回路、１７は
ANDゲート、１９は送信回路である。
ブロツク図、第２図は、第１図の従来例の動作を
説明するためのタイムチヤート、第３図は本発明
によるデータ中継方式の実施例の構成を示すブロ
ツク図、第４図は、第３図の実施例における動作
を説明するためのタイムチヤートである。 図において、１１は受信回路、１２，１３，１
８はORゲート、１４はフアーストイン・フアー
ストアウト・バツフアメモリ、１５は同期化回
路、１６はリセツト・プリライト回路、１７は
ANDゲート、１９は送信回路である。
Claims (1)
- １ ローカルエリアネツトワークに適用されるデ
ータ中継装置において、入力と出力とにより異な
るクロツク信号で動作するフアーストイン・フア
ーストアウト・バツフアメモリと、該フアースト
イン・フアーストアウト・バツフアメモリに中継
されるデータフレームが入力されるまでにプリア
ンブルを書き込んでおくためのプリライト手段と
を含み、前記中継されるデータフレームが前記フ
アーストイン・フアーストアウト・バツフアメモ
リに入力されると、該中継されるデータフレーム
に先だつて前記プリライト手段に書き込まれてい
るプリアンブルから中継を開始することを特徴と
するデータ中継方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5955184A JPS60204145A (ja) | 1984-03-29 | 1984-03-29 | デ−タ中継方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5955184A JPS60204145A (ja) | 1984-03-29 | 1984-03-29 | デ−タ中継方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60204145A JPS60204145A (ja) | 1985-10-15 |
| JPH037298B2 true JPH037298B2 (ja) | 1991-02-01 |
Family
ID=13116499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5955184A Granted JPS60204145A (ja) | 1984-03-29 | 1984-03-29 | デ−タ中継方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60204145A (ja) |
-
1984
- 1984-03-29 JP JP5955184A patent/JPS60204145A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60204145A (ja) | 1985-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS594900B2 (ja) | クロック再生回路 | |
| US4215348A (en) | Method of and system for synchronizing data reception and retransmission aboard communication satellite | |
| EP0453110B1 (en) | Synchronisation of digital audio signals | |
| JPH037298B2 (ja) | ||
| JPS5915582B2 (ja) | デイジタル位相同期方式 | |
| JPS63115438A (ja) | 中継器 | |
| JPS619059A (ja) | 再生中継装置 | |
| JPS6144426B2 (ja) | ||
| US5233608A (en) | Method of and a device for receiving data packet form | |
| JPS5816773B2 (ja) | 局内位相同期方式 | |
| JPS63121346A (ja) | 中継器 | |
| JP3246096B2 (ja) | ディジタル機器の自己診断装置 | |
| JPS63200639A (ja) | フレ−ムアライナ | |
| SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
| JP3456009B2 (ja) | 通信方式 | |
| JPH0744522B2 (ja) | 位相同期回路 | |
| JPS61284126A (ja) | 位相比較回路 | |
| JPH0531981B2 (ja) | ||
| JPS6365741A (ja) | 再生中継回路 | |
| JPH01240963A (ja) | プロセッサ間通信装置 | |
| JPS5828982B2 (ja) | デイジタル信号再生中継装置 | |
| JPH0327131B2 (ja) | ||
| JPH0470016A (ja) | 非同期系のタイミング回路 | |
| JPS6331244A (ja) | ル−プ伝送装置 | |
| JPH023345B2 (ja) |