JPS61288239A - デ−タ転送方式 - Google Patents
デ−タ転送方式Info
- Publication number
- JPS61288239A JPS61288239A JP13103685A JP13103685A JPS61288239A JP S61288239 A JPS61288239 A JP S61288239A JP 13103685 A JP13103685 A JP 13103685A JP 13103685 A JP13103685 A JP 13103685A JP S61288239 A JPS61288239 A JP S61288239A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- transfer
- string
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔１既要〕
同一アドレス空間内でデータ列を移動する命令で転送方
向を認識して上位或いは下位データからアドレス単位毎
にデータを転送する。
向を認識して上位或いは下位データからアドレス単位毎
にデータを転送する。
本発明はデータ処理装置のデータ転送方式の改善に関す
るものである。
るものである。
従来同一アドレス空間内に於いて、成るデータ列を任意
のアドレスへ移動するにはデータ列の先頭からアクセス
単位毎に転送する為、転送するデータ列と転送先のエリ
アが重複している場合、重複部にデータが転送されてデ
ータ列の内容が破壊されることがある。此の為データ列
の移動に際しては転送先のエリアの位置を考慮しなけれ
ばならないと云う問題点があり、此の改善が強く望まれ
ていた。
のアドレスへ移動するにはデータ列の先頭からアクセス
単位毎に転送する為、転送するデータ列と転送先のエリ
アが重複している場合、重複部にデータが転送されてデ
ータ列の内容が破壊されることがある。此の為データ列
の移動に際しては転送先のエリアの位置を考慮しなけれ
ばならないと云う問題点があり、此の改善が強く望まれ
ていた。
データ処理装置に於いては同一アドレス空間内に於ける
データ転送命令が設けられていることがある。此の場合
データ転送命令には転送するデータ列の先頭アドレスＡ
１と転送先のアドレスＡ２が付記される。
データ転送命令が設けられていることがある。此の場合
データ転送命令には転送するデータ列の先頭アドレスＡ
１と転送先のアドレスＡ２が付記される。
従来のデータ転送命令では、転送すべきデータ列の先頭
からアクセス単位毎に、転送先のアドレスＡ２へ転送す
る。
からアクセス単位毎に、転送先のアドレスＡ２へ転送す
る。
従って若し転送するデータ列と転送先のエリアが重なる
場合には重複部にデータが転送され、データ列の内容が
破壊される結果となる。
場合には重複部にデータが転送され、データ列の内容が
破壊される結果となる。
此の為従来方式ではデータ列を移動する際には転送先エ
リアが重複しない様に考慮しなければならないと云う欠
点があった。
リアが重複しない様に考慮しなければならないと云う欠
点があった。
本発明の目的は上記欠点を除去したデータ転送方式を提
供することである。
供することである。
上記問題点は第１図に示す様に判定回路２を設け、主記
憶装置５内に格納されているデータ長がＬバイトで其の
先頭アドレスがＡＩである転送データを転送先の先頭ア
ドレスＡ２へ転送する場合、アドレスＡＩとアドレスＡ
２の大小を判定回路２により比較し、 若しアドレスＡ１がアドレスＡ２より大きい時はアクセ
ス単位毎に転送データをアドレスＡ２から昇順に移動を
行い、アドレスＡ１がアドレスＡ２より小さい時はアク
セス単位毎にアドレスＡ２＋Ｌ−１のアドレスから降順
にデータの移動を行うことにより解決される。
憶装置５内に格納されているデータ長がＬバイトで其の
先頭アドレスがＡＩである転送データを転送先の先頭ア
ドレスＡ２へ転送する場合、アドレスＡＩとアドレスＡ
２の大小を判定回路２により比較し、 若しアドレスＡ１がアドレスＡ２より大きい時はアクセ
ス単位毎に転送データをアドレスＡ２から昇順に移動を
行い、アドレスＡ１がアドレスＡ２より小さい時はアク
セス単位毎にアドレスＡ２＋Ｌ−１のアドレスから降順
にデータの移動を行うことにより解決される。
本発明に依ると同一アドレス空間内でデータ列を移動す
る場合、判定回路２により転送方向を認識して上位或い
は下位データからアドレス単位毎にデータを転送するの
でデータの破壊が起きることがないと云う効果が生まれ
る。
る場合、判定回路２により転送方向を認識して上位或い
は下位データからアドレス単位毎にデータを転送するの
でデータの破壊が起きることがないと云う効果が生まれ
る。
第１図は本発明に依るデータ転送方式の一実施例を説明
する図である。
する図である。
第２図は本発明に依るデータ転送方式の動作説明図であ
る。
る。
第３図は本発明に依るデータ転送方式の動作フローチャ
ートである。
ートである。
図中、１は制御部、２は判定回路、３は転送部、４はデ
ータバッファ、５は主記憶装置、６はプロセッサである
。
ータバッファ、５は主記憶装置、６はプロセッサである
。
本発明に依るデータ転送方式の動作概要を第２図に就い
て説明する。
て説明する。
今転送データ列の先頭アドレスを：Ａ１データ転送先の
アドレスを ：Ａ２ データ（バイト）長を ：Ｌ とする。尚アドレスは総てバイトアト・レスとする。
アドレスを ：Ａ２ データ（バイト）長を ：Ｌ とする。尚アドレスは総てバイトアト・レスとする。
■データ列を大きいアドレス方向に移動する場合（ＡＩ
＜Ａ２）の場合、 第２図（ａｌはメモリ５内に格納されているデータ列（
ＡＢＣＤＥＦＧＨ）を示し、其の内軌道するデータは（
ＣＤ Ｅ Ｆ）である。従ってデータ長しは４バイトで
ある。又此の転送データ列の先頭データ（Ｃ）のアドレ
ス、即ち転送データ列の先頭アドレスはＡ１である。
＜Ａ２）の場合、 第２図（ａｌはメモリ５内に格納されているデータ列（
ＡＢＣＤＥＦＧＨ）を示し、其の内軌道するデータは（
ＣＤ Ｅ Ｆ）である。従ってデータ長しは４バイトで
ある。又此の転送データ列の先頭データ（Ｃ）のアドレ
ス、即ち転送データ列の先頭アドレスはＡ１である。
今データ列（ＡＢＣＤＥＦＧＨ）の内、データ（Ｅ）の
アドレスをＡ２とし、前記転送データをアドレスＡ２へ
転送する場合に就いて述べる。
アドレスをＡ２とし、前記転送データをアドレスＡ２へ
転送する場合に就いて述べる。
此の場合データ（ＥＦ）のアドレスでは重複が起こり、
従来の方法ではデータ′が破壊される。
従来の方法ではデータ′が破壊される。
本発明では第２図ｔｂ＞に示す様に転送データ（ＣＤＥ
Ｆ）の内、先づ最後に位置するデータ（Ｆ）を転送する
。次に其の一つ前のデータ（Ｅ）を転送し、次に更に一
つ前のデータ（Ｄ）を転送し、最後に先頭データ（Ｃ）
を転送する。命令実行後の状態を第２図（Ｃ）に示す。
Ｆ）の内、先づ最後に位置するデータ（Ｆ）を転送する
。次に其の一つ前のデータ（Ｅ）を転送し、次に更に一
つ前のデータ（Ｄ）を転送し、最後に先頭データ（Ｃ）
を転送する。命令実行後の状態を第２図（Ｃ）に示す。
此の様にデータ列を大きいアドレス方向に移動する場合
（Ａ１＜Ａ２）には、転送データ（ＣＤＥＦ）の内一番
後のデータをＡ２＋Ｌ−１のアドレスへ移し、以後順次
アクセス単位に降順にデータを移動させる。
（Ａ１＜Ａ２）には、転送データ（ＣＤＥＦ）の内一番
後のデータをＡ２＋Ｌ−１のアドレスへ移し、以後順次
アクセス単位に降順にデータを移動させる。
■データ列を小さいアドレス方向に移動する場合（Ａ１
〉Ａ２）の場合、 此の場合は反対に転送データ（ＣＤＥＦ）の内一番前の
データから移動する。
〉Ａ２）の場合、 此の場合は反対に転送データ（ＣＤＥＦ）の内一番前の
データから移動する。
此の場合データ転送先のアドレスＡ２は第２図（ａ）に
示すデータ列（ＡＢＣＤＥＦＧＨ）の内、データ（Ａ）
のアドレスをＡ２“ とする。
示すデータ列（ＡＢＣＤＥＦＧＨ）の内、データ（Ａ）
のアドレスをＡ２“ とする。
従ってＡＩ＞Ａ２’ となる。此の場合には先づ先頭
のデータ（Ｃ）をアドレスＡ２’ へ移動す。
のデータ（Ｃ）をアドレスＡ２’ へ移動す。
第２図（ｄ）は此の時の状態を示している。次にデータ
（Ｄ）をデータ（Ｂ）の位置へ、更に次はデータ（Ｅ）
を移し、最後にデータ（Ｆ）を移し、命令実行後の状態
は第２図（ｅ）に示す様になる。
（Ｄ）をデータ（Ｂ）の位置へ、更に次はデータ（Ｅ）
を移し、最後にデータ（Ｆ）を移し、命令実行後の状態
は第２図（ｅ）に示す様になる。
以上が本発明に依る転送命令の実行内容の概要である。
従ってデータ転送命令を受けると制御部１は判定回路２
を動作させて転送データの先頭アドレスＡＩと転送先の
先頭アドレスＡ２の大小を比較し、比較結果に基づき上
記制御内容を転送部３へ指示し、此の指示に従って転送
部３は主記憶装置５の指定アドレスのデータをバッファ
４へ移した後再び転送先のアドレスへ戻し、此の操作を
繰り返して転送命令を実行する。
を動作させて転送データの先頭アドレスＡＩと転送先の
先頭アドレスＡ２の大小を比較し、比較結果に基づき上
記制御内容を転送部３へ指示し、此の指示に従って転送
部３は主記憶装置５の指定アドレスのデータをバッファ
４へ移した後再び転送先のアドレスへ戻し、此の操作を
繰り返して転送命令を実行する。
以上の説明を要約した動作フローチャートを第３図に示
す。尚第３図に於いてアドレスＡＩ、Ａ２にＸを付した
のは内部データを表している。
す。尚第３図に於いてアドレスＡＩ、Ａ２にＸを付した
のは内部データを表している。
以上詳細に説明した様に本発明によれば、データ列を移
動する際には転送先エリアが重複しない様に考慮しなけ
ればならないと云う繁雑さから開放されると云う大きい
効果がある。
動する際には転送先エリアが重複しない様に考慮しなけ
ればならないと云う繁雑さから開放されると云う大きい
効果がある。
第１図は本発明に依るデータ転送方式の一実施例を説明
する図である。 第２図は本発明に依るデータ転送方式の動作説明図であ
る。 第３図は本発明に依るデータ転送方式の動作フローチ十
−トである。 図中、１は制御部、２は判定回路、３は転送部、４はデ
ータバッファ、５は主記憶装置、６はプロセッサである
。
する図である。 第２図は本発明に依るデータ転送方式の動作説明図であ
る。 第３図は本発明に依るデータ転送方式の動作フローチ十
−トである。 図中、１は制御部、２は判定回路、３は転送部、４はデ
ータバッファ、５は主記憶装置、６はプロセッサである
。
Claims (1)
- 【特許請求の範囲】 同一アドレス空間内でデータ列を移動するデータ転送方
式であって、 データ長（Ｌ）の転送データの先頭アドレス（Ａ１）と
転送先の先頭アドレス（Ａ２）の大小を比較し、 該アドレス（Ａ１）が該アドレス（Ａ２）より大きい時
はアクセス単位毎に該アドレス（Ａ２）から昇順にデー
タの移動を行い、 該アドレス（Ａ１）が該アドレス（Ａ２）より小さい時
はアクセス単位毎に該アドレス（Ａ２）＋（Ｌ）−１の
アドレスから降順にデータの移動を行うことを特徴とす
るデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13103685A JPS61288239A (ja) | 1985-06-17 | 1985-06-17 | デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13103685A JPS61288239A (ja) | 1985-06-17 | 1985-06-17 | デ−タ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61288239A true JPS61288239A (ja) | 1986-12-18 |
Family
ID=15048522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13103685A Pending JPS61288239A (ja) | 1985-06-17 | 1985-06-17 | デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61288239A (ja) |
-
1985
- 1985-06-17 JP JP13103685A patent/JPS61288239A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62192849A (ja) | 計算機ネツトワ−クにおけるコマンド実行方式 | |
| US6687763B2 (en) | ATAPI command receiving method | |
| JPS61288239A (ja) | デ−タ転送方式 | |
| JPS63172343A (ja) | 命令先取り方式 | |
| JPH06195265A (ja) | キャッシュメモリの操作方法 | |
| JPH0285941A (ja) | データ処理システム | |
| JPS60120450A (ja) | バッファメモリ制御方式 | |
| JPH022440A (ja) | ファイル転送方式 | |
| JPS6097448A (ja) | メモリ・プロテクシヨン方式 | |
| JP2758768B2 (ja) | 二重化記憶装置 | |
| JPS6269348A (ja) | デ−タ転送装置 | |
| JPS62169246A (ja) | ログデ−タ処理方式 | |
| JPS5854478A (ja) | 主記憶制御方法 | |
| JPH02115958A (ja) | データ転送制御方式 | |
| JPS6126162A (ja) | 入出力制御方法 | |
| JP2837496B2 (ja) | データ転送制御方法 | |
| JPH01281553A (ja) | チャンネル制御方式 | |
| JPH0216657A (ja) | パーシャルライト制御方式 | |
| JPH01310463A (ja) | 緩衝記憶装置 | |
| JPS6027055A (ja) | 入出力チヤネル制御方式 | |
| JPS61100852A (ja) | デ−タ転送方式 | |
| JPH03192447A (ja) | 可変長データ処理装置 | |
| WO1989008885A1 (en) | Mirror disk ram system | |
| JPS6257045A (ja) | メモリ保護方式 | |
| JPS61213924A (ja) | 画面表示制御装置 |