JPS61288256A - 同期式デ−タ転送方式 - Google Patents
同期式デ−タ転送方式Info
- Publication number
- JPS61288256A JPS61288256A JP60129142A JP12914285A JPS61288256A JP S61288256 A JPS61288256 A JP S61288256A JP 60129142 A JP60129142 A JP 60129142A JP 12914285 A JP12914285 A JP 12914285A JP S61288256 A JPS61288256 A JP S61288256A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- register
- reception
- transmission
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 13
- 230000001360 synchronised effect Effects 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数の論理装置を含むデータ処理システムに関
し、特にデータ処理システム内のクロック源を共用する
論理装置間の同期式データ転送方式に関する。
し、特にデータ処理システム内のクロック源を共用する
論理装置間の同期式データ転送方式に関する。
従来、この種の論理装置間の同期式データ転送において
は、送信レジスタと受信レジスタの間の接続は極力短く
シ、接続線材の線長による遅延−間が１クロック未満で
あればｌクロックレートのデータ転送、２クロック未満
であれば２クロックレートのデータ転送（送信レジスタ
と受信レジスタが２クロック毎に更新され、データは２
クロック毎に転送される）を行う方式が知られていた。
は、送信レジスタと受信レジスタの間の接続は極力短く
シ、接続線材の線長による遅延−間が１クロック未満で
あればｌクロックレートのデータ転送、２クロック未満
であれば２クロックレートのデータ転送（送信レジスタ
と受信レジスタが２クロック毎に更新され、データは２
クロック毎に転送される）を行う方式が知られていた。
上述した従来のデータ転送方式では、物理的に遠く離れ
た論理装置間で大量のデータを転送する場合、転送幅を
２倍にして２クロックレートで転送するか、ｌクロック
レートで転送できる場所に中継用レジスタを設置する必
要がちシ、金物量が増加するという欠点がある。
た論理装置間で大量のデータを転送する場合、転送幅を
２倍にして２クロックレートで転送するか、ｌクロック
レートで転送できる場所に中継用レジスタを設置する必
要がちシ、金物量が増加するという欠点がある。
本発明はこのような欠点を解消できる同期式データ転送
方式を提供しようとするものである。
方式を提供しようとするものである。
本発明による同期式データ転送方式は、ある論理装置の
送信レジスタと他の論理装置の受信レジスタとを１クロ
ック以上２クロック未満の遅延時間を有する線材で接続
したことを特徴とする。
送信レジスタと他の論理装置の受信レジスタとを１クロ
ック以上２クロック未満の遅延時間を有する線材で接続
したことを特徴とする。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
本実施例のデータ処理システムは、クロック装置ｌから
論理装置２．３（ここでは２台の場合について示す）に
同一のクロックが供給されている。
論理装置２．３（ここでは２台の場合について示す）に
同一のクロックが供給されている。
クロック装置ｌはクロック発振器１０とクロック分配器
１１を含む。論理装置２（３）はクロック分配器２１
（３１）と送信レジスタ２０（受信レジスタ３０）を含
み、送信レジスタ２０と受信レジスタ３０は線材４で接
続されている。（論理装置２は受信レジスタその他、論
理装置３は送信レジスタその他を含んでいるが、ここで
は便宜上２図示説明は省略する）線材４は遅延時間αｔ
を持っていることを強調するため遅延素子の記法で示さ
れている。送信レジスタ２０と受信レジスタ３０はりの
供給を受ける。クロックの周期をＴｃとし、送信レジス
タ２０と受信レジスタ３０のクロックスキューをＴ８．
線材４０１ｍ当りの遅延時間を−（１±δ）とする。δ
は材質、３１１境によるバラツキを示す。送信レジスタ
２０の出力の立上り時間をＴ２゜受信レジスタ３００セ
ットアツプ時間をＴ８Ｕ、ホールド時間をＴ□０とする
。
１１を含む。論理装置２（３）はクロック分配器２１
（３１）と送信レジスタ２０（受信レジスタ３０）を含
み、送信レジスタ２０と受信レジスタ３０は線材４で接
続されている。（論理装置２は受信レジスタその他、論
理装置３は送信レジスタその他を含んでいるが、ここで
は便宜上２図示説明は省略する）線材４は遅延時間αｔ
を持っていることを強調するため遅延素子の記法で示さ
れている。送信レジスタ２０と受信レジスタ３０はりの
供給を受ける。クロックの周期をＴｃとし、送信レジス
タ２０と受信レジスタ３０のクロックスキューをＴ８．
線材４０１ｍ当りの遅延時間を−（１±δ）とする。δ
は材質、３１１境によるバラツキを示す。送信レジスタ
２０の出力の立上り時間をＴ２゜受信レジスタ３００セ
ットアツプ時間をＴ８Ｕ、ホールド時間をＴ□０とする
。
第２図で示す如く、送信レジスタ２０にはクロック毎に
転送データがセットされる。送信レジスタ２０の出力は
受信レジスタ３０のクロックを基準にするとＴ、十Ｔ８
の遅延時間をもつ。線材の長さがＬｍとするとその遅延
時間はＬ−ｔＷ（１±δ）であり。
転送データがセットされる。送信レジスタ２０の出力は
受信レジスタ３０のクロックを基準にするとＴ、十Ｔ８
の遅延時間をもつ。線材の長さがＬｍとするとその遅延
時間はＬ−ｔＷ（１±δ）であり。
Ｔｍｉｎ＝Ｔｙｍｉｎ−’ｒｓ十Ｌ＠し、（１−δ）〉
Ｔ、＋Ｔ、Ｄ（１）Ｔｍａｘ＝Ｔｙｍａｘ＋ＴＢ＋Ｌ−
ｔ、（１＋δ）＜２・Ｔｃ Ｔｓｕ （２）であれば
、第２図に示す如くクロック１で送信レジスタ２０にセ
ットされたデータＤ、が２クロック後に受信レジスタ３
０で受信される。
Ｔ、＋Ｔ、Ｄ（１）Ｔｍａｘ＝Ｔｙｍａｘ＋ＴＢ＋Ｌ−
ｔ、（１＋δ）＜２・Ｔｃ Ｔｓｕ （２）であれば
、第２図に示す如くクロック１で送信レジスタ２０にセ
ットされたデータＤ、が２クロック後に受信レジスタ３
０で受信される。
例えば、Ｔｃ＝８ｎｓ、Ｔ８＝１ｎｓ、ｔＷ＝４□４゜
δ＝０．１．Ｔ ＝Ｏ，Ｔ ｍ１ 、Ｔ
＝Ｔ ＝１ｒｍｉｎ Ｉ’ｍａＸ
ｎｓ ＢＵ ＨＤ ｎｓとする
と。
δ＝０．１．Ｔ ＝Ｏ，Ｔ ｍ１ 、Ｔ
＝Ｔ ＝１ｒｍｉｎ Ｉ’ｍａＸ
ｎｓ ＢＵ ＨＤ ｎｓとする
と。
式（１）より Ｌ〉２ Ｘ ｏ、ｃ、 ＞ ２−７７
ｍ式（２）より Ｌ＜ −＜ ２．９５ｍ４Ｘ１．１ なので、線長として２．７７ ｍ乃至２．９５ｍを選べ
ばよいことが分かる。
ｍ式（２）より Ｌ＜ −＜ ２．９５ｍ４Ｘ１．１ なので、線長として２．７７ ｍ乃至２．９５ｍを選べ
ばよいことが分かる。
以上説明したように９本発明は同期した送信レジスタと
受信レジスタとを１クロック以上２クロック未満の遅延
時間を有する線材で接続することにより、１クロックの
遅延時間では届かない２つの論理装置間で中継レジスタ
を使用せずに１クロックレートでデータ転送ができると
いう効果がある。
受信レジスタとを１クロック以上２クロック未満の遅延
時間を有する線材で接続することにより、１クロックの
遅延時間では届かない２つの論理装置間で中継レジスタ
を使用せずに１クロックレートでデータ転送ができると
いう効果がある。
以下余日
第１図は本発明の一実施例のブロック図、第２図は実施
例の動作を説明するタイムチャートである。 １・・・クロック装置、２．３・・・論理装置、４・・
・線材、１０・・・クロック発振器、２０・・・送信レ
ジスタ。 ３０・・・受信レジスタ、１１，２１．３１・・・クロ
ック分配器。
例の動作を説明するタイムチャートである。 １・・・クロック装置、２．３・・・論理装置、４・・
・線材、１０・・・クロック発振器、２０・・・送信レ
ジスタ。 ３０・・・受信レジスタ、１１，２１．３１・・・クロ
ック分配器。
Claims (1)
- １、クロック源を共用する複数の論理装置群からなるデ
ータ処理システムにおいて、論理装置群の中のある論理
装置の送信レジスタのデータを他の論理装置の受信レジ
スタに転送するデータ転送であって、送信レジスタと受
信レジスタが同一クロックで毎クロック更新され、２つ
のレジスタ間は１クロック以上かつ２クロック未満の遅
延時間を有する線材で接続されていることを特徴とする
同期式データ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60129142A JPH0671253B2 (ja) | 1985-06-15 | 1985-06-15 | 同期式デ−タ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60129142A JPH0671253B2 (ja) | 1985-06-15 | 1985-06-15 | 同期式デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61288256A true JPS61288256A (ja) | 1986-12-18 |
| JPH0671253B2 JPH0671253B2 (ja) | 1994-09-07 |
Family
ID=15002158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60129142A Expired - Lifetime JPH0671253B2 (ja) | 1985-06-15 | 1985-06-15 | 同期式デ−タ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0671253B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438508A (ja) * | 1990-06-04 | 1992-02-07 | Nec Corp | クロック供給装置 |
-
1985
- 1985-06-15 JP JP60129142A patent/JPH0671253B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0438508A (ja) * | 1990-06-04 | 1992-02-07 | Nec Corp | クロック供給装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0671253B2 (ja) | 1994-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7747888B2 (en) | Technique to create link determinism | |
| EP0961977B1 (en) | Method and apparatus for distributing a cycle clock to a plurality of bus nodes in a bus bridge | |
| US5392422A (en) | Source synchronized metastable free bus | |
| US6055285A (en) | Synchronization circuit for transferring pointer between two asynchronous circuits | |
| EP0943177B1 (en) | Clock vernier adjustment | |
| US5115455A (en) | Method and apparatus for stabilized data transmission | |
| US4811364A (en) | Method and apparatus for stabilized data transmission | |
| US4979190A (en) | Method and apparatus for stabilized data transmission | |
| US5335337A (en) | Programmable data transfer timing | |
| JPH01295539A (ja) | デマルチプレクサ装置 | |
| US6029253A (en) | Method for synchronizing data with a bi-directional buffer | |
| JPS61288256A (ja) | 同期式デ−タ転送方式 | |
| US12537714B2 (en) | One-line synchronous interface | |
| EP2036232B1 (en) | Method and apparatus for transmitting data in a flexray node | |
| KR100337059B1 (ko) | 탄성 버스 인터페이스 데이터 버퍼 | |
| JPH0675907A (ja) | データ伝送システム | |
| JPH0795738B2 (ja) | 双方向リンクを介して情報を伝送する方法と、この方法を実施するための装置 | |
| JPS62204359A (ja) | 同期式デ−タ転送方式 | |
| US6021505A (en) | Method and apparatus for updating a timer from multiple timing domains | |
| JPS6195648A (ja) | デ−タ転送方式 | |
| JPH04322356A (ja) | データ転送装置 | |
| JP2504615B2 (ja) | 信号伝達タイミング制御方式 | |
| JPS63147253A (ja) | 装置間データ転送方式 | |
| JPS63104547A (ja) | 同期式デ−タ転送方式 | |
| KR100300865B1 (ko) | 고속 동기식 직렬 통신 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |