JPS61289740A - 符号伝送方式 - Google Patents
符号伝送方式Info
- Publication number
- JPS61289740A JPS61289740A JP13239985A JP13239985A JPS61289740A JP S61289740 A JPS61289740 A JP S61289740A JP 13239985 A JP13239985 A JP 13239985A JP 13239985 A JP13239985 A JP 13239985A JP S61289740 A JPS61289740 A JP S61289740A
- Authority
- JP
- Japan
- Prior art keywords
- data
- code
- clock
- additional information
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 239000002131 composite material Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ伝送装置またはデータ処理装置の装置間
インタフェースにおける符号伝送方式に関する。
インタフェースにおける符号伝送方式に関する。
従来、装置間のデータ伝送において、装置と伝送路とを
トランス等を介して結合する場合、伝送路の直流分が遮
断される。このような場合、この種の伝送で用いられる
簡易な平衡符号としてバイフェーズ符号すなわちデータ
の101iたけ%1’に対してそれぞれ%Ql#または
%101を割)当てた符号が用いられている。このバイ
フェース符号を使用する符号伝送方式において、フレー
ム信号や72−ム信号などの低速付加情報をデータとと
もに転送する場合、第5図(a)、 (b)の様な回路
が使用される。
トランス等を介して結合する場合、伝送路の直流分が遮
断される。このような場合、この種の伝送で用いられる
簡易な平衡符号としてバイフェーズ符号すなわちデータ
の101iたけ%1’に対してそれぞれ%Ql#または
%101を割)当てた符号が用いられている。このバイ
フェース符号を使用する符号伝送方式において、フレー
ム信号や72−ム信号などの低速付加情報をデータとと
もに転送する場合、第5図(a)、 (b)の様な回路
が使用される。
図において、(a)は送信部、(b)は受信部を示し、
それぞれ伝送路を介してトランス結合している。
それぞれ伝送路を介してトランス結合している。
A、 B、 Cはそれぞれデータ、低速付加情報、クロ
ックで、データ人および低速付加情報BはクロツクCK
ビット同期しでいる。送信部ではデータAおよび低速付
加情報Bは否定回路43とエクスクル−シブオフ回路4
1.42とから成る符号化回路40においてバイフェー
ズ符号化され、クロックCも加えてそれぞれ駆動回路5
0,51.52を通じて3本の伝送路に送出される。こ
れらは受信部において受信回路60,61.62で受信
された後、復号回路70で元のデータ人、低速付加情報
BおよびクロックCに復号される。復号回路70は受信
回路60.61の出力をそれぞれクロックCの1/2周
期よシ短い時間遅延する遅延回路71゜72と、受信回
路62の出力のクロックを反転したクロックの立上)で
遅延回路71.72の出力を保持するフリップフロップ
73.74とから成り、フリップフロップ73.74で
それぞれデータA。
ックで、データ人および低速付加情報BはクロツクCK
ビット同期しでいる。送信部ではデータAおよび低速付
加情報Bは否定回路43とエクスクル−シブオフ回路4
1.42とから成る符号化回路40においてバイフェー
ズ符号化され、クロックCも加えてそれぞれ駆動回路5
0,51.52を通じて3本の伝送路に送出される。こ
れらは受信部において受信回路60,61.62で受信
された後、復号回路70で元のデータ人、低速付加情報
BおよびクロックCに復号される。復号回路70は受信
回路60.61の出力をそれぞれクロックCの1/2周
期よシ短い時間遅延する遅延回路71゜72と、受信回
路62の出力のクロックを反転したクロックの立上)で
遅延回路71.72の出力を保持するフリップフロップ
73.74とから成り、フリップフロップ73.74で
それぞれデータA。
低速付加情報Bの各ビットの前半を識別し復号するもの
である。
である。
上述の符号伝送方式では、送信部から受信部へ低速付加
情報を転送するための専用の伝送路を必要とし、配線効
率上不利である。
情報を転送するための専用の伝送路を必要とし、配線効
率上不利である。
・ 〔発明の目的〕
本発明の目的は、データ送信部よ)受信部へ低速付加情
報を伝送するための余分な伝送路を必要としない符号伝
送方式を提供することにある。
報を伝送するための余分な伝送路を必要としない符号伝
送方式を提供することにある。
本発明の符号伝送方式は、クロックとこのクロックに同
期するデータおよび低速付加情報とを転送するディジタ
ルインタ7エイスにおいて、データをバイフェーズ符号
化(データの%OItたは%11に対してそれぞれ’O
1’tたは%10’を伝送路符号とする)シ、この符号
に対して離散的にバイフェーズ符号則誤り(データの%
Olまたは一11K対してそれぞれ一00!またはtl
lzを伝送路符号とする)を起させることにより低速付
加情報を重畳する手段と、得られた符号則誤シ付バイ7
エーズ符号とクロックを並列伝送する手段とを有してい
る。
期するデータおよび低速付加情報とを転送するディジタ
ルインタ7エイスにおいて、データをバイフェーズ符号
化(データの%OItたは%11に対してそれぞれ’O
1’tたは%10’を伝送路符号とする)シ、この符号
に対して離散的にバイフェーズ符号則誤り(データの%
Olまたは一11K対してそれぞれ一00!またはtl
lzを伝送路符号とする)を起させることにより低速付
加情報を重畳する手段と、得られた符号則誤シ付バイ7
エーズ符号とクロックを並列伝送する手段とを有してい
る。
符号則誤シ付バイ7エーズ符号の各タイムスロット(1
ビツト)では、前半がデータと同じ符号であシ、後半は
低速付加情報が重畳されたが否かで異なる符号となる。
ビツト)では、前半がデータと同じ符号であシ、後半は
低速付加情報が重畳されたが否かで異なる符号となる。
したがって符号則誤シ付バイ7エーズ符号からデータお
よび低速付加情報を復号する場合、各タイムスロットの
前半と後半の符号を識別するようにすればよい。
よび低速付加情報を復号する場合、各タイムスロットの
前半と後半の符号を識別するようにすればよい。
次に本発明の実施例について図面を参照して説明する。
第1図および第2図はそれぞれ本発明の実施例を示し、
第1図はデータ伝送系の送信部、第2図は受信部のブロ
ック図、第3図、第4図はそれぞれ送信部、受信部の動
作を示すタイムチャートである。
第1図はデータ伝送系の送信部、第2図は受信部のブロ
ック図、第3図、第4図はそれぞれ送信部、受信部の動
作を示すタイムチャートである。
第1図および第3図に示すように、送信部においては送
信データ21.フレーム信号などの低速付加情報23お
よび送信クロック24が入力される。送信データ21お
よび低速付加情報23はクロック24に対しビット同期
がとられている。低速付加情報23とクロック24はノ
ア(NOR)回路1に入力し、その出力25と送信デー
タ21はエクスクル−シブオア(EX−OR)回路2に
印加され符号22を形成する。
信データ21.フレーム信号などの低速付加情報23お
よび送信クロック24が入力される。送信データ21お
よび低速付加情報23はクロック24に対しビット同期
がとられている。低速付加情報23とクロック24はノ
ア(NOR)回路1に入力し、その出力25と送信デー
タ21はエクスクル−シブオア(EX−OR)回路2に
印加され符号22を形成する。
もし低速付加情報23が連続して%ONでろるものとす
れば、送信データ21はEX−OR回路2において、N
OR回路1で反転された受信クロックによシバイフェー
ズ符号に変換される。すなわち送信データ21i(’O
’または%11のとき符号22はそれぞれ%01”また
は“101となる。
れば、送信データ21はEX−OR回路2において、N
OR回路1で反転された受信クロックによシバイフェー
ズ符号に変換される。すなわち送信データ21i(’O
’または%11のとき符号22はそれぞれ%01”また
は“101となる。
もし低速付加情報が%ljとなると、NOR回路1の出
力25のバイフェーズ符号変換用クロックはその部分の
み歯抜は状態とな、9、EX−OR回路2の出力はバイ
フェーズ符号則誤シを生じる。すなわち送信データカi
sQ#または%11のとき符号22はそれぞれ’ 00
1 tたは%11’となる。この符号則誤シ付バイフェ
ーズ符号22はドライバ回路3によル伝送路に送出され
る。またクロック24も同時にドライバ回路4により並
列に伝送路に送出される。
力25のバイフェーズ符号変換用クロックはその部分の
み歯抜は状態とな、9、EX−OR回路2の出力はバイ
フェーズ符号則誤シを生じる。すなわち送信データカi
sQ#または%11のとき符号22はそれぞれ’ 00
1 tたは%11’となる。この符号則誤シ付バイフェ
ーズ符号22はドライバ回路3によル伝送路に送出され
る。またクロック24も同時にドライバ回路4により並
列に伝送路に送出される。
第2図および第4図に示すように受信部においては、受
信回路5および6でそれぞれ送信部のドライバ3.4の
出力を受信し、符号22.クロッり24と同一の符号則
誤シ付バイフェーズ符号26.受信クロック27をそれ
ぞれ出力する。符号則誤シ付バイフェーズ符号26は遅
延回路7において最適位相(たとえばクロック1周期の
1/2以下の遅れ)に調整され、識別前信号28となる
。
信回路5および6でそれぞれ送信部のドライバ3.4の
出力を受信し、符号22.クロッり24と同一の符号則
誤シ付バイフェーズ符号26.受信クロック27をそれ
ぞれ出力する。符号則誤シ付バイフェーズ符号26は遅
延回路7において最適位相(たとえばクロック1周期の
1/2以下の遅れ)に調整され、識別前信号28となる
。
識別前信号28け一方で7リツプ70ツブ8のデータ入
力となシ、受信クロック27をインバータ回路11で反
転したクロックによシ符号26の各タイムスロットの前
半が識別され前半識別データ29を発生し、つづいてフ
リップフロップ9においてクロック正相で読み直され、
クロック27に同期する復号データ30となる。他方、
クリップ70ツブ10においては正相のクロックにより
符号26の各タイムスロットの後半が識別され、その反
転出力(後半識別データ31)はEX−OR回路12に
おいて受信データと排他的論理和がとられて復号低速付
加情報32となる。
力となシ、受信クロック27をインバータ回路11で反
転したクロックによシ符号26の各タイムスロットの前
半が識別され前半識別データ29を発生し、つづいてフ
リップフロップ9においてクロック正相で読み直され、
クロック27に同期する復号データ30となる。他方、
クリップ70ツブ10においては正相のクロックにより
符号26の各タイムスロットの後半が識別され、その反
転出力(後半識別データ31)はEX−OR回路12に
おいて受信データと排他的論理和がとられて復号低速付
加情報32となる。
以上説明した様に本発明によれば、簡易な回路によって
データと低速付加情報の伝送路を共有することかでき、
通常よシも配線効率を向上させることができる。
データと低速付加情報の伝送路を共有することかでき、
通常よシも配線効率を向上させることができる。
第1図および第2図は本発明の実施例を示し、それぞれ
第1図は送信部、第2図は受信部のブロック図、第3図
、第4図はそれぞれ第1図、第2図の動作を示すタイム
チャート、第5図(a)、 (b)は従来の符号伝送方
式を示すブロック図である。 1・・・・・・NOR回路、2・・・・・・EX−OR
回路、3,4・・・・・・ドライブ回路、21・・・・
・・送信データ、22・・・・・・符号則誤シ付バイフ
ェーズ符号、23・・・・・・送信低速付加情報、24
・・・・・・送信クロック、25・・・・・・変換用ク
ロック、5,6・・・・・・受信回路、7・・・・・・
遅延回路、8.9.10・・・・・・7リツプフロツプ
、11・・・・・・インバータ回路、12・・・・・・
EX−OR回路、26・・・・・・符号則誤り付バイフ
ェーズ符号、27・・・・・・受信クロック、28・・
・・・・識別前信号、29・・・・・・前半識別データ
、30・・・・・・復号データ、31・・・・・・後半
識別データ、32・・・・・・復号低速付加情報。
第1図は送信部、第2図は受信部のブロック図、第3図
、第4図はそれぞれ第1図、第2図の動作を示すタイム
チャート、第5図(a)、 (b)は従来の符号伝送方
式を示すブロック図である。 1・・・・・・NOR回路、2・・・・・・EX−OR
回路、3,4・・・・・・ドライブ回路、21・・・・
・・送信データ、22・・・・・・符号則誤シ付バイフ
ェーズ符号、23・・・・・・送信低速付加情報、24
・・・・・・送信クロック、25・・・・・・変換用ク
ロック、5,6・・・・・・受信回路、7・・・・・・
遅延回路、8.9.10・・・・・・7リツプフロツプ
、11・・・・・・インバータ回路、12・・・・・・
EX−OR回路、26・・・・・・符号則誤り付バイフ
ェーズ符号、27・・・・・・受信クロック、28・・
・・・・識別前信号、29・・・・・・前半識別データ
、30・・・・・・復号データ、31・・・・・・後半
識別データ、32・・・・・・復号低速付加情報。
Claims (1)
- クロックとそのクロックに同期するデータおよび低速付
加情報を転送するディジタルインタフェイスにおいて、
前記データをバイフェーズ符号化(データの“0”また
は“1”に対してそれぞれ“01”または“10”とす
る符号化)すると共に、離散的にバイフェーズ符号則誤
り(データの“0”または“1”に対してそれぞれ“0
0”または“11”とする符号化)を起させることによ
り前記低速付加情報を重畳し符号則誤り付バイフェーズ
符号を発生する手段と、前記符号則誤り付バイフェーズ
符号と前記クロックを並列伝送する手段とを有すること
を特徴とする符号伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13239985A JPS61289740A (ja) | 1985-06-18 | 1985-06-18 | 符号伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13239985A JPS61289740A (ja) | 1985-06-18 | 1985-06-18 | 符号伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61289740A true JPS61289740A (ja) | 1986-12-19 |
Family
ID=15080481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13239985A Pending JPS61289740A (ja) | 1985-06-18 | 1985-06-18 | 符号伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61289740A (ja) |
-
1985
- 1985-06-18 JP JP13239985A patent/JPS61289740A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0059724B1 (en) | Self-clocking data transmission system | |
| EP0040632B1 (en) | Data processing system with serial data transmission between subsystems | |
| JPS60217734A (ja) | マンチエスタデコ−ダ | |
| WO1983001134A1 (en) | Multiple source clock encoded communications error detection circuit | |
| JPH0828730B2 (ja) | シリアル・リンク上でのデータの伝送装置 | |
| CN108156557B (zh) | 数字音频接口的时钟及数据回复电路及回复方法 | |
| JPS61289740A (ja) | 符号伝送方式 | |
| WO1990007242A1 (en) | Apparatus and method for binary data transmission | |
| JPH06188858A (ja) | 相互に独立した2つのデジタル信号の伝送方法 | |
| JPS6324581B2 (ja) | ||
| JP2005142615A (ja) | マンチェスタ符号データ受信装置 | |
| JPS5947504B2 (ja) | デイジタル伝送方式 | |
| JPH04348638A (ja) | データ伝送方法 | |
| JP2751271B2 (ja) | ディジタル送受信装置 | |
| JPS62130037A (ja) | クロツク位相選択方法及びその装置 | |
| JPH0612880B2 (ja) | 復号器 | |
| JPS5814104B2 (ja) | 情報伝送方式 | |
| JP2880847B2 (ja) | 変復調装置 | |
| JPS61290827A (ja) | 光空間通信方式 | |
| JPS5863253A (ja) | デコ−ド・ロジツクを有するデイジタル直列インタフエ−ス | |
| JPS5885657A (ja) | デ−タ伝送方式 | |
| JPS62140539A (ja) | Cmi復号化回路 | |
| JPS58151753A (ja) | パルス通信方式 | |
| JPS62243448A (ja) | Cmi−nrz変換回路 | |
| JP2001251191A (ja) | マンチェスタ符号の復号回路 |