JPS61290507A - 制御方式 - Google Patents
制御方式Info
- Publication number
- JPS61290507A JPS61290507A JP60131775A JP13177585A JPS61290507A JP S61290507 A JPS61290507 A JP S61290507A JP 60131775 A JP60131775 A JP 60131775A JP 13177585 A JP13177585 A JP 13177585A JP S61290507 A JPS61290507 A JP S61290507A
- Authority
- JP
- Japan
- Prior art keywords
- window
- response
- control
- value
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Exchange Systems With Centralized Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、制御装置とその配下の装置との間の制御方式
に関する。
に関する。
制御信号と該制御信号に対する応答信号とにより配下装
置を制御する制御装置においては。
置を制御する制御装置においては。
制御信号送出から応答信号受信までのタイミングが、配
下装置正常時、ある範囲に規定されるため、該範囲を包
含する応答信号受信用ウィンドウを作成して、該ウィン
ドウの範囲内で応答信号を観測し、該ウィンドウの範囲
内に応答信号が返送されてきた場合には正常終了々し、
返送されてこない場合には異常終了として、Ａ常表示を
行う構成を採っている。
下装置正常時、ある範囲に規定されるため、該範囲を包
含する応答信号受信用ウィンドウを作成して、該ウィン
ドウの範囲内で応答信号を観測し、該ウィンドウの範囲
内に応答信号が返送されてきた場合には正常終了々し、
返送されてこない場合には異常終了として、Ａ常表示を
行う構成を採っている。
即ち、例えば、第２図に例示した如く、制御信号送出タ
イミングムによりウィンドウフリップフロップ１の出力
Ｂを“１“ とじ、該出力Ｂをウィンドウカウンタ２の
イネーブル端子に入れウィンドウカウンタ２を動作状態
とし、ウィンドウタイミングのカウントを開始する。
イミングムによりウィンドウフリップフロップ１の出力
Ｂを“１“ とじ、該出力Ｂをウィンドウカウンタ２の
イネーブル端子に入れウィンドウカウンタ２を動作状態
とし、ウィンドウタイミングのカウントを開始する。
ウィンドウタイミングのカウント途中で配下装置からの
応答信号送出タイミングＣが返送されてくると、ウィン
ドウクリップフロップ１及びウィンドウカウンタ２がリ
セットされ、ウィンドウカウンタ２の動作が停止し該ウ
インドウカウンタ２は、ウィンドウタイミングの上限値
に達しないため正常終了となる。この場合のタイムチャ
ートを示したものが第３図である。
応答信号送出タイミングＣが返送されてくると、ウィン
ドウクリップフロップ１及びウィンドウカウンタ２がリ
セットされ、ウィンドウカウンタ２の動作が停止し該ウ
インドウカウンタ２は、ウィンドウタイミングの上限値
に達しないため正常終了となる。この場合のタイムチャ
ートを示したものが第３図である。
一方、配下装置からの応答信号送出タイミングＣが返送
されずウィンドウカウンタ２が歩進を続けると、ウィン
ドウカウンタ２は、ウィンドウタイミングの上限を決め
る一致回路３で設定された値になり、異常表示信号りが
出力される。同時に、ウィンドウ７リツプフロツプ１及
びウィンドウカウンタ２がリセットされ本回路は初期状
態にもどる。尚、第２図においては。
されずウィンドウカウンタ２が歩進を続けると、ウィン
ドウカウンタ２は、ウィンドウタイミングの上限を決め
る一致回路３で設定された値になり、異常表示信号りが
出力される。同時に、ウィンドウ７リツプフロツプ１及
びウィンドウカウンタ２がリセットされ本回路は初期状
態にもどる。尚、第２図においては。
−数回路３は、ウィンドウカウンタ２の出力が全て“１
“の時に出力を出すようなアンドゲートで構成されてい
る例を示しである。この場合のタイムチャートを示した
ものが第４図である。
“の時に出力を出すようなアンドゲートで構成されてい
る例を示しである。この場合のタイムチャートを示した
ものが第４図である。
この種の制御部の構成とそのタイムチャートとして関連
するものには、例えば、「Ｄ１０形自動交換機 第６部
中央処理系装置」の中にある［Ｉ！１−ＣＴＬＪ が
挙げられる。
するものには、例えば、「Ｄ１０形自動交換機 第６部
中央処理系装置」の中にある［Ｉ！１−ＣＴＬＪ が
挙げられる。
このような制御方式は、ハード構成上は最小のものが得
られるが、ウィンドウタイミングが固定されているため
配下装置が特定され、応答時間の異なる配下装置が導入
されたり、制御装置を応答時間の異なるシステムに適用
しようとすると、それ専用の制御装置を新たに作成しな
ければならないという欠点があった。
られるが、ウィンドウタイミングが固定されているため
配下装置が特定され、応答時間の異なる配下装置が導入
されたり、制御装置を応答時間の異なるシステムに適用
しようとすると、それ専用の制御装置を新たに作成しな
ければならないという欠点があった。
本発明の目的は、前記従来技術の欠点をなくし、任意の
応答時間を持つ配下装置に適用可能な柔軟性のある制御
方式を提供することにある。８〔発明の概要〕 本発明は、この目的を実現するために、ウィンドウタイ
ミングの上限を決める一致回路の値を制御装置から自由
に設定できる構成としたものである。
応答時間を持つ配下装置に適用可能な柔軟性のある制御
方式を提供することにある。８〔発明の概要〕 本発明は、この目的を実現するために、ウィンドウタイ
ミングの上限を決める一致回路の値を制御装置から自由
に設定できる構成としたものである。
以下１本発明の一実施例を第１図を用いて説明する。
第１図は、第２図に示した従来技術による制御部を本発
明による方式で実現した場合の一例を示すものである。
明による方式で実現した場合の一例を示すものである。
即ち、従来技術では、−数回路３は、例えばアンドゲー
ト等により固定値に設定されていたが１本発明では、該
−数回路３を例えば、比較回路３１で構成し、該比較回
路３自の一方の入力Ａｏ〜Ａ％にウィンドウカウンタ２
の出力を入れ、他方の入力Ｂ３〜Ｂ％に制御装置内の設
定タイミングＥと設定値Ｆａ−Ｐ？Ｌにより自由にその
値を設定できる設定値７リツブ７ ｌロッジ４の出力を
入力し一致回路３を構成しウィンドウタイミングの上限
値を設定できるようにしたものである。
ト等により固定値に設定されていたが１本発明では、該
−数回路３を例えば、比較回路３１で構成し、該比較回
路３自の一方の入力Ａｏ〜Ａ％にウィンドウカウンタ２
の出力を入れ、他方の入力Ｂ３〜Ｂ％に制御装置内の設
定タイミングＥと設定値Ｆａ−Ｐ？Ｌにより自由にその
値を設定できる設定値７リツブ７ ｌロッジ４の出力を
入力し一致回路３を構成しウィンドウタイミングの上限
値を設定できるようにしたものである。
上記実施例では、−数回路５によりウィンドウタイミン
グの上限値を決定する実施例について述べたが、−数回
路５の値は固定ＫＬ、ウインドウカウ／り２の初期値を
可変にすることによりウィンドウタイミングを変化させ
る構成に対しても適用可能なことは容易に理解されると
ころである。
グの上限値を決定する実施例について述べたが、−数回
路５の値は固定ＫＬ、ウインドウカウ／り２の初期値を
可変にすることによりウィンドウタイミングを変化させ
る構成に対しても適用可能なことは容易に理解されると
ころである。
（発明の効果〕
以上述べたように１本発明によれば、任意の応答時間を
持つ配下装置に対して同一の制御装置で対処可能であり
、又ハードの共用化も図れるようＫなり、系全体として
の装置の小型化。
持つ配下装置に対して同一の制御装置で対処可能であり
、又ハードの共用化も図れるようＫなり、系全体として
の装置の小型化。
低コスト化が実現でき、又、同一の系においても配下装
置に応じてそのウィンドウタイミングを最適のものＫす
るととにより、処理能力向上を実現できるという効果が
ある。
置に応じてそのウィンドウタイミングを最適のものＫす
るととにより、処理能力向上を実現できるという効果が
ある。
第１図は本発明の一実施例の制御方式の説明図、第２図
は従来技術による制御方式を説明する図、第３図は正常
終了時のタイムチャート、第４図は異常終了時のタイム
チャートである。 １・・・ウィンドウ７リツプフロツプ ２・・・ウィンドウカウンタ ５・・・−数回路 ３１・・・比較回路 ４・・・設定値フリップフロップ。 寿 ｊ 図 第２図 ′Ｉ！：、５ 図 悄ンドウクイミ〉７ｂ上１良
は従来技術による制御方式を説明する図、第３図は正常
終了時のタイムチャート、第４図は異常終了時のタイム
チャートである。 １・・・ウィンドウ７リツプフロツプ ２・・・ウィンドウカウンタ ５・・・−数回路 ３１・・・比較回路 ４・・・設定値フリップフロップ。 寿 ｊ 図 第２図 ′Ｉ！：、５ 図 悄ンドウクイミ〉７ｂ上１良
Claims (1)
- １、制御信号と該制御信号に対する配下装置からの応答
信号とにより配下装置を制御する制御装置で、配下装置
に制御信号を送出してから返送されてくる応答信号を受
信するまでの時間が規定された時間内に入つている場合
にのみ正常応答として処理する構成を有する制御装置に
おいて、該規定時間の値を制御装置で設定するための制
御信号と該制御信号の値を保持する保持回路とを設け、
該設定時間を制御装置で任意の値に設定可能としたこと
を特徴とする制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131775A JPS61290507A (ja) | 1985-06-19 | 1985-06-19 | 制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60131775A JPS61290507A (ja) | 1985-06-19 | 1985-06-19 | 制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61290507A true JPS61290507A (ja) | 1986-12-20 |
Family
ID=15065859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60131775A Pending JPS61290507A (ja) | 1985-06-19 | 1985-06-19 | 制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290507A (ja) |
-
1985
- 1985-06-19 JP JP60131775A patent/JPS61290507A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61290507A (ja) | 制御方式 | |
| JPS61134828A (ja) | キ−入力装置 | |
| JPS5968069A (ja) | アクセス優先制御方式 | |
| EP0172343A2 (en) | Digital contrast control circuit for display unit | |
| KR880001742Y1 (ko) | 화면표시장치의 커서폭 확장회로 | |
| KR100197907B1 (ko) | 입-출력 인터페이싱 시스템 | |
| JPH03295495A (ja) | タイマー装置 | |
| JPH0222589B2 (ja) | ||
| JPS6167126A (ja) | 入出力モニタ分岐装置 | |
| JPH0389698A (ja) | Ｉｃカード | |
| JPS6346853B2 (ja) | ||
| JPH04192037A (ja) | 半導体集積回路 | |
| JPH0415809A (ja) | タイマ出力装置 | |
| JPH01150201A (ja) | 波形データ記憶装置 | |
| JPS58121432A (ja) | メモリ制御回路 | |
| JPH0290284A (ja) | 情報処理装置 | |
| JPS62256004A (ja) | プログラマブルコントロ−ラ | |
| JPS6292616A (ja) | 計数表示装置 | |
| BIRCK | A digital controller on a microcomputer basis | |
| JPS62107346A (ja) | 制御装置 | |
| JPS62245460A (ja) | 通信制御装置 | |
| JPS60207415A (ja) | リサイクリング回路 | |
| JPS60126831U (ja) | マイクロコンピユ−タのリセツト回路 | |
| JPS62229378A (ja) | 画面制御装置 | |
| JPS6168665A (ja) | 電子計算機における入出力制御装置 |