JPS61292440A - 発信制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 発信制御方式であって、変復調装置に伝送制御手順に基
づく通信モードを認識する認識手段を備え、処理装置か
ら送られてくるテストパターンを認識して、ダイヤル番
号の受信準備を行い、各種の通信モードのダイヤル番号
の受信を可能とする。

〔産業上の利用分野〕

情報処理の分野で、遠距離に配置された処理装置間のデ
ータを送受するのに、通信回線が広く用いられている。

この通信回線システムは、処理装置間に変復調装置と網
制御装置との一方システムを通信回線（公衆通信回線）
を介して他方のシステムに接続して構成されている。

この公衆通信回線における自動発信は、ＣＣＩＴＴ勧告
Ｖ、２４１００シリーズ及び２００シリーズを用いるも
のと、Ｖ、２５ｂｉｓによるものがある。前者は２００
シリーズ・インターフェースでダイヤル番号を送り、１
００シリーズ・インターフェースでデータ転送を行う。

後者はＶ、２４１００インターフエースのみを用いて、
ダイヤル番号をテキスト、フレームの形にして送る。

従って、システムはインターフェースに適合するように
構成することが必要となり、ダイヤル番号の自動発信が
伝送制御手順に煩わされずに行える発信制御方式が要望
されている。

〔従来の技術〕

Ｖ、２４１００シリース及び２００　シリーズ・インタ
ーフェースを用いる場合は、第３図に示すようにシステ
ムが構成される。

この構成の場合に、処理装置１は、２００シリーズ・イ
ンターフェース３−１を通じて、２進４桁のデータのダ
イヤル番号を直接、網制御装置３に送る。網制御装置３
が、この番号によって発呼して、回線が接続されると、
１００シリーズ・インターフェース３−２を介してデー
タ通信を行う。

Ｖ、２５ｂｉｓの１００シリーズ・インターフェースを
用いる場合は、第４図に示すようにシステムが構成され
る。

この場合は、Ｖ、２４１００シリーズ２−１のみにて接
続される。但し網制御装置３に変復調装置２が内蔵され
ている。此の場合には、処理装置１は発呼要求が生じる
と、伝送制御手順に定められた同期方式のテキスト　フ
レーム形式でダイヤル番号を送ればよい、然しなから、
このシステムはコストが安価である半面、網制御装置が
意識する伝送制御手順によって設定スイッチを選択して
セットされる必要があり、設定スイッチによって規定さ
れた手順でしか動作しなくなり、伝送制御手順に限定さ
れる。

〔発明が解決しようとする問題点〕

従来のＶ、２５ｂｉｓＯ方式は、コストが安価であるが
、予め伝送制御手順に合わて設定スイッチをセットして
おくので、伝送制御手順に自由度の無いものとなり、理
想的な自動発呼が困難であった。

本発明はこのような点にかんがみて創作されたもので、
簡易な構成で、伝送制御手順にわずられされることなく
自由に発呼の行える発信制御方式を提供することを目的
としている。

〔問題点を解決するための手段〕

変復調装置を内蔵する網制御装置の変復調装置に、伝送
制御手順のモードを認識する認識手段をもうける構成と
し、処理装置が送信に際して、テストパターンを送出す
るようにしである。

〔作用〕

処理装置に発呼要求が発生すると、まずテストパターン
を変復調装置に送る。変復調装置はテストパターンを認
識して、伝送制御手順モードのダイヤル番号受信準備を
することにより、自動発呼が可能となる。

〔実施例〕

第１図は本発明の一実施例であって、変復調装置２には
、伝送制御モードを認識する認識手段２１が設けてあり
、この認識手段２１は、下記のように構成されている。

シフトレジスタ２−１　とアンド回路２−２〜２−５と
フリップフロップ回路２−６とが設けである。シフトレ
ジスタ２−１の各ビットは、図に示すように各アンド回
路に接続されている。各アンド回路２−２〜２−５の出
力はフリップフロップ回路２−６に入力されるように認
識手段２１を構成する。

処理装置１が発呼要求をする場合に、テストパターンを
変復調装置２に送出するが、このテストパターンは、第
２図に示すように、形成する。

即ち、第２図（ａ）は、ＥＢＣＤＩＣ：７−ド系１７）
ＳＹＮ同期の場合のテストパターンであり、第２図中）
はＩＳＯコード系のＳＹＮ同期、第２図（Ｃ）は関歩同
期、第２図（ｄ＋はフレーム同期の場合のテストパター
ンである。

例えば、ＥＢＣＤｒＣコード系のＳＹＮ同期でデータの
転送を行うとして説明する。データ転送に先立って、処
理装置１はテストパターン（第２図（ａ））のｒｏｏｌ
ｌｏｏｌｏＪを変復調装置２に送る。変復調装置２はこ
れをシフトレジスタ２−１に受ける。第１図に示すよう
になる。

このシフトレジスタ２−１の各ビットはそれぞれアンド
回路２−２〜２−５に入力される。第１図の各アンド回
路の入力に付けられた丸印は、インバート回路を示して
いる。従って、この例の場合、即ち、ＥＢＣＤＩＣコー
ド系のＳＹＮ同期の場合アンド回路２−２が論理゛１゛
を出力し、該当するフリップフロップ回路２−６の個所
に論理“１゛をセットする。

変復調装置及び網制御装置は、フリップフロップ回路２
−６を監視して、該当する発呼準備を行い、ダイヤル番
号で回線接続をして、データを転送する。

以上の説明は、ＥＢＣＤＩＣコード系のＳＹＮ同期を例
に取って行ったが、ＩＳＯコード系のＳＹＮ同期、調歩
同期、フレーム同期も同様であり、アンド回路２−３．
２−４．２−５が論理“１°を出力され、手順モードが
、認識回路で認識されることとなる。

〔発明の効果〕

以上述べてきたように、本発明によれば、極めて簡易な
回路構成で、各伝送制御手順に適合した発信が自動的に
行えるものとなり、実用的に極めて有効である。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は本発
明のテストパターンの模式図、第２図（ａｌはＥＢＣＤ
ＩＣコード系のＳＹＮ同期のテストパターン、 第２図（ｂ）はＩＳＯコード系のＳＹＮ同期のテストパ
ターン、 第２図（Ｃ）は調歩同期のテストパターン、第２図（ｄ
ｌはフレーム同期のテストパターン、第３図は従来のｖ
、２４のインターフェースのシステム構成図、 第４図は従来のｖ、２５インターフエースのシステム構
成図である。 図において、　１は処理装置、２は変復調装置、３は網
制御装置、２１は認識手段である。 −一争ｔ Ｏ？０Ｏ１１００ ｏ＋ｚｔｚ。 オ才と明めテズＬハロ１−＞っ芋憂式゛品ｇｌＺ　　図 １功Ｖ２４のイシタフヒース＾シスｊムａｒｍ第３図

Claims (1)

1. 【特許請求の範囲】 処理装置（１）が変復調装置（２）を内蔵する網制御装
   置（３）と通信回線（４）を介して相互に接続されたシ
   ステムにおいて、 前記変復調装置（２）に、伝送制御手順に従ったコード
   形と電文フォーマットの各種モードを認識する認識手段
   （２１）を備え、前記処理装置（１）が送信に際してテ
   ストパターンを送出することによって、前記変復調装置
   （２）がモードを認識し、当該モードのダイヤル番号の
   受信準備を行うようにしたことを特徴とする発信制御方
   式。