JPS6162266A - デイジタル端末のインタフエ−ス方式 - Google Patents
デイジタル端末のインタフエ−ス方式Info
- Publication number
- JPS6162266A JPS6162266A JP59184831A JP18483184A JPS6162266A JP S6162266 A JPS6162266 A JP S6162266A JP 59184831 A JP59184831 A JP 59184831A JP 18483184 A JP18483184 A JP 18483184A JP S6162266 A JPS6162266 A JP S6162266A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- signal
- interface circuit
- interface
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Computer And Data Communications (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ディジタル端末のインタフェース方式に関す
る。
る。
音声交換様が空間分割現から時分制置へ移行するにとも
ない、音声、データ、画像等の情報をディジタル情報と
して、同一交換後で交換可能となりつつある。また時分
&1lffi又換機のξ1入にともない、中継回線、加
入者回線等の伝送路もディジタル伝送路とし、端末のデ
ィジタル端末化へといりた全ディジタル網の構築も進め
られ、いわゆるl8DN(I ntegratad 8
ervia*s Digtial Network )
網サービスの導入も進められている。そこにおけるディ
ジタルデータ伝送の標準化も図られ、ディジタル端末イ
ンタフェースとしてCCITTで、プリミティブインタ
フェースの勧告化も検討されている。
ない、音声、データ、画像等の情報をディジタル情報と
して、同一交換後で交換可能となりつつある。また時分
&1lffi又換機のξ1入にともない、中継回線、加
入者回線等の伝送路もディジタル伝送路とし、端末のデ
ィジタル端末化へといりた全ディジタル網の構築も進め
られ、いわゆるl8DN(I ntegratad 8
ervia*s Digtial Network )
網サービスの導入も進められている。そこにおけるディ
ジタルデータ伝送の標準化も図られ、ディジタル端末イ
ンタフェースとしてCCITTで、プリミティブインタ
フェースの勧告化も検討されている。
第7図は、かかるl5DNt−考慮された交換装置(デ
ィジタル交換機)NT2とディジタル端末装置(以下デ
ィジタル端末あるいは鵠に端末)TCEIの接続講成を
示す。その交換装ff12と端末1間のディジタル回線
は% nB+Dチャネルでインク7エースされている(
本発明では2B+Dチヤネル形成の一例で説明する)。
ィジタル交換機)NT2とディジタル端末装置(以下デ
ィジタル端末あるいは鵠に端末)TCEIの接続講成を
示す。その交換装ff12と端末1間のディジタル回線
は% nB+Dチャネルでインク7エースされている(
本発明では2B+Dチヤネル形成の一例で説明する)。
そこで、従来、ディジタル回線と勾末内制御装置(例え
ばマイクロコンピュータによるプロセッサ)とのインタ
フェースは、インタフェース装置IFKよ)、一定の手
順制御のもとに実現されている。第8因はかかる制御を
示す構成図である。
ばマイクロコンピュータによるプロセッサ)とのインタ
フェースは、インタフェース装置IFKよ)、一定の手
順制御のもとに実現されている。第8因はかかる制御を
示す構成図である。
図において、端末内の構成としては、プロセッサ(MC
)3の制御によジインタフエース回路(IP)1を介し
てディジタル回線へ接続される。第8図中のDS、D几
はそれぞれ送信ドライバ、受信ドライバである。ここで
、インタフェース回路4とプロセッサ3間には、CCI
TT勧告で指示される如く、プロセッサ3から起動信号
AR(ActiveRequexe )、 xラー信号
B S (Error Reaporce )の2信号
30と、インタフェース回路から起動信号AI (Ac
tive Indication)、 切断信号DI(
Dfactive Indication)、さらに、
エラー信号E I A、n、 C,D 4 VAWiの
信号の計6種の信号10を相互に通知できなければなら
ない。そこで、各信号情報は少なくとも有無の2値状態
が必要であ)、計8本の1lillWJ 線でインタフ
ェースされることになる。
)3の制御によジインタフエース回路(IP)1を介し
てディジタル回線へ接続される。第8図中のDS、D几
はそれぞれ送信ドライバ、受信ドライバである。ここで
、インタフェース回路4とプロセッサ3間には、CCI
TT勧告で指示される如く、プロセッサ3から起動信号
AR(ActiveRequexe )、 xラー信号
B S (Error Reaporce )の2信号
30と、インタフェース回路から起動信号AI (Ac
tive Indication)、 切断信号DI(
Dfactive Indication)、さらに、
エラー信号E I A、n、 C,D 4 VAWiの
信号の計6種の信号10を相互に通知できなければなら
ない。そこで、各信号情報は少なくとも有無の2値状態
が必要であ)、計8本の1lillWJ 線でインタフ
ェースされることになる。
従来例の7A8図に示す如く、プロセッサとインタフェ
ース回路との間の制御信号(手順を決定する信号は8ビ
ット情報線を必要とし、また、C(JTT勧告のプリミ
ティブを表ヌするためには、例えばプロセッサを理論上
のレイヤ2、インタフェースを物理的なレイヤ1とする
と、通信手順における各状態と制御信号(コード)との
対応をとるのが難かしく、特にエラー信号EIA、II
、C,Dは、その原因を示すために使用されるため、コ
ード化するとしても5状態(エラーなし含め)會表示す
る必要性から3ビット必要でa5L L不の制御信号
線を減せるだけであり、8あるいは7ビット情報線の複
雑な制御をインタフェース回路で行なわなければならな
い。
ース回路との間の制御信号(手順を決定する信号は8ビ
ット情報線を必要とし、また、C(JTT勧告のプリミ
ティブを表ヌするためには、例えばプロセッサを理論上
のレイヤ2、インタフェースを物理的なレイヤ1とする
と、通信手順における各状態と制御信号(コード)との
対応をとるのが難かしく、特にエラー信号EIA、II
、C,Dは、その原因を示すために使用されるため、コ
ード化するとしても5状態(エラーなし含め)會表示す
る必要性から3ビット必要でa5L L不の制御信号
線を減せるだけであり、8あるいは7ビット情報線の複
雑な制御をインタフェース回路で行なわなければならな
い。
本発明は、レイヤ1とレイヤ2及び回線との関係で、定
まる状態遷移と工2−状態の発生関係に着目し、レイヤ
1とレイヤ2間の制御情@線を減し、簡単にインタフェ
ース可能とするもので、レイヤlからレイヤ2、即ら、
インタフェース回路”xlpro−h−、−t″z“I
I&″(T?MitCil!OR°810
誓して、3ビットの変化情報を送ることで状態報告
7 、: 、Fを行なうことを特徴とし
ている。
まる状態遷移と工2−状態の発生関係に着目し、レイヤ
1とレイヤ2間の制御情@線を減し、簡単にインタフェ
ース可能とするもので、レイヤlからレイヤ2、即ら、
インタフェース回路”xlpro−h−、−t″z“I
I&″(T?MitCil!OR°810
誓して、3ビットの変化情報を送ることで状態報告
7 、: 、Fを行なうことを特徴とし
ている。
本発明は、インタフェース回路で各状ME対応した制御
情報を3ビット情報としてプロセッナ側へ通知すること
で、インタフェースにおけるプリミティブ制御は簡単と
なる。
情報を3ビット情報としてプロセッナ側へ通知すること
で、インタフェースにおけるプリミティブ制御は簡単と
なる。
第9図は本発明を説明する概略tlt成図である。
図に?いて、第8図と同じ符号は同じ対象の物を表し、
インタフェース回路4からプロセッサ3への状態通知を
3ビット情報の組合せにより可能としている。
インタフェース回路4からプロセッサ3への状態通知を
3ビット情報の組合せにより可能としている。
第1図は、本発明に係るディジタル端末の構成例を示す
図である。図において、ディジタル回線は、ドライバ回
路Da、DRを介してインタフェース回路4に接続され
ている。インタフェース回路4とプロセッサ3′とは本
発明に係る制御情報線の他、HDLC手順でデータのや
シとりをするHDLC手順インタフェース回路5、DM
A回路(ダイレクトメモリアクセス回路)7、メモリ(
几A11) 6を備え、ディジタル回線での通信情報(
Bチャネル使用)はスイッチ(SW)8、コーデック(
CODEC)9を通して電話機回路網11を介してスピ
ーカSPちるいはハンドセットIZBに接続される。ま
たスイッチ8を介してディジタルデータ端末器あるいは
別の電話機にも接続可能としている。またプロセッサは
直接キーボード(Key)13、表示器(LED)12
、各8人出力装置エルとも接続可f、tとしているO かかるディジタル端末TCEと交換装UNTとの情報の
やシと9は、第2図で説明される。第2図の左側には端
末から交換装置へ送信する情報の態様を示し、右側には
交換装置から端末へ送信する情報の態様を示している。
図である。図において、ディジタル回線は、ドライバ回
路Da、DRを介してインタフェース回路4に接続され
ている。インタフェース回路4とプロセッサ3′とは本
発明に係る制御情報線の他、HDLC手順でデータのや
シとりをするHDLC手順インタフェース回路5、DM
A回路(ダイレクトメモリアクセス回路)7、メモリ(
几A11) 6を備え、ディジタル回線での通信情報(
Bチャネル使用)はスイッチ(SW)8、コーデック(
CODEC)9を通して電話機回路網11を介してスピ
ーカSPちるいはハンドセットIZBに接続される。ま
たスイッチ8を介してディジタルデータ端末器あるいは
別の電話機にも接続可能としている。またプロセッサは
直接キーボード(Key)13、表示器(LED)12
、各8人出力装置エルとも接続可f、tとしているO かかるディジタル端末TCEと交換装UNTとの情報の
やシと9は、第2図で説明される。第2図の左側には端
末から交換装置へ送信する情報の態様を示し、右側には
交換装置から端末へ送信する情報の態様を示している。
ここで工。は、送信情報がない状態を示し、切断のパタ
ーンでもある。
ーンでもある。
I、は、端末側からのトレーニング1a号?示し、Lは
、交″IA装置側からのトレーニング信号を示している
。■、は一定のくシ返し信号でちるのに対し工、はフレ
ーム同期ビットF及び、トレーニング信 、号であるこ
とをビット位faAに10′を挿入して相手側へ送る信
号でちる。■。、工、は端末と交換装fff間の通信情
報((213+D)チャネル形式)である。
、交″IA装置側からのトレーニング信号を示している
。■、は一定のくシ返し信号でちるのに対し工、はフレ
ーム同期ビットF及び、トレーニング信 、号であるこ
とをビット位faAに10′を挿入して相手側へ送る信
号でちる。■。、工、は端末と交換装fff間の通信情
報((213+D)チャネル形式)である。
尚、交換装置側から送信するI、、I、の相違はビット
位[Aの071で識別される。
位[Aの071で識別される。
上記パターンの内容はあくまで一例であるが、かかる信
号のやりと9のシーケンスを第3図で説明する。
号のやりと9のシーケンスを第3図で説明する。
第3121は、交換装置と端末間のシーケンスの一例を
示す。′5e換装置に対して、端末が立上シ時(1’E
源が入シシステムがりきυめたとき)、インタフェース
回路は工。の信号を出す。交換装置側からの信号工0を
受信し、インタフェース回路はプロセッサからのA几信
号を受けて信号工、を送出する。
示す。′5e換装置に対して、端末が立上シ時(1’E
源が入シシステムがりきυめたとき)、インタフェース
回路は工。の信号を出す。交換装置側からの信号工0を
受信し、インタフェース回路はプロセッサからのA几信
号を受けて信号工、を送出する。
交換装置からの(f号I!を受信すると、インタフェー
ス回路は次に信号I、を送出し、交換装置側から信号工
、を受信することでプロセッサに対し、AI信号を出す
。
ス回路は次に信号I、を送出し、交換装置側から信号工
、を受信することでプロセッサに対し、AI信号を出す
。
斯して、通信状態となる。この通信状態から、インタフ
ェース回路が信号工0を交換装置側から受信すると切断
情報DIをプロセッサへ通知するとともに交換装置へI
oを送出する。
ェース回路が信号工0を交換装置側から受信すると切断
情報DIをプロセッサへ通知するとともに交換装置へI
oを送出する。
またエラー状報として4つの態様は、通信状態で、回線
が切れた場合の様に同期はずれを検出したときのEIn
信号、同期はずれからその後、信号■。あるいは工、を
受信した場合(この場合は交換装置側からの情報停止を
示す)のEIc信号、同期はずれ状態から信号工、を受
けたときの復旧を示すEIn信号、通信状態から信号I
、を受信したときのEIA信号の計4種ある。
が切れた場合の様に同期はずれを検出したときのEIn
信号、同期はずれからその後、信号■。あるいは工、を
受信した場合(この場合は交換装置側からの情報停止を
示す)のEIc信号、同期はずれ状態から信号工、を受
けたときの復旧を示すEIn信号、通信状態から信号I
、を受信したときのEIA信号の計4種ある。
尚、第3図中左側のIo〜工、の信号表示の横にちるF
、〜P1等は第4図で説明するインタフェース回路の各
状態を示す。
、〜P1等は第4図で説明するインタフェース回路の各
状態を示す。
第4図は、インタフェース回路の制御内容を示す図でち
る。図において% FI”””F4はインタフェース回
路での1つの安定な状態を示し、Bは第3図で示した端
末側から交換装置へ送信する処理を、r区は交換装置か
ら端末側で受信する処理を、Σコはプロセッサからイン
タフェース回路で受信する処理を、Glはインタフェー
ス回路からプロゞ′tへ9(lf hm3mt・口B’
(717”−X t、、1、回路の内部処理
を示している。
る。図において% FI”””F4はインタフェース回
路での1つの安定な状態を示し、Bは第3図で示した端
末側から交換装置へ送信する処理を、r区は交換装置か
ら端末側で受信する処理を、Σコはプロセッサからイン
タフェース回路で受信する処理を、Glはインタフェー
ス回路からプロゞ′tへ9(lf hm3mt・口B’
(717”−X t、、1、回路の内部処理
を示している。
まず缶状mlから別の状態への遷移する処理を、順次説
明する。
明する。
第4図中のp I→■→■F!は、プロセッサからの起
動による電源立上げ処理を示し、F、→■→■→F、は
交換装置からの起動による無信号確認処理を示し、L→
■→■→F6はトレーニング信号処理を示し、F1→■
→■→■→F、は肩効処理を示し、F、→O→■→O−
+F4はプロセッサからの指示のもと端末からの起動を
示し、F、→0→0→F、はトレーニング信号処理を示
し、F、→0→O→◎→F、は有効処理を示し、F4→
O→0→■→[相]→F、交換装置からの応答なく、タ
イムアウト切断処理を示し、F4→0→@ −+ P
、は交換装置からの信号待処理を示し、FM→■→[相
]→[株]→[相]→F、はタイムアウト処理を示し、
P6→の→[相]→F、はトレーニング信号処理を示し
、F +l→[相]→O→[株]→[株]→F丁は交換
装置からの起動に対する処理を示し、F6→[株]→@
→[相]→O−+Fsは同期外れ検出処理を示し、F、
→O→の→[相]→@→F。
動による電源立上げ処理を示し、F、→■→■→F、は
交換装置からの起動による無信号確認処理を示し、L→
■→■→F6はトレーニング信号処理を示し、F1→■
→■→■→F、は肩効処理を示し、F、→O→■→O−
+F4はプロセッサからの指示のもと端末からの起動を
示し、F、→0→0→F、はトレーニング信号処理を示
し、F、→0→O→◎→F、は有効処理を示し、F4→
O→0→■→[相]→F、交換装置からの応答なく、タ
イムアウト切断処理を示し、F4→0→@ −+ P
、は交換装置からの信号待処理を示し、FM→■→[相
]→[株]→[相]→F、はタイムアウト処理を示し、
P6→の→[相]→F、はトレーニング信号処理を示し
、F +l→[相]→O→[株]→[株]→F丁は交換
装置からの起動に対する処理を示し、F6→[株]→@
→[相]→O−+Fsは同期外れ検出処理を示し、F、
→O→の→[相]→@→F。
は交換装置からの切断処理を示し、工゛6→@→O→■
→■→F?は交換装置からの起角Iノ受イ3.処理を示
し、”8→@→@→@→[相]→F、はタイムアウト切
断処理を示し、Fフ→@→[相]→■→F、は交換装置
からの切断処理を示し、F、→@→■→[株]→F。
→■→F?は交換装置からの起角Iノ受イ3.処理を示
し、”8→@→@→@→[相]→F、はタイムアウト切
断処理を示し、Fフ→@→[相]→■→F、は交換装置
からの切断処理を示し、F、→@→■→[株]→F。
は交換装置からのトレーニングイボ号処理を示し、F、
→[株]→[相]→0→F8は同期外れ検出処理を示し
、F6→[株]→O−+[相]→@→F3は交換装置か
らの切断処理を示し、FS→[株]→e−+[相]→F
、は又換装詮からのトレーニング信号処理を示し、F、
−+@→[相]→O→F丁は同期復旧処理を示し、F8
→■→0→O→Fsはプロセッサからの指示のもとt末
側からの切断処理を示している。
→[株]→[相]→0→F8は同期外れ検出処理を示し
、F6→[株]→O−+[相]→@→F3は交換装置か
らの切断処理を示し、FS→[株]→e−+[相]→F
、は又換装詮からのトレーニング信号処理を示し、F、
−+@→[相]→O→F丁は同期復旧処理を示し、F8
→■→0→O→Fsはプロセッサからの指示のもとt末
側からの切断処理を示している。
即ち、各先頭の状態を中心に壬゛、は信号待ちを、F3
は起動待ちを、F4は信号待ちを、F、はトレーニング
信号、有効信号待ちを、F6はイf効信号。
は起動待ちを、F4は信号待ちを、F、はトレーニング
信号、有効信号待ちを、F6はイf効信号。
切断信号待ちを、F?はアクティブ状!コ、即ち通信状
at、Ill、はエラー処理を主として示している。
at、Ill、はエラー処理を主として示している。
そこで、本発明の着眼点唸、インタフェース回路からプ
ロセッサへの信号送出処理を全て3ビットの変化情報で
引渡すことにある。
ロセッサへの信号送出処理を全て3ビットの変化情報で
引渡すことにある。
第4図中のF2→F?の■におけるAI信号、F3→F
、の◎におけるAI信号、F4→F、の[相]における
DI信号、F1→Fjの[相]におけるDI信号、F、
−F、の[株]におけるAI信号、F6→F畠の0、P
6→F、の@、F6→F丁の@%Fa→P、の[相]、
の各AI、EI!l、DI、AI、DIの信号、F、→
F。
、の◎におけるAI信号、F4→F、の[相]における
DI信号、F1→Fjの[相]におけるDI信号、F、
−F、の[株]におけるAI信号、F6→F畠の0、P
6→F、の@、F6→F丁の@%Fa→P、の[相]、
の各AI、EI!l、DI、AI、DIの信号、F、→
F。
の[株]、F、→F、の[株]、F、→F畠の■、の各
DI。
DI。
EIA、EIBの信号、FA4F’、の@、@F、→F
6の[株]、F a−> F 丁の[株]、F、4Fs
の@、の各1’: I c rDI・EIc、EIo、
DIの信号の各信号を3ビットの変化情報として、プロ
セッサへ送出することで、インタフェース回路の処理は
非常に簡素化されることがわかる。
6の[株]、F a−> F 丁の[株]、F、4Fs
の@、の各1’: I c rDI・EIc、EIo、
DIの信号の各信号を3ビットの変化情報として、プロ
セッサへ送出することで、インタフェース回路の処理は
非常に簡素化されることがわかる。
そこで本発明の3ビットの変化情報として鮮5図に示す
如く、状jlFx〜F、とα、β、rのビット情報との
対応をとる。F□〜Fst−α=0.β=1゜γ= O
、F4〜F、 を(!==Q、 β=O,r=0.
F。
如く、状jlFx〜F、とα、β、rのビット情報との
対応をとる。F□〜Fst−α=0.β=1゜γ= O
、F4〜F、 を(!==Q、 β=O,r=0.
F。
をα=1.β=o、γ=o、Fsをα=1.β=0゜r
=1に対応させ、インタフェース回路での各状態をプロ
セッサへ3ビットで知らせる。
=1に対応させ、インタフェース回路での各状態をプロ
セッサへ3ビットで知らせる。
一方、プロセッサでは3ビットの変化点を知ることによ
)プリミティブインタフェースを満足していること示し
ている。図中のLayer I Layer2はレイ
ヤーlをインタフェース回路側、レイヤー2をプロセッ
サ側としプリミティブ信号はCCITT勧告にて使用さ
れているもので、その発生要因となるぶ因として、先に
説明した如く、回線とのインタフェース状態を知ること
が、できる。この原因を知るためにインタフェース回路
からの3ビットαβγの内容の変化で状態の変化を知る
ことかできる。
)プリミティブインタフェースを満足していること示し
ている。図中のLayer I Layer2はレイ
ヤーlをインタフェース回路側、レイヤー2をプロセッ
サ側としプリミティブ信号はCCITT勧告にて使用さ
れているもので、その発生要因となるぶ因として、先に
説明した如く、回線とのインタフェース状態を知ること
が、できる。この原因を知るためにインタフェース回路
からの3ビットαβγの内容の変化で状態の変化を知る
ことかできる。
尚、図中のXは同′ちるいは%1#のいずれでもよいこ
とを示す。
とを示す。
例えば、第4図で通信状態F、にあって、[株]→■−
+[株]の処理ルートは、切断パターンIoを受け、■
。を送出してF8に落着くが、第5図において、F 、
4 F 、の変化をα、β、rが%100’から5O
LO’へ変ることによシ0!6図のαが111→%01
.βが・0″−・1″、γが・O″−・O″でプリミテ
ィブイン エ、1、り7エースとしてD
I信号をプロセッサが得ることになる◎他の信号も同様
に全て満足している。
+[株]の処理ルートは、切断パターンIoを受け、■
。を送出してF8に落着くが、第5図において、F 、
4 F 、の変化をα、β、rが%100’から5O
LO’へ変ることによシ0!6図のαが111→%01
.βが・0″−・1″、γが・O″−・O″でプリミテ
ィブイン エ、1、り7エースとしてD
I信号をプロセッサが得ることになる◎他の信号も同様
に全て満足している。
本発明によれば、インタフェース回路からみると状態を
3ビットに縮退させてプロセッサ側へ通知し、プロセッ
サからはプリミティブインタフェース情報を得ることが
でき、インタフェース回路構成が簡単になり、プロセッ
サとインタフェース回路とのバス線も減らせ端末の構成
をコンパクト化できる。
3ビットに縮退させてプロセッサ側へ通知し、プロセッ
サからはプリミティブインタフェース情報を得ることが
でき、インタフェース回路構成が簡単になり、プロセッ
サとインタフェース回路とのバス線も減らせ端末の構成
をコンパクト化できる。
第1図は本発明に係る端末の構成図、第2図は交換装置
と端末間の信号パターンを説明する図、第3図社交換装
置と端末間の信号シーケンスを説明する図、第4図はイ
ンタフェース回路の処理説明図、第5図は本発明のイン
ク7エース情報の説明図、第6図は本発明のインタフェ
ース情報の変化要因を説明する図、第7図は端末と交換
装置の構成例、第8図は従来考えられる端末内部の回線
とのインタフェース構成図、第9図は本発明の端末内部
の回線とのインタフェース構成図である。 1:端末装置(TCE) 2:交換装置(NT) 3:プロセッサ(MC) 4:インク7工−ス回路(IF) λB、 ES C端末からインタフェース回路への制御
信号 α、β、r:インタフェース回路から端末への制御信号 〔rCE〕 10 、
− −泥 ? 図 ro □ 茅6目 !? N−q 区
と端末間の信号パターンを説明する図、第3図社交換装
置と端末間の信号シーケンスを説明する図、第4図はイ
ンタフェース回路の処理説明図、第5図は本発明のイン
ク7エース情報の説明図、第6図は本発明のインタフェ
ース情報の変化要因を説明する図、第7図は端末と交換
装置の構成例、第8図は従来考えられる端末内部の回線
とのインタフェース構成図、第9図は本発明の端末内部
の回線とのインタフェース構成図である。 1:端末装置(TCE) 2:交換装置(NT) 3:プロセッサ(MC) 4:インク7工−ス回路(IF) λB、 ES C端末からインタフェース回路への制御
信号 α、β、r:インタフェース回路から端末への制御信号 〔rCE〕 10 、
− −泥 ? 図 ro □ 茅6目 !? N−q 区
Claims (1)
- ディジタル回線へ接続されたディジタル端末において、
該端末内のプロセッサと前記ディジタル回線とのインタ
フェースをとる回路の状態を3ビットの情報の組合せの
変化によって識別することを特徴とするディジタル端末
のインタフェース方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184831A JPS6162266A (ja) | 1984-09-04 | 1984-09-04 | デイジタル端末のインタフエ−ス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59184831A JPS6162266A (ja) | 1984-09-04 | 1984-09-04 | デイジタル端末のインタフエ−ス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6162266A true JPS6162266A (ja) | 1986-03-31 |
Family
ID=16160063
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59184831A Pending JPS6162266A (ja) | 1984-09-04 | 1984-09-04 | デイジタル端末のインタフエ−ス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6162266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439897A (en) * | 1987-08-06 | 1989-02-10 | Canon Kk | Communication control unit |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753016A (en) * | 1980-07-24 | 1982-03-29 | Westinghouse Electric Corp | Solid state power controller and method of assembling same |
| JPS59103448A (ja) * | 1982-12-06 | 1984-06-14 | Seiko Epson Corp | データ送受信装置 |
-
1984
- 1984-09-04 JP JP59184831A patent/JPS6162266A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753016A (en) * | 1980-07-24 | 1982-03-29 | Westinghouse Electric Corp | Solid state power controller and method of assembling same |
| JPS59103448A (ja) * | 1982-12-06 | 1984-06-14 | Seiko Epson Corp | データ送受信装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439897A (en) * | 1987-08-06 | 1989-02-10 | Canon Kk | Communication control unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4215243A (en) | Automatic modem identification system | |
| EP0167351B1 (en) | Signal multiplexing circuit | |
| US5539811A (en) | Visual communication terminal apparatus for performing multiplex transmission of image and audio signals | |
| EP0153328B1 (en) | Data conference arrangement | |
| US4607364A (en) | Multimode data communication system | |
| CN1253679A (zh) | 数据链路同步的系统与方法 | |
| JPS6162266A (ja) | デイジタル端末のインタフエ−ス方式 | |
| US5457693A (en) | Data terminal control unit including table for efficiently making connections between data terminal equipments and between data terminal equipment and outside lines | |
| KR100196716B1 (ko) | 교환기내의 통신망 연동을 위한 공통선 메세지변환방법 | |
| US5748625A (en) | Inter-LAN connection method using ISDN | |
| US5600684A (en) | Automatic identification for digital conferencing | |
| JPH05158877A (ja) | ネットワークシステムの障害対策方法 | |
| JPS635648A (ja) | 回線終端装置 | |
| SU1584050A1 (ru) | Объединенна сеть документальной св зи | |
| RU2106008C1 (ru) | Управляемая от эвм телекоммуникационная установка | |
| JPH0549077A (ja) | R点クロツク自動切り替え方式 | |
| JPS6025348A (ja) | デ−タ伝送方式 | |
| JP2569638B2 (ja) | ローカルプロトコルを付加したトランスポートプロトコル | |
| KR100372998B1 (ko) | 아이에스디엔에서교환시스템연동방법 | |
| JP2707719B2 (ja) | 通信端末装置 | |
| JPS63228850A (ja) | 交換システム | |
| JP2842411B2 (ja) | データ通信方式 | |
| JPS62120757A (ja) | 加入者線信号方式 | |
| JPS6388952A (ja) | フアクシミリ装置 | |
| JPH01293048A (ja) | コンバータトランクの接続処理方式 |