JPS61294511A - プログラマブルコントロ−ラのモニタ装置 - Google Patents
プログラマブルコントロ−ラのモニタ装置Info
- Publication number
- JPS61294511A JPS61294511A JP60136167A JP13616785A JPS61294511A JP S61294511 A JPS61294511 A JP S61294511A JP 60136167 A JP60136167 A JP 60136167A JP 13616785 A JP13616785 A JP 13616785A JP S61294511 A JPS61294511 A JP S61294511A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- instructions
- programmable controller
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の属する技術分野］
本発明は、プログラマブルコントローラの内部メモリ状
態を適宜コード変換して表示するようにしたモニタ装置
に関する。
態を適宜コード変換して表示するようにしたモニタ装置
に関する。
［従来技術とその問題点］
所謂プログラマブルコントローラは、当初の段階ではシ
ーケンスコントローラと呼ばれ、基本的なシーケンス制
御命令のみを実行するよう構成されていた。すなわち、
この種のシーケンスコントローラは、シーケンス制御向
きの簡単な命令でプログラムすることにより制御対象を
コントロールするよう、比較的限られた分野に適用され
てきた。
ーケンスコントローラと呼ばれ、基本的なシーケンス制
御命令のみを実行するよう構成されていた。すなわち、
この種のシーケンスコントローラは、シーケンス制御向
きの簡単な命令でプログラムすることにより制御対象を
コントロールするよう、比較的限られた分野に適用され
てきた。
しかし近年に至り、数値演算機能やデータ処理機能をも
併せて高速で実行しうるプログラマブルコントローラが
低価格で実現できるようになり、その適用分野が大きく
拡大されつつある。
併せて高速で実行しうるプログラマブルコントローラが
低価格で実現できるようになり、その適用分野が大きく
拡大されつつある。
こうしたコントローラの高機能化に伴う拡張機。
濠としては５例えば加算機能等の演算機能が挙げられる
が、そこでは内部メモリの複数ビットが１単位として（
すなわち、ひとつのデータとして）扱われている。換言
すれば、これらの演算では、内部メモリの複数ビットデ
ータを２進数のま°ま。
が、そこでは内部メモリの複数ビットが１単位として（
すなわち、ひとつのデータとして）扱われている。換言
すれば、これらの演算では、内部メモリの複数ビットデ
ータを２進数のま°ま。
あるいは８進数、１６進数、 ＨＣＤコードを一単位と
して、データ処理が行われている。
して、データ処理が行われている。
ところが、従来から行われている演算対象のデータ表示
方法としては、第２図に示すように、同時にモニタし得
るビット数の表示ランプ４を周辺装置ｌに設け、表示ラ
ンプ４の点灯あるいは消灯状態により複数ビットの内容
を表示していた。
方法としては、第２図に示すように、同時にモニタし得
るビット数の表示ランプ４を周辺装置ｌに設け、表示ラ
ンプ４の点灯あるいは消灯状態により複数ビットの内容
を表示していた。
このような従来の表示態様では、リレー１点毎の状態を
モニタする場合には好適であっても。
モニタする場合には好適であっても。
ｉ）同時にモニタすることができるビット数に限りがあ
る： ｉｉ）計測データのように１０進数を一単位として処理
する場合、あるいは１Ｂ進コードに従ってデータ処理を
行う場合にも１人間が見易い表現形式で表示をなすこと
ができない： という欠点がみられた。
る： ｉｉ）計測データのように１０進数を一単位として処理
する場合、あるいは１Ｂ進コードに従ってデータ処理を
行う場合にも１人間が見易い表現形式で表示をなすこと
ができない： という欠点がみられた。
［発明の目的１
本発明の目的は、上述の点に鑑み、複数ビットのデータ
をモニタするに際して、ビット毎の表示のみならず、必
要に応じて８進表示、１０進表示、１Ｂ進表示等のコー
ドをも切換え表示できるよう構成したプログラマブルコ
ントローラのモニタ装置を提供することにある。
をモニタするに際して、ビット毎の表示のみならず、必
要に応じて８進表示、１０進表示、１Ｂ進表示等のコー
ドをも切換え表示できるよう構成したプログラマブルコ
ントローラのモニタ装置を提供することにある。
［発明の要点］
本発明はｆ５１図に示すように、シーケンス制御命令お
よび該命令以外の命令から成る命令群に従って作動する
プログラマブルコントローラのモニタ装置において、前
記命令群の格納過程あるいは実行過程の各段階において
生じるビットデータを記憶する記憶手段と、前記記憶手
段の特定領域からデータを読み出して所定のコードに変
換するコード変換手段と、前記コード変換手段から出力
すべきコードの種別を特定する選択手段と、前記コード
変換手段の出力データを表示する表示手段とを具備する
ことにより、必要に応じて表示態様を適宜切り換えるこ
とができる。
よび該命令以外の命令から成る命令群に従って作動する
プログラマブルコントローラのモニタ装置において、前
記命令群の格納過程あるいは実行過程の各段階において
生じるビットデータを記憶する記憶手段と、前記記憶手
段の特定領域からデータを読み出して所定のコードに変
換するコード変換手段と、前記コード変換手段から出力
すべきコードの種別を特定する選択手段と、前記コード
変換手段の出力データを表示する表示手段とを具備する
ことにより、必要に応じて表示態様を適宜切り換えるこ
とができる。
［実施例］
第３図は、本発明の一実施例を示すブロック図である６
本図において、１０はプログラマブルコントローラ全体
、１１は処理装置（ＣＰＵ） 、 １２はユーザプログ
ラムメモリ、１３はデータメモリ、１４はＣＰＵを駆動
するためのシステムプログラムメモリ、１５は入出カモ
ジュール、１８は通信インターフェイスである。また、
２０は周辺装置全体、２１はｃｐｕ 。
本図において、１０はプログラマブルコントローラ全体
、１１は処理装置（ＣＰＵ） 、 １２はユーザプログ
ラムメモリ、１３はデータメモリ、１４はＣＰＵを駆動
するためのシステムプログラムメモリ、１５は入出カモ
ジュール、１８は通信インターフェイスである。また、
２０は周辺装置全体、２１はｃｐｕ 。
２２はシステムプログラムメモリ、２３はキーボード、
２４は表示器、２５は通信インターフェイスである。
２４は表示器、２５は通信インターフェイスである。
第４図は、第３図に示した周辺装置２０の外観を示す平
面図である。本図に示す４０は接続用コネクタ、４１は
英数字および仮名文字を表示する１Ｂ桁２行のドツト表
示器、４２はキーボードである。
面図である。本図に示す４０は接続用コネクタ、４１は
英数字および仮名文字を表示する１Ｂ桁２行のドツト表
示器、４２はキーボードである。
本実施例では、キーボード４２に含まれる“本”キーお
よびテンキーを押下することにより、データメモリ１３
（第３図参照）の特定アドレスに記憶されているデータ
を表示器４１に表示させることができる、その具体的表
示例については、後に第８図および第９図を参照して説
明する。
よびテンキーを押下することにより、データメモリ１３
（第３図参照）の特定アドレスに記憶されているデータ
を表示器４１に表示させることができる、その具体的表
示例については、後に第８図および第９図を参照して説
明する。
また、キーボード４２に含まれるＡＮＤ”キー。
“ＯＲ″キー等はプログラマブルコントローラが実行し
得るシーケンス制御命令をプログラムするための操作キ
・−である、第５図にはこのシーケンス制御基本命令を
、第６図には数値演算命令番データ処理命令等の拡張命
令を示す、なお、シーケンス制御基本命令と拡張命令の
演算データの相違は、前者がビット毎であるのに対し、
後者は即値あるいは複数ビットである点に存する。
得るシーケンス制御命令をプログラムするための操作キ
・−である、第５図にはこのシーケンス制御基本命令を
、第６図には数値演算命令番データ処理命令等の拡張命
令を示す、なお、シーケンス制御基本命令と拡張命令の
演算データの相違は、前者がビット毎であるのに対し、
後者は即値あるいは複数ビットである点に存する。
ｔ５３図に示すプログラマブルコントローラ（以下、Ｐ
Ｃという）１０と周辺装置２０は、それぞれ通信インタ
ーフェイス１Ｂおよび２５を介して、接続ケーブル３０
により相互に接続しである。そして、 ＰＣＩＯにおい
ては、内蔵されているシステムプログラムがＧＰＵＩＩ
を制御することにより、ユーザプログラムを実行してい
く、その実行の結果である演算データは、データメモリ
１３を介して入出カモジュール１５側に送出される。
Ｃという）１０と周辺装置２０は、それぞれ通信インタ
ーフェイス１Ｂおよび２５を介して、接続ケーブル３０
により相互に接続しである。そして、 ＰＣＩＯにおい
ては、内蔵されているシステムプログラムがＧＰＵＩＩ
を制御することにより、ユーザプログラムを実行してい
く、その実行の結果である演算データは、データメモリ
１３を介して入出カモジュール１５側に送出される。
周辺装置２０においては、キーボード２３を操作してシ
ステムプログラムを呼び出し、 ＣＰＵ２１を制御する
。このことにより、ＰＣＩＯ内にあるデータメモリ１３
の特定領域から記憶データを読み出し、周辺装置内の表
示器２４に表示させる。
ステムプログラムを呼び出し、 ＣＰＵ２１を制御する
。このことにより、ＰＣＩＯ内にあるデータメモリ１３
の特定領域から記憶データを読み出し、周辺装置内の表
示器２４に表示させる。
第４図に示した周辺装置の外観図から明らかなように、
接続用コネクタ４０に接続ケーブル３０ （ｔ５３図参
照）を接続し、 ｐｃｘｏとの通信を行う。
接続用コネクタ４０に接続ケーブル３０ （ｔ５３図参
照）を接続し、 ｐｃｘｏとの通信を行う。
第７図は、コントローラ内部のリレー領域（内部メモリ
）におけるアドレス表現方法を示す、入出力リレー領域
は外部入出力信号の状態が書込まれる領域である。また
、補助リレー・ラッチリレー領域は入出力リレー領域と
は別にシーケンス演算の途中結果を受は渡しするために
使用する領域である。レジスタ領域はバイト単位でデー
タ処理を行うときに使用する領域である。
）におけるアドレス表現方法を示す、入出力リレー領域
は外部入出力信号の状態が書込まれる領域である。また
、補助リレー・ラッチリレー領域は入出力リレー領域と
は別にシーケンス演算の途中結果を受は渡しするために
使用する領域である。レジスタ領域はバイト単位でデー
タ処理を行うときに使用する領域である。
この内部メモリ内の複数ビットを読み出し、その内容を
表示するためには、第７図に示したバイトアドレスを指
定して行う。
表示するためには、第７図に示したバイトアドレスを指
定して行う。
第８図は一例としてアドレス４００（４０００〜４００
７）の内容を表示器４１に表示した状態を示す、ここで
、（Ａ）は２進数表示、（Ｂ）は８進数（１８進数）表
示、（Ｃ）は１０進数で表示したものである。但し、２
進数表示を行うためにはキーボード上の“本”キーを１
回、８進数（１６進数）表示を行うためには“零“キー
を２回、１０進数表示を行うためには“零”キーを３回
押下した後に特定アドレスをテンキーで入力する。
７）の内容を表示器４１に表示した状態を示す、ここで
、（Ａ）は２進数表示、（Ｂ）は８進数（１８進数）表
示、（Ｃ）は１０進数で表示したものである。但し、２
進数表示を行うためにはキーボード上の“本”キーを１
回、８進数（１６進数）表示を行うためには“零“キー
を２回、１０進数表示を行うためには“零”キーを３回
押下した後に特定アドレスをテンキーで入力する。
第９図はレジスタ９０００の内容を表示したものでＪ＞
’Ｊ 、 （Ａ） Ｌ＊ ２ ｎ ａ 表示、（Ｂ）
ハｓ 進ａ （１８進数）表示、（Ｃ）は１０進数表
示を行ったときの表示態様である。
’Ｊ 、 （Ａ） Ｌ＊ ２ ｎ ａ 表示、（Ｂ）
ハｓ 進ａ （１８進数）表示、（Ｃ）は１０進数表
示を行ったときの表示態様である。
なお、これまで述べてきた実施例では“本”キーをコー
ド変換のための専用キーとして用いたが、その他のキー
（兼用キー）の組合せによりコード変換を指示すること
も回部である。
ド変換のための専用キーとして用いたが、その他のキー
（兼用キー）の組合せによりコード変換を指示すること
も回部である。
「発明の効果」
本発明によれば、シーケンス制御の各過程において生じ
るビットデータを、必要に応じて８進数、１６進数等の
表示に変換することができるので、視認し易い表示形態
で表示を行うモニタ装置を実現することができる。
るビットデータを、必要に応じて８進数、１６進数等の
表示に変換することができるので、視認し易い表示形態
で表示を行うモニタ装置を実現することができる。
殊に、拡張命令群（数値演算命令あるいはデータ処理命
令等）を具備するプログラマブルコントローラにおいて
も、複数ビットのデータを２進数、８進数、１０進数、
１８進数等に変換して表示することができるので、拡張
命令の演算データ、即値あるいは演算結果を容易にチェ
ックし、あるいは、拡張命令のデパック作業等を効率よ
く行うことが可能となる。
令等）を具備するプログラマブルコントローラにおいて
も、複数ビットのデータを２進数、８進数、１０進数、
１８進数等に変換して表示することができるので、拡張
命令の演算データ、即値あるいは演算結果を容易にチェ
ックし、あるいは、拡張命令のデパック作業等を効率よ
く行うことが可能となる。
第１図は本発明の概略構成を示すブロック図、
第２図は従来技術を説明する図、
第３図は未発［Ｊ］の一実施例を示すブロック図、第４
図は本実施例における周辺装置の外観を示す図、 第５図および第６図はプログラマブルコントローラが実
行し得るシーケンス制御基本命令および拡張命令を示す
図、 第７図はプログラマブルコントローラの内部リレーにお
けるアドレス割付けを説明する図。 第８図（Ａ）〜ＣＣ）および第９図（Ａ）〜（Ｃ）は本
実施例による表示器の表示例を示す図である。 １・・・周辺装置。 ２・・・コネクタ。 ３・・・表示器、 ４・・・表示ランプ。 ５・・・キーボード、 １０・・・プログラマブルコントローラ、１１．２ｌ−
ＣＰＵ、 １２・・・ニーｆ−−ｊログラムメモリ、１３・・・デ
ータメモリ、 １４．２２・・・システムプログラムメモリ、１５・・
・入出カモジュール、 ＩＥＩ、２５・・・通信インターフェイス。 ２０・・・周辺装置、 ２３・・・キーボード、 ２４・・・表示器、 ３０・・・接続ケーブル。 ４０・・・接続用コネクタ、 ４１・・・表示器、 ４２・・・キーボード。 第２図 第３図 第４図 第５図 第６図 （Ａ） （Ｂ） 第８図
図は本実施例における周辺装置の外観を示す図、 第５図および第６図はプログラマブルコントローラが実
行し得るシーケンス制御基本命令および拡張命令を示す
図、 第７図はプログラマブルコントローラの内部リレーにお
けるアドレス割付けを説明する図。 第８図（Ａ）〜ＣＣ）および第９図（Ａ）〜（Ｃ）は本
実施例による表示器の表示例を示す図である。 １・・・周辺装置。 ２・・・コネクタ。 ３・・・表示器、 ４・・・表示ランプ。 ５・・・キーボード、 １０・・・プログラマブルコントローラ、１１．２ｌ−
ＣＰＵ、 １２・・・ニーｆ−−ｊログラムメモリ、１３・・・デ
ータメモリ、 １４．２２・・・システムプログラムメモリ、１５・・
・入出カモジュール、 ＩＥＩ、２５・・・通信インターフェイス。 ２０・・・周辺装置、 ２３・・・キーボード、 ２４・・・表示器、 ３０・・・接続ケーブル。 ４０・・・接続用コネクタ、 ４１・・・表示器、 ４２・・・キーボード。 第２図 第３図 第４図 第５図 第６図 （Ａ） （Ｂ） 第８図
Claims (1)
- 【特許請求の範囲】 １）シーケンス制御命令および該命令以外の命令から成
る命令群に従って作動するプログラマブルコントローラ
のモニタ装置において、 前記命令群の格納過程あるいは実行過程の各段階におい
て生じるビットデータを記憶する記憶手段と、 前記記憶手段の特定領域からデータを読み出して所定の
コードに変換するコード変換手段と、 前記コード変換手段から出力すべきコードの種別を特定
する選択手段と、 前記コード変換手段の出力データを表示する表示手段と
を具備したことを特徴とするモニタ装置。 ２）周辺装置のキーボード上に配置した専用キーの押下
、もしくはその他の兼用キーの押下によって、前記選択
手段における特定コードを指定するようにしたことを特
徴とする特許請求の範囲第１項記載のモニタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136167A JPS61294511A (ja) | 1985-06-24 | 1985-06-24 | プログラマブルコントロ−ラのモニタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60136167A JPS61294511A (ja) | 1985-06-24 | 1985-06-24 | プログラマブルコントロ−ラのモニタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61294511A true JPS61294511A (ja) | 1986-12-25 |
Family
ID=15168888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60136167A Pending JPS61294511A (ja) | 1985-06-24 | 1985-06-24 | プログラマブルコントロ−ラのモニタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294511A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185512A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Monitor device for programmable controller |
-
1985
- 1985-06-24 JP JP60136167A patent/JPS61294511A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57185512A (en) * | 1981-05-11 | 1982-11-15 | Sharp Corp | Monitor device for programmable controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60262204A (ja) | プログラマブル・コントロ−ラ | |
| JPS5925247B2 (ja) | 会計計算機の表示装置 | |
| US4792918A (en) | Programmable controller monitoring system for simultaneous multiple line display of original and updated data program execution | |
| JPS61294511A (ja) | プログラマブルコントロ−ラのモニタ装置 | |
| JPS5952303A (ja) | 入出力デ−タの強制操作機能を備えたプログラマブル・コントロ−ラ | |
| US4831572A (en) | Polynomial vector arithmetic operation control system | |
| US3427593A (en) | Data processor with improved program loading operation | |
| JP3332606B2 (ja) | マイクロプロセッサ | |
| JPS6041102A (ja) | シ−ケンス制御装置 | |
| JPS5926419Y2 (ja) | キ−ボ−ド装置 | |
| JPH0221012B2 (ja) | ||
| JPH0346005A (ja) | プログラマブルコントローラ | |
| KR100573464B1 (ko) | 교시조작기의 문자입력장치_ | |
| JPH01237816A (ja) | キーボード装置の制御方法 | |
| JPS5894011A (ja) | プログラマブル・コントロ−ラ | |
| JPH07134612A (ja) | Ｉｏカードの設定アドレス確認方法 | |
| JPH04205618A (ja) | キーボードのキーコード処理装置 | |
| JPH04124724A (ja) | １０進演算回路 | |
| JPS58105304A (ja) | プログラマブル・コントロ−ラのモニタ表示方式 | |
| JPS6113343A (ja) | コンソ−ル装置 | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPH0440502A (ja) | プログラマブルコントローラのプログラミング装置 | |
| JPS6240721B2 (ja) | ||
| JPH0764611A (ja) | プログラマブルコントローラのプログラミング／デバッグ機器 | |
| JPS6263347A (ja) | プログラマブルコントロ−ラ |