JPS61296407A - マルチプロセツサ式数値制御装置 - Google Patents
マルチプロセツサ式数値制御装置Info
- Publication number
- JPS61296407A JPS61296407A JP13681485A JP13681485A JPS61296407A JP S61296407 A JPS61296407 A JP S61296407A JP 13681485 A JP13681485 A JP 13681485A JP 13681485 A JP13681485 A JP 13681485A JP S61296407 A JPS61296407 A JP S61296407A
- Authority
- JP
- Japan
- Prior art keywords
- subsystem
- volatile
- memory
- program
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/36—Nc in input of data, input key till input tape
- G05B2219/36391—Keep subsystem stopped while load of program
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/36—Nc in input of data, input key till input tape
- G05B2219/36395—Load local computer program from host, data transfer ram to rom, BTR
Landscapes
- Numerical Control (AREA)
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マルチプロセッサ方式を採用し食マルチプ
ロセッサ式数値制御装置に関するものである。
ロセッサ式数値制御装置に関するものである。
第３図は従来のマルチプロセッサ式数値制御装置のシス
テム構成を示すブロック図であり５図において、１は主
システム、２は主プロセッサ、３は数値制御装置全体を
制御するプログラムの入つ念不揮発性主メモリ、１４は
システムバスである。
テム構成を示すブロック図であり５図において、１は主
システム、２は主プロセッサ、３は数値制御装置全体を
制御するプログラムの入つ念不揮発性主メモリ、１４は
システムバスである。
４．８．９はこのシステムバス１４にぶら下ったサブシ
ステムであり、この例では４はモータを制御する第１の
サブシステム、８はシーケンス処理を行う第２のサブシ
ステム、９はその他の処理を行う第３のサブシステムで
ある。５Ａは第１のサブシステム４内のザブプロセッサ
、６Ａはこの第１のサブシステム４を制御する制御プロ
グラムの入つ：／ｌＥＰＲＯＭよりなる不揮発性サブメ
モリ、Ｔは主プロセッサ２とサブプロセッサ５の間で情
報の交換を行う九めに備けられた２ボートメモリである
。第２．第３のサブシステム８，９においても各々、サ
ブプロセッサ５Ｂ、５Ｃ，不揮発性サブメモリ６Ｂ、６
０％ ２ボートメモリ７Ｂ、７Ｃを有している。１０は
サーボ増巾器、１１はサーボモータ、１２はリレー接点
、１３はリレーコイルである。
ステムであり、この例では４はモータを制御する第１の
サブシステム、８はシーケンス処理を行う第２のサブシ
ステム、９はその他の処理を行う第３のサブシステムで
ある。５Ａは第１のサブシステム４内のザブプロセッサ
、６Ａはこの第１のサブシステム４を制御する制御プロ
グラムの入つ：／ｌＥＰＲＯＭよりなる不揮発性サブメ
モリ、Ｔは主プロセッサ２とサブプロセッサ５の間で情
報の交換を行う九めに備けられた２ボートメモリである
。第２．第３のサブシステム８，９においても各々、サ
ブプロセッサ５Ｂ、５Ｃ，不揮発性サブメモリ６Ｂ、６
０％ ２ボートメモリ７Ｂ、７Ｃを有している。１０は
サーボ増巾器、１１はサーボモータ、１２はリレー接点
、１３はリレーコイルである。
次に動作について説明する。電源を投入すると、主シス
テム１内の主プロセッサ２は不揮発性主メモリ３に書き
込まれた命令を順次取込み、制御を開始する。
テム１内の主プロセッサ２は不揮発性主メモリ３に書き
込まれた命令を順次取込み、制御を開始する。
他方、第１のサブシステム４内のサブプロセッサ５Ａに
おいても同様に、不揮発性サブメモ１Ｊ６Ａに書き込門
れ九命令を順次取込み、サーボ増巾器１０及びサーボそ
一夕１１の制御を実施する。
おいても同様に、不揮発性サブメモ１Ｊ６Ａに書き込門
れ九命令を順次取込み、サーボ増巾器１０及びサーボそ
一夕１１の制御を実施する。
ここで、主プロセッサ２とサブプロセッサ５Ａの間の情
報交換は２ボートメモＵ Ｔ Ａを通じて行うＯ 第２．第３のサブシステム８，９においてモ同様に動作
するが、その説明は省略する。
報交換は２ボートメモＵ Ｔ Ａを通じて行うＯ 第２．第３のサブシステム８，９においてモ同様に動作
するが、その説明は省略する。
〔発明が解決しようとする問題点］
従来のマルチプロセッサ式数値制御装置は以上のように
構成されているので、第１のサブシステム４の制御プロ
グラムは、速度の遅いＥＰＲＯＭよりなる不揮発性サブ
メモリ６Ａに書き込まれているため、ｎ度の高いモータ
制御を行う目的で、サブプロセッサ５Ａに最近の高速プ
ロセッサを使用しても、現在のＬＳＩ技術では不揮発性
サブメモＩＪ ６ Ａの速度がついていかず、充分な効
果が得られないという問題点があった。更に、このよう
なマルチプロセッサ方式の数値制御装置にあっては。
構成されているので、第１のサブシステム４の制御プロ
グラムは、速度の遅いＥＰＲＯＭよりなる不揮発性サブ
メモリ６Ａに書き込まれているため、ｎ度の高いモータ
制御を行う目的で、サブプロセッサ５Ａに最近の高速プ
ロセッサを使用しても、現在のＬＳＩ技術では不揮発性
サブメモＩＪ ６ Ａの速度がついていかず、充分な効
果が得られないという問題点があった。更に、このよう
なマルチプロセッサ方式の数値制御装置にあっては。
ソフトウェアの更新または改修は主メモリ２のみならず
、８ｇ１のサブシステム内の不揮発性サブメモリ６Ａに
も及ぶことが多く、改修パーツを多く準備しなければな
らないなどの問題点があった。
、８ｇ１のサブシステム内の不揮発性サブメモリ６Ａに
も及ぶことが多く、改修パーツを多く準備しなければな
らないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、高速な処理速度を有し、かつソフトウェアの
更新または改修が容易なマルチプロセッサ式数値制御装
置を得ることを目的とする。
たもので、高速な処理速度を有し、かつソフトウェアの
更新または改修が容易なマルチプロセッサ式数値制御装
置を得ることを目的とする。
この発明に係るマルチプロセッサ式数値制御装置は、サ
ブシステム内には制御プログラムの蓄える高速の揮発性
サブメモリを設け、主システム内には該主システムの制
御プログラムのほかにサブシステムの制御プログラムの
イメージを蓄えて２く不渾発性主メモリを設け、電源投
入時にこの不揮発性主メモリから揮発性サブメモリにサ
ブシステムの制御プログラムを転送するようにしｔもの
である。
ブシステム内には制御プログラムの蓄える高速の揮発性
サブメモリを設け、主システム内には該主システムの制
御プログラムのほかにサブシステムの制御プログラムの
イメージを蓄えて２く不渾発性主メモリを設け、電源投
入時にこの不揮発性主メモリから揮発性サブメモリにサ
ブシステムの制御プログラムを転送するようにしｔもの
である。
この発明におけるマルチプロセッサ式数値制御装置は、
電源投入時に主システムはサブプロセッサをリセットに
より停止させ、この間に主メモリ内に書き込まれている
サブシステムの制御プログラムのイメージを該サブシス
テム内の揮発性サブメモリに転送し、転送終了後にリセ
ットを解除し。
電源投入時に主システムはサブプロセッサをリセットに
より停止させ、この間に主メモリ内に書き込まれている
サブシステムの制御プログラムのイメージを該サブシス
テム内の揮発性サブメモリに転送し、転送終了後にリセ
ットを解除し。
サブシステムを起動する。
以下、この発明の一実施例を図について説明する。ｗｃ
１図はこの発明に係るマルチプロセッサ式数値制御装置
のシステム構成を示すブロック図で。
１図はこの発明に係るマルチプロセッサ式数値制御装置
のシステム構成を示すブロック図で。
第３図と同一の符号を符し念ものはそれぞれ同−ｆ次は
相当部分を示している。
相当部分を示している。
１５Ａは第１のサブシステム４の制御プログラムが蓄え
られるＳＲＡＭよりなる揮発性サブメモＩＪ、１６Ａは
コントロール回路、１７Ａは第１のサブシステム４を停
止状態にしこの間にデータ転送をする目的を持つリセッ
ト信号である。
られるＳＲＡＭよりなる揮発性サブメモＩＪ、１６Ａは
コントロール回路、１７Ａは第１のサブシステム４を停
止状態にしこの間にデータ転送をする目的を持つリセッ
ト信号である。
３ａは第３図の主メモリ３と同一であるが、内部のソフ
トウェアは主システム１の制御プログラムに加え、第１
のサブシステム４の制御プログラム、この第１のサブシ
ステム４０制御プログラムを２ボートメモリ７Ａに転送
するプログラム（以下、転送プログラムエと言う）、更
に２ボートメモリ７Ａより揮発性サブメモ’Ｊ１５Ａに
転送するプログラム（以下、転送プログラム■と言う）
が含まれている。
トウェアは主システム１の制御プログラムに加え、第１
のサブシステム４の制御プログラム、この第１のサブシ
ステム４０制御プログラムを２ボートメモリ７Ａに転送
するプログラム（以下、転送プログラムエと言う）、更
に２ボートメモリ７Ａより揮発性サブメモ’Ｊ１５Ａに
転送するプログラム（以下、転送プログラム■と言う）
が含まれている。
第２．第３のサブシステム８，９においても、サブフロ
セッサ５Ｂ、５Ｃ１不揮発性サブメモリ１５Ｂ、１５Ｃ
，２ボートメモ’）７Ｂ、７Ｃ及びコントロール回路１
６Ｂ、１６Ｃで同様に構成されている。１７Ｂ、１７Ｃ
は第２．第３のサブシステム８，９を停止状態にし、こ
の間にデータ転送をする目的を持つリセット信号である
。
セッサ５Ｂ、５Ｃ１不揮発性サブメモリ１５Ｂ、１５Ｃ
，２ボートメモ’）７Ｂ、７Ｃ及びコントロール回路１
６Ｂ、１６Ｃで同様に構成されている。１７Ｂ、１７Ｃ
は第２．第３のサブシステム８，９を停止状態にし、こ
の間にデータ転送をする目的を持つリセット信号である
。
上記のように構成されたマルチプロセッサ式数値制御装
置の動作を第２図の７０−チャート図に従って説明する
。ステップ１０１で電源を投入すると、電源リセット完
了後ステップ１０２にて主システム１の主プロセッサ２
が不揮発性の主メモリ３ａより命令の７エツチ、を開始
し、プログラムを実行する。
置の動作を第２図の７０−チャート図に従って説明する
。ステップ１０１で電源を投入すると、電源リセット完
了後ステップ１０２にて主システム１の主プロセッサ２
が不揮発性の主メモリ３ａより命令の７エツチ、を開始
し、プログラムを実行する。
ステップ１０３にてリセット信号１７ＡをＯＮにし、第
１のサブシステム４を停止状態のままにしておく。
１のサブシステム４を停止状態のままにしておく。
ステップ１０４にて転送プログラム■を起動し５第１の
サブシステム４の制御プログラム、及び転送プログラム
■を主メモリ３＆より２ボートメモリＴに転送する。
サブシステム４の制御プログラム、及び転送プログラム
■を主メモリ３＆より２ボートメモリＴに転送する。
ステップ１０５にて転送全終了すると、ステップ１０Ｂ
にてリセット信号１７ＡをＯＦＦする。すると、サブプ
ロセッサ５Ａは停止状態より開放される。コントロール
回路１６はプログラム開始アドレスを２ボートメモリＴ
内に設定しであるため、ステップ１０７にて２ボートメ
モリＴより命令７エツチを開始し、ステップ１０７にて
転送プログラム■を起動し、第１のサブシステム４の制
御プログラムを２ボートメモリＴより揮発性サブメモリ
ｊ ５ Ａに転送する。ステップ１０８にて転送終了す
ると、コントロール回路１６はプログラムを揮発性サブ
メモリ１５よりフェッチするように設定変更する。
にてリセット信号１７ＡをＯＦＦする。すると、サブプ
ロセッサ５Ａは停止状態より開放される。コントロール
回路１６はプログラム開始アドレスを２ボートメモリＴ
内に設定しであるため、ステップ１０７にて２ボートメ
モリＴより命令７エツチを開始し、ステップ１０７にて
転送プログラム■を起動し、第１のサブシステム４の制
御プログラムを２ボートメモリＴより揮発性サブメモリ
ｊ ５ Ａに転送する。ステップ１０８にて転送終了す
ると、コントロール回路１６はプログラムを揮発性サブ
メモリ１５よりフェッチするように設定変更する。
以下、ステップ１０９にて揮発性サブメモ１月５より、
第１のサブシステム４の制御プログラムをフェッチし、
通常のシステム運転を開始する。
第１のサブシステム４の制御プログラムをフェッチし、
通常のシステム運転を開始する。
しかしながら、本発明においては第１のサブシステム４
の制御プログラムは高速度のＳＲＡＭよりなる揮発性サ
ブメモリ１５Ａに入っているため、従来のこの種の装置
におけるように不揮発性サブメモリ６Ａの速度が高速の
サブプロセッサ５Ａの速度について行けず、その定め待
状態がいくつも入り、バスサイクルが延び、本来の性能
が発揮出来ないということが解消される。
の制御プログラムは高速度のＳＲＡＭよりなる揮発性サ
ブメモリ１５Ａに入っているため、従来のこの種の装置
におけるように不揮発性サブメモリ６Ａの速度が高速の
サブプロセッサ５Ａの速度について行けず、その定め待
状態がいくつも入り、バスサイクルが延び、本来の性能
が発揮出来ないということが解消される。
更に、本発明においては第１のサブシステム４０制御プ
ログラムのイメージが主メモリ３ａに入っているため、
ソフトウェアの更新又は改修において、主メモリカード
のみ交換すれば良くなる。
ログラムのイメージが主メモリ３ａに入っているため、
ソフトウェアの更新又は改修において、主メモリカード
のみ交換すれば良くなる。
また、第２のサツシスフ４８％第３のサブシステム９も
同様の方法を採用すれば交換するカードが一枚のみにな
る。
同様の方法を採用すれば交換するカードが一枚のみにな
る。
なお、上記実施例では、第１のサブシステム４の制御プ
ログラムを専用の揮発性サブメモリ１５Ａに入れたが、
システムバスのオーバヘッドが許容される範囲内であれ
ば、２ボートメモリ７Ａに蓄え、揮発性サブメモリ１５
Ａを省略してもよい。
ログラムを専用の揮発性サブメモリ１５Ａに入れたが、
システムバスのオーバヘッドが許容される範囲内であれ
ば、２ボートメモリ７Ａに蓄え、揮発性サブメモリ１５
Ａを省略してもよい。
以上のように％この発明によればサブプロセッサ用のサ
ブメモリとして高速の揮発性サブメモリを採用したため
、サブプロセッサが高速であってもシステム効率を低下
させることなく動作させることができる効果がある。ま
た、主システムの不揮発性メモリよりサブシステムの揮
発性メモリにサブシステムの制御プログラムを転送する
ようにしたので、ソフトウェアの更新または改修が容易
になる効果がある。
ブメモリとして高速の揮発性サブメモリを採用したため
、サブプロセッサが高速であってもシステム効率を低下
させることなく動作させることができる効果がある。ま
た、主システムの不揮発性メモリよりサブシステムの揮
発性メモリにサブシステムの制御プログラムを転送する
ようにしたので、ソフトウェアの更新または改修が容易
になる効果がある。
第１図はこの発明の一実施例によるマルチプロセッサ式
数値制御装置のブロック図、第２図はこの発明において
主システムからサブシステムへのデータ転送を示すフロ
ーチャート図、第３図は従来のマルチプロセッサ方式の
数値制御装置を示すブロック図である。 図において、１は主システム、２は主プロセッサ、３＆
は不揮発性主メモリ、４は第１のサブシステム％５Ａ、
５Ｂ、５Ｃはサブプロセッサ、 ７Ａ。 ７Ｂ、７Ｃは２ボートメモリ、８．９は第２．第３のサ
ブシステム％１０はサーブ増幅器％１１はサーボモータ
％ １４はシステムバス％ １５Ａ、１５Ｂ。 １５Ｃは揮発性サブメモリ、１６Ａ、１６Ｂ、１６Ｃは
コントロール回路、１７Ａ、１７Ｂ、１７Ｃはリセット
信号である。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 ｊ−ｍ−−→１ 代理人 弁理士 １） 澤 博 昭″：（外
２名）
数値制御装置のブロック図、第２図はこの発明において
主システムからサブシステムへのデータ転送を示すフロ
ーチャート図、第３図は従来のマルチプロセッサ方式の
数値制御装置を示すブロック図である。 図において、１は主システム、２は主プロセッサ、３＆
は不揮発性主メモリ、４は第１のサブシステム％５Ａ、
５Ｂ、５Ｃはサブプロセッサ、 ７Ａ。 ７Ｂ、７Ｃは２ボートメモリ、８．９は第２．第３のサ
ブシステム％１０はサーブ増幅器％１１はサーボモータ
％ １４はシステムバス％ １５Ａ、１５Ｂ。 １５Ｃは揮発性サブメモリ、１６Ａ、１６Ｂ、１６Ｃは
コントロール回路、１７Ａ、１７Ｂ、１７Ｃはリセット
信号である。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人 三菱電機株式会社 ｊ−ｍ−−→１ 代理人 弁理士 １） 澤 博 昭″：（外
２名）
Claims (1)
- 揮発性サブメモリとサブプロセッサとを有するサブシス
テムと、主システム制御プログラムのほかに前記サブシ
ステムの制御プログラム及び該サブシステムの制御プロ
グラムを電源投入時に前記サブシステムの前記揮発性サ
ブメモリに転送する転送プログラムを記憶している不揮
発性主メモリと主プロセッサとを有する主システムとを
備えたマルチプロセッサ式数値制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13681485A JPS61296407A (ja) | 1985-06-25 | 1985-06-25 | マルチプロセツサ式数値制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13681485A JPS61296407A (ja) | 1985-06-25 | 1985-06-25 | マルチプロセツサ式数値制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61296407A true JPS61296407A (ja) | 1986-12-27 |
Family
ID=15184126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13681485A Pending JPS61296407A (ja) | 1985-06-25 | 1985-06-25 | マルチプロセツサ式数値制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61296407A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239506A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 計測制御システム |
| JPS6438802A (en) * | 1987-08-04 | 1989-02-09 | Mitsubishi Electric Corp | Program loading system |
| JPH01251204A (ja) * | 1988-03-15 | 1989-10-06 | Nixdorf Comput Ag | 電気機器や電気・機械的機器用の制御装置 |
| WO1990002366A1 (fr) * | 1988-08-29 | 1990-03-08 | Fanuc Ltd | Systeme de diagnostic de pannes dans une unite de commande numerique (cnc) |
| WO1990013074A1 (fr) * | 1989-04-19 | 1990-11-01 | Fanuc Ltd | Unite de commande numerique |
| JPH0442308A (ja) * | 1990-06-07 | 1992-02-12 | Fanuc Ltd | 数値制御装置のデータ受渡し方式 |
| JPH04205308A (ja) * | 1990-11-30 | 1992-07-27 | Nissan Motor Co Ltd | 制御管理システム |
| US5581457A (en) * | 1995-01-12 | 1996-12-03 | Mitsubishi Denki Kabushiki Kaisha | Control device for sewing machine and control method therefor |
| CN1044018C (zh) * | 1994-04-14 | 1999-07-07 | 重机公司 | 缝纫机的停止装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53137646A (en) * | 1977-05-09 | 1978-12-01 | Toshiba Corp | Ddc unit |
| JPS5760410A (en) * | 1980-09-30 | 1982-04-12 | Fanuc Ltd | Loading system of numerical control device |
-
1985
- 1985-06-25 JP JP13681485A patent/JPS61296407A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53137646A (en) * | 1977-05-09 | 1978-12-01 | Toshiba Corp | Ddc unit |
| JPS5760410A (en) * | 1980-09-30 | 1982-04-12 | Fanuc Ltd | Loading system of numerical control device |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63239506A (ja) * | 1987-03-27 | 1988-10-05 | Hitachi Ltd | 計測制御システム |
| JPS6438802A (en) * | 1987-08-04 | 1989-02-09 | Mitsubishi Electric Corp | Program loading system |
| JPH01251204A (ja) * | 1988-03-15 | 1989-10-06 | Nixdorf Comput Ag | 電気機器や電気・機械的機器用の制御装置 |
| WO1990002366A1 (fr) * | 1988-08-29 | 1990-03-08 | Fanuc Ltd | Systeme de diagnostic de pannes dans une unite de commande numerique (cnc) |
| WO1990013074A1 (fr) * | 1989-04-19 | 1990-11-01 | Fanuc Ltd | Unite de commande numerique |
| JPH0442308A (ja) * | 1990-06-07 | 1992-02-12 | Fanuc Ltd | 数値制御装置のデータ受渡し方式 |
| JPH04205308A (ja) * | 1990-11-30 | 1992-07-27 | Nissan Motor Co Ltd | 制御管理システム |
| CN1044018C (zh) * | 1994-04-14 | 1999-07-07 | 重机公司 | 缝纫机的停止装置 |
| US5581457A (en) * | 1995-01-12 | 1996-12-03 | Mitsubishi Denki Kabushiki Kaisha | Control device for sewing machine and control method therefor |
| CN1044017C (zh) * | 1995-01-12 | 1999-07-07 | 三菱电机株式会社 | 缝纫机控制装置及其控制方法 |
| DE19548356C2 (de) * | 1995-01-12 | 2001-03-15 | Mitsubishi Electric Corp | Steuergerät für eine Nähmaschine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3781810A (en) | Scheme for saving and restoring register contents in a data processor | |
| US20130036426A1 (en) | Information processing device and task switching method | |
| JPS61296407A (ja) | マルチプロセツサ式数値制御装置 | |
| CN117785306A (zh) | 上下文切换系统、方法、电子设备和计算机存储介质 | |
| US20030181994A1 (en) | Microprocessor performing efficient external bus access | |
| JPS61180352A (ja) | プログラムダウンロ−ド方式 | |
| KR100280590B1 (ko) | 전자 장치 | |
| JP2701739B2 (ja) | プロセッサの系切替え方式 | |
| JPH0635800A (ja) | マイクロプロセッサ及びそれを使用したデータ処理システム | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JPH05242009A (ja) | 直接メモリアクセス装置 | |
| JP3520966B2 (ja) | 情報処理装置 | |
| JP2002259209A (ja) | 演算処理システム | |
| JPS59114622A (ja) | イニシヤルマイクロプログラムロ−デイング方式 | |
| JP2007087244A (ja) | コプロセッサ及びコンピュータシステム | |
| JPH0240760A (ja) | 情報処理装置 | |
| JPS61117635A (ja) | 仮想記憶制御方式 | |
| JPS62296231A (ja) | マイクロプログラム処理装置におけるサブル−チン処理方式 | |
| JP2001290790A (ja) | ディスク制御装置 | |
| JPS6148746B2 (ja) | ||
| JP2003076550A (ja) | データ処理装置、半導体回路およびデータ処理システム | |
| JPH0158522B2 (ja) | ||
| JPH08115214A (ja) | ディジタル信号処理装置 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH045738A (ja) | メモリシステム |