JPS61296834A - スペクトラム拡散通信システムにおける同期方式 - Google Patents
スペクトラム拡散通信システムにおける同期方式Info
- Publication number
- JPS61296834A JPS61296834A JP60138409A JP13840985A JPS61296834A JP S61296834 A JPS61296834 A JP S61296834A JP 60138409 A JP60138409 A JP 60138409A JP 13840985 A JP13840985 A JP 13840985A JP S61296834 A JPS61296834 A JP S61296834A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit
- circuit
- frequency
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、周波数ホッピングスペクトラム拡散方式のキ
ャリアを捕捉しフレーム同期信号を抽出するスペクトラ
ム拡散通信システムにおける同期方式に関する。
ャリアを捕捉しフレーム同期信号を抽出するスペクトラ
ム拡散通信システムにおける同期方式に関する。
(従来の技術)
周波数ホッピングスペクトラム拡散方式のキャリアを捕
捉してフレーム同期信号を抽出するために、ディジタル
フィルタを用いたマツチドフィルタを使用する方法が考
えられる。しかしながらディジタルフィルタは高価であ
る。
捉してフレーム同期信号を抽出するために、ディジタル
フィルタを用いたマツチドフィルタを使用する方法が考
えられる。しかしながらディジタルフィルタは高価であ
る。
(発明の目的)
本発明の目的は、周波数ホッピングスペクトラム拡散方
式で、キャリアを捕捉してフレーム同期信号を抽出する
際、フレーム同期信号のホッピングパターンに対応する
マツチドフィルタを使用する代わりに、ホッピングパタ
ーンの差分とその差分を2値のディジタル信号に変換し
、その2値のパターンによりフレーム同期信号を抽出す
るようにしたスペクトラム拡散通信システムにおける同
期方式を提供することにある。
式で、キャリアを捕捉してフレーム同期信号を抽出する
際、フレーム同期信号のホッピングパターンに対応する
マツチドフィルタを使用する代わりに、ホッピングパタ
ーンの差分とその差分を2値のディジタル信号に変換し
、その2値のパターンによりフレーム同期信号を抽出す
るようにしたスペクトラム拡散通信システムにおける同
期方式を提供することにある。
(発明の構成)
前記目的を達成するために、本発明によるスペクトラム
拡散通信システムにおける同期方式は、FM復調したパ
ターン中からフレーム同期用掃引パターンを抽出するた
めに、1組の積分ダンプフィルタが1ビット積分、1ビ
ット保持、2ビット単位のリセットを1ビットずれて交
互に行い、前記2つの積分ダンプフィルタの出力を比較
器により比較し、前記比較器の出力をシフトレジスタに
入力し、前記シフトレジスタの状態により同期信号抽出
を判定するように構成されている。
拡散通信システムにおける同期方式は、FM復調したパ
ターン中からフレーム同期用掃引パターンを抽出するた
めに、1組の積分ダンプフィルタが1ビット積分、1ビ
ット保持、2ビット単位のリセットを1ビットずれて交
互に行い、前記2つの積分ダンプフィルタの出力を比較
器により比較し、前記比較器の出力をシフトレジスタに
入力し、前記シフトレジスタの状態により同期信号抽出
を判定するように構成されている。
(実施例)
以下、図面等を参照して本発明をさらに詳しく説明する
。
。
第3図に本発明によるスペクトラム拡散通信システムの
送信系、第4図に同受信系の一実施例の原理ブロック図
を示す。
送信系、第4図に同受信系の一実施例の原理ブロック図
を示す。
まず、送信系のブロック図、第3図の説明を行う。
送信系のブロックには、入力信号として音声信号3とデ
ータ信号4、および同期信号としてビット同期信号1と
フレーム同期信号2が与えられている。
ータ信号4、および同期信号としてビット同期信号1と
フレーム同期信号2が与えられている。
音声信号3はプリエンファシス回路5を介してローパス
フィルタ6に接続され、帯域制限されてA/D変換7、
あるいはADM8等の処理を受けて、ディジタル信号に
変換される。
フィルタ6に接続され、帯域制限されてA/D変換7、
あるいはADM8等の処理を受けて、ディジタル信号に
変換される。
前記ディジタル信号はデータ信号人力4と共にエンコー
ダ9に入力され、シリアルデータに変換される。
ダ9に入力され、シリアルデータに変換される。
このシリアルデータに、誤り訂正符号付加回路10によ
り誤り訂正符号が加えられ、インターリーブ回路11に
よりインターリーブされ、10次の多項式回路によりス
クランブルを受け、同時にフレーム同期信号も加えられ
る。
り誤り訂正符号が加えられ、インターリーブ回路11に
よりインターリーブされ、10次の多項式回路によりス
クランブルを受け、同時にフレーム同期信号も加えられ
る。
一方、RFキャリアは、7次の多項式による周波数ホン
ビッグパターン、および捕捉用の掃引信号で、周波数ホ
ッピングされている。
ビッグパターン、および捕捉用の掃引信号で、周波数ホ
ッピングされている。
このキャリアは、スクランブル回路12によりスクラン
ブルされた信号で、位相変調器14で変調され、RF出
力15として出力される。
ブルされた信号で、位相変調器14で変調され、RF出
力15として出力される。
次に第4図を参照して受信系のブロックを説明する。
受信されたRF信号16を捕捉回路17で捕捉して、受
信機のPLLをロックさせて、ビット同期信号21.フ
レーム同期信号22で多項式を生成してホッピングパタ
ーン回路19によりホッピングパターンを再生して、P
LLをロックさせ続け、同時に10次の多項式を生成し
てディスクランブル回路20でディスクランブルを行う
。
信機のPLLをロックさせて、ビット同期信号21.フ
レーム同期信号22で多項式を生成してホッピングパタ
ーン回路19によりホッピングパターンを再生して、P
LLをロックさせ続け、同時に10次の多項式を生成し
てディスクランブル回路20でディスクランブルを行う
。
その後、ディインターリーブ回路23でディインターリ
ーブされ、誤り訂正回路24で誤り訂正された後、デコ
ーダ25で音声PCM信号とデータ信号29が分離され
、音声PCM信号はD/A変換器26で音声信号に変換
され、ローパスフィルタ27、ディエンファシス回路2
8を介して出力端子30に出力される。
ーブされ、誤り訂正回路24で誤り訂正された後、デコ
ーダ25で音声PCM信号とデータ信号29が分離され
、音声PCM信号はD/A変換器26で音声信号に変換
され、ローパスフィルタ27、ディエンファシス回路2
8を介して出力端子30に出力される。
第1図に、同じく本発明によるSSシステムの実施例の
信号のフレーム構造を示す。
信号のフレーム構造を示す。
1フレームは2LO=1024ビットから成り立ち、さ
らに1フレームが27=128ビットより成り立つ8つ
のサブフレームに分けられる。
らに1フレームが27=128ビットより成り立つ8つ
のサブフレームに分けられる。
1フレーム中の信号は符号長1024ビットよりなる1
0次系列のシリアルPNでスクランブルがかけられてい
るが、フレームの最初の16ビットは同期信号であるの
でスクランブルから外され、特定の同期パターンとなっ
ている。
0次系列のシリアルPNでスクランブルがかけられてい
るが、フレームの最初の16ビットは同期信号であるの
でスクランブルから外され、特定の同期パターンとなっ
ている。
周波数ホッピングされているキャリアは、この10次系
列のPNでスクランブルされた信号でPSK変調される
。
列のPNでスクランブルされた信号でPSK変調される
。
一方、1サブフレーム内では、符号長128ビットの7
次系列のパラレルのPN周波数ホッピングパターンでキ
ャリアの周波数がホッピングされる。
次系列のパラレルのPN周波数ホッピングパターンでキ
ャリアの周波数がホッピングされる。
ただし、■フレームの最初のサブフレームの最初の16
ビット分は、受信機のPLL捕捉用に、キャリア周波数
が第2図に示すようにディジタル的に掃引されるため、
7次のPNN周波数ホッピングパターンらはずされる。
ビット分は、受信機のPLL捕捉用に、キャリア周波数
が第2図に示すようにディジタル的に掃引されるため、
7次のPNN周波数ホッピングパターンらはずされる。
なお、この捕捉用の16ビットとしては、フレーム同期
用の16ビットと同じビットが使われている。
用の16ビットと同じビットが使われている。
このように、信号は、1フレ一ム単位で210=102
4ビットのPNと、1サブフレ一ム単位で27=128
ビットのPN周波数がホッピングパターンで二重にスク
ランブルがかけられており、1フレーム内で、サブフレ
ームを単位として8回周波数ホッピングパターンがくり
返される。
4ビットのPNと、1サブフレ一ム単位で27=128
ビットのPN周波数がホッピングパターンで二重にスク
ランブルがかけられており、1フレーム内で、サブフレ
ームを単位として8回周波数ホッピングパターンがくり
返される。
次に、本発明によるスペクトラム拡散通信システムの実
施例の変復調部の詳細を説明する。
施例の変復調部の詳細を説明する。
第5図は変調器の詳細なブロック図である。
まず、キャリアの周波数ホッピングについて説明する。
ビットフレームに同期した7次の多項式によるPNがP
N発生回路40で発生される。
N発生回路40で発生される。
1024ビット1フレーム内で、このPNによる128
ビットを1周期とするサブフレームを単位として8回く
り返される。
ビットを1周期とするサブフレームを単位として8回く
り返される。
フレームの最初の16ビット分の周波数ホッピング信号
は、捕捉用の掃引パターン信号であり、フレーム同期制
御部38より提供される。
は、捕捉用の掃引パターン信号であり、フレーム同期制
御部38より提供される。
PNの周波数ホッピングパターン信号、あるいは捕捉用
掃引パターン信号はスイッチ42で選択されてD/A変
換器43へ送られる。
掃引パターン信号はスイッチ42で選択されてD/A変
換器43へ送られる。
すなわち、フレームの最初の16ビット分は、スイッチ
42が下の状態で、同期制御部38からの捕捉用掃引パ
ターンがD/A変換器43へ提供される。
42が下の状態で、同期制御部38からの捕捉用掃引パ
ターンがD/A変換器43へ提供される。
第17ビットから1024ビット分までは、スイッチ4
2が上の状態で、7次の多項式によるPN周波数ホッピ
ングパターン信号がD/A変換器43に供給される。
2が上の状態で、7次の多項式によるPN周波数ホッピ
ングパターン信号がD/A変換器43に供給される。
こうして、1フレ一ム分の周波数ホッピングが終了する
と、スイッチ42が下の状態となり、同様のサイクルを
くり返す。
と、スイッチ42が下の状態となり、同様のサイクルを
くり返す。
このようにして、D/A変換器43に周波数ホッピング
信号が加えられ、変換された信号はホールド回路44で
波形整形され、VCO45に加えられる。
信号が加えられ、変換された信号はホールド回路44で
波形整形され、VCO45に加えられる。
VCO45は、ホールド回路44からの周波数ホッピン
グ信号で周波数変開され、周波数ホッピングしているキ
ャリア、すなわちスペクトラムが拡散されたキャリアが
発生する。
グ信号で周波数変開され、周波数ホッピングしているキ
ャリア、すなわちスペクトラムが拡散されたキャリアが
発生する。
このキャリアはPSK変調されるため、2系統に分けら
れる。一方はそのまま、もう一方は移相器46により1
80°位相が変えられてスイッチ47で選択されてPS
K信号が発生する。
れる。一方はそのまま、もう一方は移相器46により1
80°位相が変えられてスイッチ47で選択されてPS
K信号が発生する。
一方、インターリーブされた信号は、フレームと同期し
た10次の多項式によるPN信号でスクランブルされる
。
た10次の多項式によるPN信号でスクランブルされる
。
第6図は本発明によるシテステムの受信系の実施例を示
すブロック図である。
すブロック図である。
第7図に前記受信系のコスタスループP L Lを示す
。
。
入力49に入力信号I、Acosφb (t)が入力
されている。符号上はPSK変調の1.0に対応してい
る。
されている。符号上はPSK変調の1.0に対応してい
る。
この入力信号が2つに分配され、VCO58がらの信号
cosφb (t) 、−5inφb (t)と乗算
器50.51でそれぞれ乗算される。
cosφb (t) 、−5inφb (t)と乗算
器50.51でそれぞれ乗算される。
その積の中から、ローパスフィルタ55.56により、
位相差を示す2つの直交する低周波成分を分離し、さら
にその2つの直交成分を乗算器59で掛は合わせ、位相
誤差成分 (KI K2 A2/8) ・sin φc (t)
を得る。
位相差を示す2つの直交する低周波成分を分離し、さら
にその2つの直交成分を乗算器59で掛は合わせ、位相
誤差成分 (KI K2 A2/8) ・sin φc (t)
を得る。
この位相誤差成分はフィルタ57を通り、加算器54で
ホッピングパターン信号φd (t)を加えられた後、
VCO58に入力され、vCOの発信角周波数dφd
(t)/dtを制御する。
ホッピングパターン信号φd (t)を加えられた後、
VCO58に入力され、vCOの発信角周波数dφd
(t)/dtを制御する。
この場合、加算器54がなく、ホッピングパターン信号
φd (t)が加算されないと、通常のコスタスループ
となる。
φd (t)が加算されないと、通常のコスタスループ
となる。
以上の信号は次式で結ばれている。
dφc(t)/dt
=2 (dφa(t)/dt−φd (t) −ωf−
(K、に2 A2/8) ・f h (t−r) sinφc (r)dτ)
・・・(1) 左辺は誤差信号の角周波数、右辺第1項は入力信号の角
周波数、第2項は周波数ホッピングパターン、第3項は
VCOの自走角周波数、第4項はループフィルタを通っ
た誤差信号出力である。
(K、に2 A2/8) ・f h (t−r) sinφc (r)dτ)
・・・(1) 左辺は誤差信号の角周波数、右辺第1項は入力信号の角
周波数、第2項は周波数ホッピングパターン、第3項は
VCOの自走角周波数、第4項はループフィルタを通っ
た誤差信号出力である。
入力信号の角周波数dφa(t)/dtと、VC0自走
角周波数ωfと周波数ホッピングパターン信号φd (
t)の和を等しく選べば、上式は簡単になり、 dφc(t)/dt −(KI K2 A2/4) −f h (t−r) sinφC(τ)dτ ・(
21となる。
角周波数ωfと周波数ホッピングパターン信号φd (
t)の和を等しく選べば、上式は簡単になり、 dφc(t)/dt −(KI K2 A2/4) −f h (t−r) sinφC(τ)dτ ・(
21となる。
t−■とすると、右辺は0となり、位相誤差φC(,1
)は常にOとなり、系は定常状態となる。
)は常にOとなり、系は定常状態となる。
よってキャリアの周波数がホッピングしていても、系は
定常状態に落ち着くのでループフィルタのカットオフ周
波数は任意に低くでき、妨害に強いキャリアの復調が行
なえる。
定常状態に落ち着くのでループフィルタのカットオフ周
波数は任意に低くでき、妨害に強いキャリアの復調が行
なえる。
ただし、このためには入力信号の周波数ホッピングパタ
ーンと加算器54に加えられる周波数ホッピングパター
ン信号φd (t)は同期がとれていなければならず、
そのためには、あらかじめビット同期信号、フレーム同
期信号が抽出できていなければならない。
ーンと加算器54に加えられる周波数ホッピングパター
ン信号φd (t)は同期がとれていなければならず、
そのためには、あらかじめビット同期信号、フレーム同
期信号が抽出できていなければならない。
これらの同期信号の抽出には、通常のコスタスループで
、かつループフィルタのカットオフ周波数が高く、かつ
ループゲインが大に設定されたPLLのFM復調器で周
波数ホッピングパターンを復調すれば良い。
、かつループフィルタのカットオフ周波数が高く、かつ
ループゲインが大に設定されたPLLのFM復調器で周
波数ホッピングパターンを復調すれば良い。
すなわち第6図でスイッチ60を上、スイッチ61を開
の状態とする。
の状態とする。
この状態でのFM[[信号はフレーム同期用掃引パター
ン信号抽出用の相関器62を通って、フレーム同期信号
が抽出される。
ン信号抽出用の相関器62を通って、フレーム同期信号
が抽出される。
なお、この際、すでにビット同期信号は同じく第6図の
PLL66で抽出されている。
PLL66で抽出されている。
定常状態と同様に式で表現すると
dφc(t)/dt
=2 (dφa (t)/dt−ω((KI K2
A2/8) ’fS1nφc (r) d r) −(31と
なる。
A2/8) ’fS1nφc (r) d r) −(31と
なる。
ループフィルタのカットオフ周波数が高いため、PLL
は短時間で定常状態となり、VCOの角周波数は入力信
号の角周波数ωaに一致する。
は短時間で定常状態となり、VCOの角周波数は入力信
号の角周波数ωaに一致する。
そのとき、上式は
dφc(t)/dt
;0
=2 (ωa−ωf
(K I K2 A2/ 8 ) ・sinφk)
・(4)となる。
・(4)となる。
すなわち位相誤差φc (t)は定数φにとなりsi
nφk = 8 (ωa a) f ) / K1に
2 A2・・・(5) となる。
nφk = 8 (ωa a) f ) / K1に
2 A2・・・(5) となる。
すなわち捕捉時の定常状態では、位相誤差信号は入力信
号の角周波数ωaとVCOの自走角周波数ωfの差に比
例した量となる。
号の角周波数ωaとVCOの自走角周波数ωfの差に比
例した量となる。
この状態で、FM復調信号からフレーム同期信号を抽出
する操作が「捕捉」である。
する操作が「捕捉」である。
(5)式より明らかなように、捕捉時には誤差信号は入
力信号の角周波数がVCOの自走角周波数に一致した時
以外はOとはならずロックレンジの端ではφに=±π/
2となる。
力信号の角周波数がVCOの自走角周波数に一致した時
以外はOとはならずロックレンジの端ではφに=±π/
2となる。
φに=oの時にスイッチ60.61を切替えてコスタス
ループを捕捉からトラッキングの定常状態へ切替えると
、カットオフ周波数が非常に低く、すなわちインパルス
レスポンスh (t)が長い時間持続するように選んで
あるループフィルタ57のため、系は長時間定常状態と
はならず、不安定となる。
ループを捕捉からトラッキングの定常状態へ切替えると
、カットオフ周波数が非常に低く、すなわちインパルス
レスポンスh (t)が長い時間持続するように選んで
あるループフィルタ57のため、系は長時間定常状態と
はならず、不安定となる。
一方φに=oの時に同様の操作をすると、系は定常状態
からスタートし、安定である。
からスタートし、安定である。
一方、回路実現の点から見ると、捕捉時の状態ではルー
プ内の遅延時間は主に乗算器59で決まり、比較的短い
。
プ内の遅延時間は主に乗算器59で決まり、比較的短い
。
よってループゲインを高くとっても系は安定であり、ロ
ックレンジを広くとれて捕捉には都合が良い。
ックレンジを広くとれて捕捉には都合が良い。
しかるに、スイッチ60.61を切替えた定常状態では
加算器とループフィルタの遅延時間が大きく、ループゲ
インを高くとると系が不安定となる。
加算器とループフィルタの遅延時間が大きく、ループゲ
インを高くとると系が不安定となる。
すなわち妨害に強くすると、ロックレンジを狭くせざる
を得ないが、トラッキングの定常状態ではロックレンジ
は広い必要は無い。
を得ないが、トラッキングの定常状態ではロックレンジ
は広い必要は無い。
以上より回路の実現性からも、SSシステムの目的から
も、コスタスループのループ定数を捕捉時とトラッキン
グの定常状態で切り替えて動作させるのは合理的である
。
も、コスタスループのループ定数を捕捉時とトラッキン
グの定常状態で切り替えて動作させるのは合理的である
。
受信系は大きく分ける49〜61までのコスタスループ
PLL、掃引パターン抽出用の相関器62゜周波数ホッ
ピングパターン発生部63〜65.ディジタル信号処理
部66〜76の部分に分けられる。
PLL、掃引パターン抽出用の相関器62゜周波数ホッ
ピングパターン発生部63〜65.ディジタル信号処理
部66〜76の部分に分けられる。
初期設定の状態とし、コスタスループPLLのスイッチ
60が上、スイッチ61が開の状態で、捕捉用の状態で
あったとする。
60が上、スイッチ61が開の状態で、捕捉用の状態で
あったとする。
LPF55.56はキャリアカット用のものでカットオ
フ周波数は高く、ベースバンド帯域での遅延時間も小さ
い。乗算器59の周波数特性はビデオアンプ相当で遅延
時間は小さく、かつ利得もコスタスループPLLのロッ
クレンジがキャリアの2次変稠によるスペクトラム拡散
の幅をカバーするように選んである。
フ周波数は高く、ベースバンド帯域での遅延時間も小さ
い。乗算器59の周波数特性はビデオアンプ相当で遅延
時間は小さく、かつ利得もコスタスループPLLのロッ
クレンジがキャリアの2次変稠によるスペクトラム拡散
の幅をカバーするように選んである。
(5)式より、ロックレンジは、
1ωa−ωf1
= l (K 1に2 A2/ 8 ) sin
φklより、Slnφに=±1のときであるから1ωa
−ωf l =’l KI K2 A2/ 81・−(
6)で示される。
φklより、Slnφに=±1のときであるから1ωa
−ωf l =’l KI K2 A2/ 81・−(
6)で示される。
ロックレンジを拡げるには入力を大とするか、ループゲ
インを大とする。
インを大とする。
その際、ループ内の遅延が大きいと、系が不安定となり
、ループゲインを大きくできず、ロックレンジを大とす
ることができない。しかし、捕捉の状態では、ループ内
の遅延時間が小となるように回路定数を選んであるので
、目的のロックレンジを確保できる。この状態のコスタ
スループフェーズロックループ回路に目的の信号が入力
されると、まずコスタスループフェーズロックループ回
路はその二次変調されたキャリアにロックされ、二次変
調信号である周波数ホッピングパターンのFM復調信号
を乗算器59より出力し、フレーム同期パターンである
周波数掃引信号抽出用の相関器62へ入力する。これと
平行して、−次変調であるPSKfl調信号がコスタス
ループフェーズロックループ回路の■軸である乗算器5
1.LPF56より出力され、ビット同期信号抽出用の
vcx。
、ループゲインを大きくできず、ロックレンジを大とす
ることができない。しかし、捕捉の状態では、ループ内
の遅延時間が小となるように回路定数を選んであるので
、目的のロックレンジを確保できる。この状態のコスタ
スループフェーズロックループ回路に目的の信号が入力
されると、まずコスタスループフェーズロックループ回
路はその二次変調されたキャリアにロックされ、二次変
調信号である周波数ホッピングパターンのFM復調信号
を乗算器59より出力し、フレーム同期パターンである
周波数掃引信号抽出用の相関器62へ入力する。これと
平行して、−次変調であるPSKfl調信号がコスタス
ループフェーズロックループ回路の■軸である乗算器5
1.LPF56より出力され、ビット同期信号抽出用の
vcx。
のフェーズロックループ回路66へ入力されている。こ
のVCXOのフェーズロックループ回路はロック開始か
ら定常状態に達するまでの時間が非常に短く、数ビット
以内で定常状態に達するので、フレーム同期信号抽出前
にビット同期信号を得ることができる。こうして得られ
たビット同期信号により周波数掃引信号抽出用の相関器
62は動作している。
のVCXOのフェーズロックループ回路はロック開始か
ら定常状態に達するまでの時間が非常に短く、数ビット
以内で定常状態に達するので、フレーム同期信号抽出前
にビット同期信号を得ることができる。こうして得られ
たビット同期信号により周波数掃引信号抽出用の相関器
62は動作している。
第6図の捕捉用周波数掃引信号検出用の相関器62には
コスタスループPLLによるFMj1m信号が加えられ
ている。
コスタスループPLLによるFMj1m信号が加えられ
ている。
第11図はこの相関器62の実施例を示す回路図である
。
。
相関器62に加えられる信号は、次の3種類である。
■掃引パターン、■7次のPNホッピングパターン、■
PLL復門器がロックしていない時のノイズ。
PLL復門器がロックしていない時のノイズ。
この3種類の信号から1掃引パターンを検出することが
目的となる。通常、目的とする信号の相関関数で判定す
る方法がとられる。
目的となる。通常、目的とする信号の相関関数で判定す
る方法がとられる。
説明を簡略にするため、掃引パターンが7ビット間にわ
たるものであったとする。
たるものであったとする。
各々の振幅をa1〜a7 (第8図(a))とする。
この信号を検出する最も理想的なものは、この信号と時
間軸を逆にした信号をインパルス応答とするフィルタで
マツチドフィルタと呼ばれている(第8図(b))。
間軸を逆にした信号をインパルス応答とするフィルタで
マツチドフィルタと呼ばれている(第8図(b))。
第8図(a)あるいは第8図(b)は、離散的かつ、有
限長であることから、F I R(Finite I
mpulseResponse )ディジタルフィルタ
でマツチドフィルタを実現できる。第9図はディジタル
フィルタで実現したマツチドフィルタの例を示す回路図
である。
限長であることから、F I R(Finite I
mpulseResponse )ディジタルフィルタ
でマツチドフィルタを実現できる。第9図はディジタル
フィルタで実現したマツチドフィルタの例を示す回路図
である。
掃引パターン■が入力された場合、その自己相関関数が
出力される。
出力される。
すなわち入力信号はA/D変換され、a7の重み付けを
され(かけ算)加算器に加えられる。
され(かけ算)加算器に加えられる。
A/D変換された入力信号はさらにTだけシフトレジス
タで遅延されa6の重み付けをされ同様に加算器へ加え
られる。
タで遅延されa6の重み付けをされ同様に加算器へ加え
られる。
さらに同様に遅延と重み付けをalの重み付けをするま
でくり返す。加算器出力をD/ALで演算を終了する。
でくり返す。加算器出力をD/ALで演算を終了する。
このディジタルフィルタは理想的なものであるが実際に
は、たとえば、A/D、D/Aが4ビットであるなら、
かけ算、シフトレジスタ、加算すべてを4ビットで行わ
なければならず、また重み付けのためのROMも必要で
あり、実現は必ずしも容易ではない。
は、たとえば、A/D、D/Aが4ビットであるなら、
かけ算、シフトレジスタ、加算すべてを4ビットで行わ
なければならず、また重み付けのためのROMも必要で
あり、実現は必ずしも容易ではない。
第11図に本発明による相関器の回路を示す。
基本的考え方は、ホッピングパターンと掃引信号との相
関関数のピークを検出するというのではなく、掃引のホ
ッピングパターンが重縮に増加、あるいは減少している
のでその微係数(差分)が連続して同符号となる部分を
検出するものである。
関関数のピークを検出するというのではなく、掃引のホ
ッピングパターンが重縮に増加、あるいは減少している
のでその微係数(差分)が連続して同符号となる部分を
検出するものである。
第10図に積分ダンプフィルタを示す。
このフィルタはある時間たとえば1ビット間だけ入力を
積分しくスイッチSW1.SW2を開)その積分結果を
出力する(スイッチSW2を閉)。
積分しくスイッチSW1.SW2を開)その積分結果を
出力する(スイッチSW2を閉)。
次いで、リセットして積分器をOにもどす(SW。
を閉)。
スイッチSW1.SW2を開にして次のサイクルをくり
返す。
返す。
この積分ダンプフィルタを用いた掃引パターン検出回路
を第11図に示す。
を第11図に示す。
入力は1ビットごとに積分ダンプフィルタ101.10
2に交互に入力される。
2に交互に入力される。
各々の積分ダンプフィルタは他方が積分中は、もう一方
は積分した値を保持している。
は積分した値を保持している。
たとえば、積分ダンプフィルタ101が積分を行ってい
る間は、積分ダンプフィルタ102は前のビットの積分
値を保持し続ける。
る間は、積分ダンプフィルタ102は前のビットの積分
値を保持し続ける。
積分ダンプフィルタ101の積分が終了する直前に、両
方の積分ダンプフィルタの出力は次段のコンパレータ1
03で比較される。
方の積分ダンプフィルタの出力は次段のコンパレータ1
03で比較される。
コンパレータ103へ入力されると積分ダンプフィルタ
102はリセットされ、ふたたび積分を開始する。
102はリセットされ、ふたたび積分を開始する。
この間積分ダンプフィルタ101は積分値を保持し続け
る。
る。
以上のサイクルを(り返し、あるビットの積分値とその
1つ前のビットの積分値が比較される。
1つ前のビットの積分値が比較される。
以下第12図のタイミングチャートを用いて説明を行う
。
。
(a)は積分ダンプフィルタ101の出力、(b)は積
分ダンプフィルタ102の出力である。
分ダンプフィルタ102の出力である。
一方の積分の終了と同時に他方はリセットされ、一方は
そのまま積分値を保持し、リセットされた方は積分を開
始する。両者の比較は積分の終了直前あるいはリセット
の直前に行われる。
そのまま積分値を保持し、リセットされた方は積分を開
始する。両者の比較は積分の終了直前あるいはリセット
の直前に行われる。
(C1はコンパレータの出力であり、この例では、積分
ダンプフィルタ101の出力が同102の出力より高(
大)の時H1低(小)の時りとなる。
ダンプフィルタ101の出力が同102の出力より高(
大)の時H1低(小)の時りとなる。
(d)はクロックを1/2分周した信号である。
(C)と(dlがE−OR104で比較される。
掃引パターンの最大値と最小値は、PNホッピングパタ
ーンの最大値および最小値に一致するように設定すると
、7ビット長のホッピングパターンの差分をとっている
6ビット長間(81はHが続き、その前後で必ず反転す
る。
ーンの最大値および最小値に一致するように設定すると
、7ビット長のホッピングパターンの差分をとっている
6ビット長間(81はHが続き、その前後で必ず反転す
る。
そこで、E−OR104の出力を6段のシフトレジスタ
105に入力し、6段全部が1となった時を掃引ホッピ
ングパターンがあった時と判定できる。掃引ホッピング
パターン以外のPNホッピングパターンでは、通常7ビ
ット長にわたり、増加、あるいは減少し続けることはな
く、誤って掃引ホッピングパターンを抽出することはな
い。
105に入力し、6段全部が1となった時を掃引ホッピ
ングパターンがあった時と判定できる。掃引ホッピング
パターン以外のPNホッピングパターンでは、通常7ビ
ット長にわたり、増加、あるいは減少し続けることはな
く、誤って掃引ホッピングパターンを抽出することはな
い。
またPLL復調器がロックしていない時のノイズに関し
ては、ノイズの平均値(直流値)がOであるため、積分
ダンプフィルタの出力は両方同時に0となる。この状態
は容易に検出でき、誤判定は避けられる。
ては、ノイズの平均値(直流値)がOであるため、積分
ダンプフィルタの出力は両方同時に0となる。この状態
は容易に検出でき、誤判定は避けられる。
以上は7段の掃引ホッピングパターンについて説明した
が、実際には、PNの次数、種類によっては最長の連続
増加、あるいは減少のビット長が決まっているので、そ
れに見合った段数を設定すれば良い。たとえば7次PN
で連続増加あるいは減少の最大のビット長が5であるな
ら、6段のシフトレジスタで目的は達っせられる。
が、実際には、PNの次数、種類によっては最長の連続
増加、あるいは減少のビット長が決まっているので、そ
れに見合った段数を設定すれば良い。たとえば7次PN
で連続増加あるいは減少の最大のビット長が5であるな
ら、6段のシフトレジスタで目的は達っせられる。
一方これと平行して、ビット同期信号抽出に続いて、P
SK復調信号より、−改変調信号の復調が行われている
。
SK復調信号より、−改変調信号の復調が行われている
。
すなわち、PSK復調信号は、前述のビット同期信号で
動作する積分ダンプフィルタ67で雑音。
動作する積分ダンプフィルタ67で雑音。
妨害を除去されて、その出力がコントロール部69、デ
ィスクランブル回路70に入力されている。
ィスクランブル回路70に入力されている。
コントロール部69は相関器62より、周波数掃引信号
、すなわちフレーム同期信号抽出の信号を受けると、フ
レームの位置を定め、PSK復調されたフレーム同期信
号の中から、最後のビット、すなわち1フレームの第1
6ビットのOを検出し、第17ビット目から、ディスク
ランブル回路70゜周波数ホッピング信号再生回路68
、ディインターリーブ回路71をスタートさせる。
、すなわちフレーム同期信号抽出の信号を受けると、フ
レームの位置を定め、PSK復調されたフレーム同期信
号の中から、最後のビット、すなわち1フレームの第1
6ビットのOを検出し、第17ビット目から、ディスク
ランブル回路70゜周波数ホッピング信号再生回路68
、ディインターリーブ回路71をスタートさせる。
ディスクランブル701周波数ホフビング再生回路68
に、各々含まれる10次および7次のPN発生回路は、
対応する送信部に含まれているのと同じものである。
に、各々含まれる10次および7次のPN発生回路は、
対応する送信部に含まれているのと同じものである。
これに続(1フレームの復調、ディスクランブル。
周波数ホッピングパターン信号の発生は、このループ定
数、すなわち捕捉用の定数のまま行う。
数、すなわち捕捉用の定数のまま行う。
1フレームが終了し、第二フレームの復調が開始される
と、コントロール部66は、フレーム同期信号部の周波
数掃引パターンがコスタスループフェーズロックループ
回路の自走周波数に最も近づく8ないし9ビット目にス
イッチ60を下、スイッチ61を閉にしてループ定数を
切り替える。
と、コントロール部66は、フレーム同期信号部の周波
数掃引パターンがコスタスループフェーズロックループ
回路の自走周波数に最も近づく8ないし9ビット目にス
イッチ60を下、スイッチ61を閉にしてループ定数を
切り替える。
減衰器58.ループフィルタ57.加算器54よりルー
プ回路は成り立っている。
プ回路は成り立っている。
ループフィルタのカットオフ周波数は妨害に強くするた
めに低く設定してあり、また、加算器54はオペアンプ
を用いて実現するので遅延時間が大きい。そうした条件
では、ループゲインを高くすると系が不安定となるので
、減衰器58でループゲインを下げる。
めに低く設定してあり、また、加算器54はオペアンプ
を用いて実現するので遅延時間が大きい。そうした条件
では、ループゲインを高くすると系が不安定となるので
、減衰器58でループゲインを下げる。
加算器54には、すでに切り替え前よりD/A変換器6
4で発生する周波数ホッピングパターンのオフセット信
号が加えられているが、スイッチ61が閉に切り替えら
れる前には、減衰器58には入力がないため、ループフ
ィルタ57も入力、出力ともに定常的に0の状態である
。
4で発生する周波数ホッピングパターンのオフセット信
号が加えられているが、スイッチ61が閉に切り替えら
れる前には、減衰器58には入力がないため、ループフ
ィルタ57も入力、出力ともに定常的に0の状態である
。
この状態において、スイッチ60.61によりループ定
数が切り替えられる際、乗算器にあるレベルの誤差信号
が出力されていたとすると、ループフィルタ57のカッ
トオフ周波数が低く設定されており、かつループゲイン
が下げられているので、ロックがはずれたり、または定
常状態になるまでに長時間を要する。
数が切り替えられる際、乗算器にあるレベルの誤差信号
が出力されていたとすると、ループフィルタ57のカッ
トオフ周波数が低く設定されており、かつループゲイン
が下げられているので、ロックがはずれたり、または定
常状態になるまでに長時間を要する。
しかるに、周波数掃引パターン第8.あるいは第9ビッ
ト目は、コスタスループフェーズロックループ回路の自
走周波数に近いため、乗算器59より出力される誤差信
号はほぼOであり、ループ定数を切り替えてもループフ
ィルタ57に過渡現象は生じない。
ト目は、コスタスループフェーズロックループ回路の自
走周波数に近いため、乗算器59より出力される誤差信
号はほぼOであり、ループ定数を切り替えてもループフ
ィルタ57に過渡現象は生じない。
さらに(2)より明らかなように、ループフィルタ人力
sinφC(τ)が−■くτくtT:Oであれば、以後
、定常的にφC(t)=Oとなり、二次変調によるキャ
リア周波数のホッピングにかかわらず、コスタスループ
フェーズロックループ回路は定常状態となる。
sinφC(τ)が−■くτくtT:Oであれば、以後
、定常的にφC(t)=Oとなり、二次変調によるキャ
リア周波数のホッピングにかかわらず、コスタスループ
フェーズロックループ回路は定常状態となる。
コスタスループフェーズロックループ回路自体は、PS
Kによる位相情報を消去した情報の乗っていないキャリ
アに追従するため、ループフィルタのカットオフ周波数
を任意に下げ、妨害のもとでも安定に情報を消去したキ
ャリアを抽出できる。
Kによる位相情報を消去した情報の乗っていないキャリ
アに追従するため、ループフィルタのカットオフ周波数
を任意に下げ、妨害のもとでも安定に情報を消去したキ
ャリアを抽出できる。
一方、そのキャリアが安゛定に抽出されているならば、
コスタスループフェーズロックループ回路の■軸より出
力されるPSKの復調成分は、妨害によりかなり乱れて
いても、積分ダンプフィルタ67で相関がとられ、安定
にfiflmできる。
コスタスループフェーズロックループ回路の■軸より出
力されるPSKの復調成分は、妨害によりかなり乱れて
いても、積分ダンプフィルタ67で相関がとられ、安定
にfiflmできる。
(発明の効果)
以上詳しく説明したように、本発明によるスペクトラム
拡散通信システムにおける同期方式はFMfj[したパ
ターン中からフレーム同期用掃引パターンを抽出するた
めに、1組の積分ダンプフィルタが1ビット積分、1ビ
ット保持、2ビット単位のリセフトを1ビットずれて交
互に行い、前記2つの積分ダンプフィルタの出力を比較
器により比較し、前記比較器の出力をシフトレジスタに
入力し、前記シフトレジスタの状態により同期を判定す
るように構成されている。
拡散通信システムにおける同期方式はFMfj[したパ
ターン中からフレーム同期用掃引パターンを抽出するた
めに、1組の積分ダンプフィルタが1ビット積分、1ビ
ット保持、2ビット単位のリセフトを1ビットずれて交
互に行い、前記2つの積分ダンプフィルタの出力を比較
器により比較し、前記比較器の出力をシフトレジスタに
入力し、前記シフトレジスタの状態により同期を判定す
るように構成されている。
したがって、ディジタルフィルタのような複雑な回路を
必要とせず、理想的な相関をとったのと同じ効果が得ら
れる。
必要とせず、理想的な相関をとったのと同じ効果が得ら
れる。
第1図は、本発明によるスペクトラム拡散通信システム
の実施例の信号のフレーム構造を示す図である。 第2図は、フレームパターンの詳細図である。 第3図は、本発明によるスペクトラム拡散通信システム
の送信系の実施例を示すブロック図である。 第4図は、本発明によるスペクトラム拡散通信システム
の受信系の実施例を示すブロック図である。 第5図は、本発明によるスペクトラム拡散通信システム
の変調器の詳細なブロック図である。 第6図は本発明によるスペクトラム拡散通信システムの
受信系のコスタスループPLL部分を含む復調系を示し
たブロック図である。 第7図は、本発明によるスペクトラム拡散通信システム
の受信系のコスタスループフェーズロックループ回路の
動作を説明するための回路図である。 第8図はフレーム同期ホッピングパターンとマツチドデ
ィジタルフィルタのインパルス応答を示すグラフである
。 第9図はマツチドディジタルフィルタの例を示す回路図
である。 第10図は積分ダンプフィルタの例を示す回路図である
。 第11図は本発明による捕捉用周波数掃引信号検出用の
相関器の実施例を示す回路図である。 第12図は前記捕捉用周波数掃引信号検出用の相関器の
実施例回路の動作を説明するための回路図である。 1・・・ビット同期信号 2・・・フレーム同期信号
3・・・音声信号人力 4・・・データ信号人力5
・・・ブリヱンファシス回路 6・・・ローパスフィルタ 7・・・AID変換a8・
・・ADM 9・・・エンコーダ10・・
・誤り訂正符号付加回路 11・・・インターリーブ回路 12・・・スクランブル回路 13・・・ホッピングパターン発生回路14・・・位相
変調器(PSK) 15・・・RF小出力 16・・・RF入力17・
・・捕捉回路 18・・・PSK復調器19・・
・ホッピングパターン再生器 20・・・ディスクランブル回路 21・・・ビット同期信号 22・・・フレーム同期信号 23・・・ディインターリーブ回路 24・・・誤り訂正回路 25・・・デコーダ26・
・・D/A変換8 27・・・ローパスフィルタ28
・・・ディエンファシス回路 29・・・データ信号 30・・・音声出力3
1.35・・・ビット同期信号 32.34・・・フレーム同期信号 33・・・ビットストリーム 36・・・RAM37
・・・インターリーブ回路 38・・・フレーム同期制御部 39・・・多項式回路 40・・・PN発生回路
41.42・・・スイッチ 43・・・D/A変換器
44・・・ホールド回路 45・・・vC046・
・・移相器 47・・・スイッチ48・・・
RF小出力 49・・・RF入力50.51・・
・乗算器 52・・・移相器53・・・VCO54
・・・加算器 55.56・・・ローパスフィルタ 57・・・ループフィルタ 58・・・減衰器 59・・・乗算器60.
61・・・スイッチ 62・・・相関器63・・・ホ
ールド回路 64・・・D/A変換器65・・・A
FC66・・・PLL 67・・・積分ダンプフィルタ 68・・・周波数ホッピング再生多項式回路69・・・
コントロール部 70・・・ディスクランブル回路 71・・・ディインターリーブ回路 72・・・コントロール信号 73・・・フレーム同期信号 74・・・ビット同期信号 75・・・コントロール信号 76・・・ビットストリーム 101.102・・・積分ダンプフィルタ103・・・
コンパレータ 104・・・E−OR 105・・・シフトレジスタ 106・・・AND回路
の実施例の信号のフレーム構造を示す図である。 第2図は、フレームパターンの詳細図である。 第3図は、本発明によるスペクトラム拡散通信システム
の送信系の実施例を示すブロック図である。 第4図は、本発明によるスペクトラム拡散通信システム
の受信系の実施例を示すブロック図である。 第5図は、本発明によるスペクトラム拡散通信システム
の変調器の詳細なブロック図である。 第6図は本発明によるスペクトラム拡散通信システムの
受信系のコスタスループPLL部分を含む復調系を示し
たブロック図である。 第7図は、本発明によるスペクトラム拡散通信システム
の受信系のコスタスループフェーズロックループ回路の
動作を説明するための回路図である。 第8図はフレーム同期ホッピングパターンとマツチドデ
ィジタルフィルタのインパルス応答を示すグラフである
。 第9図はマツチドディジタルフィルタの例を示す回路図
である。 第10図は積分ダンプフィルタの例を示す回路図である
。 第11図は本発明による捕捉用周波数掃引信号検出用の
相関器の実施例を示す回路図である。 第12図は前記捕捉用周波数掃引信号検出用の相関器の
実施例回路の動作を説明するための回路図である。 1・・・ビット同期信号 2・・・フレーム同期信号
3・・・音声信号人力 4・・・データ信号人力5
・・・ブリヱンファシス回路 6・・・ローパスフィルタ 7・・・AID変換a8・
・・ADM 9・・・エンコーダ10・・
・誤り訂正符号付加回路 11・・・インターリーブ回路 12・・・スクランブル回路 13・・・ホッピングパターン発生回路14・・・位相
変調器(PSK) 15・・・RF小出力 16・・・RF入力17・
・・捕捉回路 18・・・PSK復調器19・・
・ホッピングパターン再生器 20・・・ディスクランブル回路 21・・・ビット同期信号 22・・・フレーム同期信号 23・・・ディインターリーブ回路 24・・・誤り訂正回路 25・・・デコーダ26・
・・D/A変換8 27・・・ローパスフィルタ28
・・・ディエンファシス回路 29・・・データ信号 30・・・音声出力3
1.35・・・ビット同期信号 32.34・・・フレーム同期信号 33・・・ビットストリーム 36・・・RAM37
・・・インターリーブ回路 38・・・フレーム同期制御部 39・・・多項式回路 40・・・PN発生回路
41.42・・・スイッチ 43・・・D/A変換器
44・・・ホールド回路 45・・・vC046・
・・移相器 47・・・スイッチ48・・・
RF小出力 49・・・RF入力50.51・・
・乗算器 52・・・移相器53・・・VCO54
・・・加算器 55.56・・・ローパスフィルタ 57・・・ループフィルタ 58・・・減衰器 59・・・乗算器60.
61・・・スイッチ 62・・・相関器63・・・ホ
ールド回路 64・・・D/A変換器65・・・A
FC66・・・PLL 67・・・積分ダンプフィルタ 68・・・周波数ホッピング再生多項式回路69・・・
コントロール部 70・・・ディスクランブル回路 71・・・ディインターリーブ回路 72・・・コントロール信号 73・・・フレーム同期信号 74・・・ビット同期信号 75・・・コントロール信号 76・・・ビットストリーム 101.102・・・積分ダンプフィルタ103・・・
コンパレータ 104・・・E−OR 105・・・シフトレジスタ 106・・・AND回路
Claims (1)
- スペクトラム拡散通信システムにおける同期方式であっ
て、FM復調したパターン中からフレーム同期用掃引パ
ターンを抽出するために、1組の積分ダンプフィルタが
1ビット積分、1ビット保持、2ビット単位のリセット
を1ビットずれて交互に行い、前記2つの積分ダンプフ
ィルタの出力を比較器により比較し、前記比較器の出力
をシフトレジスタに入力し、前記シフトレジスタの状態
により同期信号抽出を判定するように構成したことを特
徴とするスペクトラム拡散通信システムにおける同期方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138409A JPS61296834A (ja) | 1985-06-25 | 1985-06-25 | スペクトラム拡散通信システムにおける同期方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60138409A JPS61296834A (ja) | 1985-06-25 | 1985-06-25 | スペクトラム拡散通信システムにおける同期方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61296834A true JPS61296834A (ja) | 1986-12-27 |
Family
ID=15221283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60138409A Pending JPS61296834A (ja) | 1985-06-25 | 1985-06-25 | スペクトラム拡散通信システムにおける同期方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61296834A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198338A (ja) * | 1987-10-09 | 1989-04-17 | Clarion Co Ltd | スペクトラム拡散受信機 |
-
1985
- 1985-06-25 JP JP60138409A patent/JPS61296834A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0198338A (ja) * | 1987-10-09 | 1989-04-17 | Clarion Co Ltd | スペクトラム拡散受信機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760586A (en) | Spread spectrum communication system | |
| US6459721B1 (en) | Spread spectrum receiving apparatus | |
| EP0622920B1 (en) | Spread spectrum receiving apparatus and method | |
| JP2002543674A (ja) | 周波数オフセット補正のための方法及び装置 | |
| EP1050116A1 (en) | System for discrete data transmission with noise-like, broadband signals | |
| JPS61296834A (ja) | スペクトラム拡散通信システムにおける同期方式 | |
| JPS58194450A (ja) | 復調装置 | |
| JP3457099B2 (ja) | 並列組合せスペクトル拡散送受信システム | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2000165295A (ja) | スペクトラム拡散通信方式の同期捕捉判定方法、及び同期捕捉判定回路、並びに同期捕捉回路 | |
| JPS61269540A (ja) | スペクトラム拡散通信システム | |
| JPS61198837A (ja) | スペクトラム拡散通信システムのpn発生器 | |
| JPS61198838A (ja) | スペクトラム拡散通信システム | |
| JPS61198835A (ja) | スペクトラム拡散通信システム | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPS61174841A (ja) | スペクトラム拡散通信システム | |
| JP3245048B2 (ja) | スペクトル拡散通信装置 | |
| JP2731361B2 (ja) | 信号処理装置 | |
| JP2601206B2 (ja) | スペクトル拡散通信方式及び受信装置 | |
| JPS61198834A (ja) | スペクトラム拡散通信システム | |
| JPS61198836A (ja) | スペクトラム拡散通信システム | |
| JP3320234B2 (ja) | スペクトラム拡散受信装置 | |
| JP3368665B2 (ja) | スペクトラム直接拡散復調器 | |
| JPS61174842A (ja) | スペクトラム拡散通信システム | |
| JPS6264179A (ja) | 信号多重方法 |