JPS6129942A - 命令語先取り機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、データ処理装置におけるマイクロプログラム
制御装置に関し、特に命令語先取機構に関するものであ
る。

〔従来技術〕

データ処理装置の制御方式としてマイクロゾログラム制
御が広く利用されている。これは１クロツク毎の装置の
動作をランダムアクセスメモリから読出したマイクロ命
令によって行うものであシ。

原則としてマイクロ命令のピットノやターンで装置内各
部の動作を殆どすべて制御する。

一方、装置の高速化１にはかるため命令語、オ（ランド
の先取シ（先行制御）が行われるが、先行制御部分は命
令（ソフトウェア命令）実行部とは独立に動作すること
が望ましく、そのため上記のようなマイクロプログラム
制御機構によって制御することができないので、多くの
高速装置では先行制御部は実行部とけ独立なハードウェ
ア制御（結線論理またはその部分だけの独立したマイク
ロプログラム制御）を行っておシ、必然的にハードウェ
ア量が増大する。しかし、命令語の先取りのみという程
度の浅い先行制御の装置ではマイクロプログラム制御で
行うことが多ＩＡ。

装置にひとつのアドレス計算／主記憶アクセス指令発生
部分がマイクロプログラム制御されているデータ処理装
置において、一連のソフトウェア命令実行マイクロプロ
グラムの中で上記アドレス計算／指令発生部分が遊んで
いるタイミング（すなわち命令実行のための主記憶アク
セスマイクロ命令が記述されていないステップ）に命令
語先取りのマイクロ命令を記述することにょシ、先行制
御が実現される。

上記のように、先取動作をマイクロ命令で明白に指示す
るので、命令語バッファに現在どれだけの命令語が読出
されつつあるがをマイクロプログラムで管理していなけ
ればならない。あるいは命令語先取シマイクロ命令が記
述してあっても、実際に主記憶読出指令を出すがどうか
け命令語バッファの空き具合を管理している別のハード
ウェアの指示に従う方式をとることもある。

いずれにしても命令語先取り’を行うことのできるタイ
ミングはあらかじめマイクロプログラムによって決めら
れておシ、装置によってはそのようなタイミングを多く
とれないことがある。また当然のことながらマイクロプ
ログラムが動作できないタイミングにおいては、命令語
先取シができない。このことは、大容量の命令語バッフ
ァを有していても（特に分岐命令実行後の早い時期に）
その全部を満たすことが困難なことを意味し、性能上不
利である。

〔発明の目的〕

したがって本発明の目的は、命令先取フを実行し易いマ
イクロプログラム制御データ処理装置の命令先取シ機構
を得ようとするものである。

〔発明の構成〕

本発明は、従来の明白なマイクロ命令記述にょる命令語
先取シに加え、ハードウェア条件にょシマイクロ命令実
行が一時抑止されているタイミングにおいてマイクロプ
ログラム割込みを利用することにより、上記マイクロプ
ログラム制御の命令語先取りの欠点を解決するものであ
る。例えばソフトウェア命令実行のため主記憶オペラン
ドを第４ランドバツフアから取出そうとした時、そのデ
ータが（キャッシュメモリ中になかったため）到着して
いないのでデータ到着を待たねばならない場合があシ、
このような条件は（マイクロ命令の条件分岐により）マ
イクロプログラムで監視するのではなく９条件信号によ
ってマイクロ命令実行を抑止することがよく行われるが
、上記ハードウェア条件の例として適当である。

すなわち本発明によれば、ソフトウェア命令語先取りの
アドレス計算を行って主記憶アクセス指令を出すことの
できるマイクロ命令、実際に主記憶アク士ス指令を発す
るかどうかを決定するため命令語バッファの空き具合を
監視する手段、マイクロプログラム割込手段、及びハー
ドウェア条件によりマイクロ命令実行を抑止する手段を
有する。

マイクロプログラム制御のデータ処理装置において、前
記マイクロ命令実行を抑止する手段を動作させるような
・・−ドウエア条件と、前記命令語バッファの空き具合
を監視する手段が命令語先取指令を出せるような命令語
バッフＩの空きとにより。

前記マイクロプログラム割込手段に新たな割込みを発生
させる手段を設けて成り、これにより割込んだマイクロ
プログラムの中で命令語先取マイクロ命令を実行するよ
うにしたごとを特徴とする命令語先取り機構が得られる
。

〔実施例〕

次に本発明の一実施例について図面を参照して説明する
。

第１図はマイクロプログラム制御によるデータ処理装置
の本発明に関係している部分の概略構成図であって、装
置（中央処理装置）としては他に演算部１作業記憶部１
診断制御部等があるが図示していない。この第１図にお
いて、アドレス計算／主記憶アクセス制御部１０Ｉｉ、
命令語アドレスを保持するレジスタ１１と、オペランド
アドレスを保持するレジスタ１２および１３と、前記の
３つのレジスタから主記憶アクセスアドレスａを発する
アドレス計算器１４と、主記憶アクセス指令信号すを発
する主記憶アクセス指令発生回路１５と、あとに動作を
詳しく説明する命令語先取制御回路１６とを有し、これ
らはマイクロ命令の本制御部を制御するフィールドから
のマイクロ命令信号ｃによって制御される。なお上記の
アドレス信号ａと指令信号すは主記憶緩衝装置（主記憶
装置と中央処理装置の間に位置し、キャッシュメモリ等
を内蔵している）に送られる。また点線で示した回路に
ついてはあとに説明する。

データバッファ２０は、主記憶読出しデータ信号ｄを受
け、マイクロ命令のバッファ制御フィールドからのマイ
クロ命令ｅによりデータの取出しが行われる命令語バッ
ファ２１およびオにランドバッファ２２と、主記憶デー
タ応答信号ｆを受け。

前記２つのバッファ中に現在どれだけの有効データが存
在するかをそれぞれ示す有効データ量レジスタ２３及び
２４と、これら２つのレジスタをチェックしてデータ未
到着のときマイクロ命令実行抑止信号ｇを発し、又命令
語の取出し量を通知する信号りを発するデータ取出し制
御回路２５を有している。

命令語先取りの場合は、命令語先取制御回路１６により
実際に命令語先取指令ｉを出すかどうかが決定される。

すなわち、制御回路１６は現在例バイト分の命令語先取
指令ｉが出ているかを保持する図示しないレジスタを内
蔵している。そしてこのレジスタの値は命令語先取指令
ｉが出る都度増加され、命令語バッファ２１から命令語
を取出す都度、すなわち命令語取出通知信号ｈｌ受ける
都度減じられる。そしてそのレジスタの値を監視して、
命令語バッファ２１に命令語先取９を行うだけの余裕が
あれば信号ｉにより主記憶アクセス指令発生回路１５に
対し許可を与える。

マイクロプログラム制御部３０にはランダムアクセスメ
モリで構成された制御記憶３１．現在実行中のマイクロ
命令パターンを保持し、先に説明したマイクロ命令ｃ、
ｂその他を発するレジスタ３２、および現在実行中のマ
イクロプログラム制御記憶命令番地を保持するレジスタ
３３と２次に詳しく説明するマイクロプログラム番地生
成回路３４、同割込制御部３５．および同実行抑止制御
部３６とを有している。

マイクロプログラム番地生成回路３４において。

マイクロ命令の一部フイールド（３２の一部）及び装置
内各所からのハードウェア状態信号ｊによフマイクロプ
ログラムの条件分岐を含む次のマイクロプログラム番地
ｋを生成する。又マイクロプログラム割込制御部３５は
、内部には現在実行中のマイクロプログラムレベルおよ
び割込まれたマイクロプログラムのレベルを保持するレ
ジスタ。

割込みから戻る際の戻シ番地を保持するレジスタ等を有
しており１通常はマイクロ命令により定まったマイクロ
プログラム番地ｋをそのまま制御記憶番地信号ｌとして
出しているが、装置内のバー３１に与える。そして割込
発生時には次のマイクロプログラム番地ｋを割込みの戻
シ番地として記憶する。更にマイクロ命令実行抑止制御
部３６は装置内各所からの・・−ドウエア条件ｎ及び前
述のマイクロ命令実行抑止要求信号ｇ’を受けて実行抑
止信号を発生し装置内各所に配る。実行抑止の方法はマ
シンクロックをダートするとかレジスタの格納条件を抑
えるとか諸々の方法があるが、必ずしも装置全体ではな
く、必要な部分のみ抑えていれば良い。実行抑止信号が
出ている時にマイクロプログラム割込みが起る場合、戻
シ番地としては次のマイクロプログラム番地にではなく
現制御記憶命令番地しノスタ３３の内容が割込制御部３
５内に退避される。ここまでの説明は従来装置の各機能
・実現方法をそのまま示したものである。

本実施例で特に設けたものは２割込要求条件のひとつと
して、マイクロ命令による主記憶データ取出しを行う際
のデータ未到着によるマイクロ命令実行抑止信号ｇと、
命令語先取制御回路１６によって生成されている命令語
先取指令許可信号ｉの両信号を分岐して取出しく分岐し
たものに（ｇ）と（ｉ）を付しである）、この２つの信
号の論理積をゲート３７で生成したものを追加したこと
にある。

これにより’、ソフトウェア命令実行のマイクロプログ
ラムがオ橡ランド到着待ちとなった時、命令語バッファ
２１に余裕があると割込みが起る。割込ミ後のマイクロ
プログラムには命令語先取シマイクロ命令と割込みから
戻るマイクロ命令があらかじめ記述されている。命令語
先取シが可能な回数だけ割込みが起って先取指令が出さ
れた後は、信号ｉが０″になるので、もはや割込みは起
らない。

先取りすべき命令語がキャッシュメモリ中にない場合、
多数の先取指令を主記憶緩衝装置で保留しておくことに
なるが、それが困難な場合は例えば次のようにする。す
なわち、キャッシュにヒツトしなかった１つの先取り指
令のみ主記憶緩衝装置内に保持するとともに、それによ
りアドレス計算／主記憶アクセス制御部ＩＯにおけるフ
リップフロップ４１を点線で示した経路でセットし１反
転回路４２で反転し、ダート４３を閉じることにより、
それ以上命令語先取シ割込みが起らないようにする。フ
リップフロップ４１はキャッシュメモリへのデータ格納
が終了するとリセットする等。

適当なハードウェア条件によりリセットするようにしで
ある。

〔発明の効果〕

以上説明したように２本発明はハードウェア条件により
マイクロ命令が抑止されている時に命令語先取処理を行
うことによってデータ処理装置の性能を向上させる効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 記号の説Ｆ３Ａ：１０はアドレス計算／主記憶アクセス
制御ｍ、ｘｘ〜１３けアドレスレジスタ。 １４はアドレス計算器、１５は主記憶アクセス指令発生
回路、１６は命令語先取シ制御回路、２０はデータバッ
ファ部、２１け命令バッファ、２２はオにランドバッフ
ァ、２３け命令語バッファの有効データ量を表示するレ
ジスタ、２４けオ（う７　）”　バッファの有効データ
量を表示するレジスタ。 ２５はデータ取出制御回路、３０はマイクロプログラム
制御部、３１は制御記憶、３２はマイクロ命令語レジス
フ、３３は制御記憶命令番地レジスタ、３４はマイクロ
プログラム番地生成回路。 ３５けマイクロプログラム割込制御部、３６はマイクロ
命令実行抑止制御部、ａ、ｂ（ｂ）、ｃ・・・ｎけ１各
種信号をあ、られす。

Claims (1)

【特許請求の範囲】
1. １、ソフトウェア命令語先取りのアドレス計算を行って
   主記憶アクセス指令を出すことのできるマイクロ命令、
   実際に主記憶アクセス指令を発するかどうかを決定する
   ため命令語バッファの空き具合を監視する手段、マイク
   ロプログラム割込手段、及びハードウェア条件によりマ
   イクロ命令実行を抑止する手段を有する、マイクロプロ
   グラム制御のデータ処理装置において、前記マイクロ命
   令実行を抑止する手段を動作させるようなハードウェア
   条件と、前記命令語バッファの空き具合を監視する手段
   が命令語先取指令を出せるような命令語バッファの空き
   とにより、前記マイクロプログラム割込手段に新たな割
   込みを発生させる手段を設けて成り、これにより割込ん
   だマイクロプログラムの中で命令語先取マイクロ命令を
   実行するようにしたことを特徴とする命令語先取り機構
   。