JPS6130449B2 - - Google Patents
Info
- Publication number
- JPS6130449B2 JPS6130449B2 JP52150426A JP15042677A JPS6130449B2 JP S6130449 B2 JPS6130449 B2 JP S6130449B2 JP 52150426 A JP52150426 A JP 52150426A JP 15042677 A JP15042677 A JP 15042677A JP S6130449 B2 JPS6130449 B2 JP S6130449B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- circuit
- coil
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/0866—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means by active credit-cards adapted therefor
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
- G07C9/00—Individual registration on entry or exit
- G07C9/20—Individual registration on entry or exit involving the use of a pass
- G07C9/29—Individual registration on entry or exit involving the use of a pass the pass containing active electronic elements, e.g. smartcards
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Lock And Its Accessories (AREA)
- Manipulation Of Pulses (AREA)
- Geophysics And Detection Of Objects (AREA)
- Near-Field Transmission Systems (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、予め設定された固有の識別コード
（例えば２進符号）に対応するパルス列を発生す
る電子キー装置に関するものである。
（例えば２進符号）に対応するパルス列を発生す
る電子キー装置に関するものである。
例えば同一人物であることや或る行為が許され
ている者であることを証明するため、多くの場合
穿孔カード、磁気カード、機械的又は電子的キー
などの形のコードを内蔵する証明具が用いられて
いる。これらの従来の証明具は、使用分野によつ
て重要性が変化し、それぞれ多少の長所及び短所
をもつている。大量の情報を記憶する能力からい
えば、電子キー装置すなわち識別コードを電子的
に記憶し使用の際これをパルス列として発生する
装置が特に好ましい。
ている者であることを証明するため、多くの場合
穿孔カード、磁気カード、機械的又は電子的キー
などの形のコードを内蔵する証明具が用いられて
いる。これらの従来の証明具は、使用分野によつ
て重要性が変化し、それぞれ多少の長所及び短所
をもつている。大量の情報を記憶する能力からい
えば、電子キー装置すなわち識別コードを電子的
に記憶し使用の際これをパルス列として発生する
装置が特に好ましい。
従来の電子キー装置は通常メモリを有するが、
このメモリには情報を記憶して保持するため例え
ば電池により直流電流を供給しなければならな
い。これは、明らかに不利である。また、このメ
モリに記憶された情報を読出すのに所定数の読出
し又はクロツクパルスを使用する必要があり、そ
のため関連周辺装置が比較的複雑となり高価にな
る欠点があつた。
このメモリには情報を記憶して保持するため例え
ば電池により直流電流を供給しなければならな
い。これは、明らかに不利である。また、このメ
モリに記憶された情報を読出すのに所定数の読出
し又はクロツクパルスを使用する必要があり、そ
のため関連周辺装置が比較的複雑となり高価にな
る欠点があつた。
本発明は、かような従来装置の欠点を解消し、
構造が簡単で安価な電子キー装置を提供しようと
するものである。
構造が簡単で安価な電子キー装置を提供しようと
するものである。
本発明によれば、所定のパルス列を発生する電
子キー装置は、次の素子より構成される。
子キー装置は、次の素子より構成される。
１個のトリガ入力端及び２個の出力端を有
し、上記トリガ入力端にトリガ信号を受けると
動作して所定のパルス列を出力し、各出力パル
スを上記２出力端のいずれかへ供給するパルス
列発生回路２，３、 第１の所定期間AC電圧が誘起される入力コ
イルＬ１、 上記AC電圧を整流するため上記入力コイル
に接続され、上記第１の所定期間終了後も続い
て第２の期間にわたりパルス列発生回路に電流
を供給する整流器１、 上記入力コイルに接続され、上記第１の所定
期間終了後上記パルス列発生回路の入力トリガ
信号を供給するトリガ回路Ｄ２，Ｃ２，Ｒ１、 上記パルス列発生回路の２出力端に結合さ
れ、上記出力パルスを検出器に誘導的に送出す
る出力コイルＬ２。
し、上記トリガ入力端にトリガ信号を受けると
動作して所定のパルス列を出力し、各出力パル
スを上記２出力端のいずれかへ供給するパルス
列発生回路２，３、 第１の所定期間AC電圧が誘起される入力コ
イルＬ１、 上記AC電圧を整流するため上記入力コイル
に接続され、上記第１の所定期間終了後も続い
て第２の期間にわたりパルス列発生回路に電流
を供給する整流器１、 上記入力コイルに接続され、上記第１の所定
期間終了後上記パルス列発生回路の入力トリガ
信号を供給するトリガ回路Ｄ２，Ｃ２，Ｒ１、 上記パルス列発生回路の２出力端に結合さ
れ、上記出力パルスを検出器に誘導的に送出す
る出力コイルＬ２。
上記構成により、AC整流電圧のみでパルス列
発生回路の動作が可能となる。そして、パルス列
発生回路の動作が可能となつた状態で、パルス列
発生回路にトリガ信号が加えられる。パルス列中
のパルスの極性は、パルス列発生回路の２出力端
のどちらに供給されるかによつて決まる。
発生回路の動作が可能となる。そして、パルス列
発生回路の動作が可能となつた状態で、パルス列
発生回路にトリガ信号が加えられる。パルス列中
のパルスの極性は、パルス列発生回路の２出力端
のどちらに供給されるかによつて決まる。
第１図は、本発明の基本構成を示すブロツク図
である。同図において、Ｌ１は入力コイル、Ｌ２
は出力コイル、１は整流器、２はパルス発生器、
３はパルス組合せ回路である。２及び３は、パル
ス列発生回路を構成する。コイルＬ１をパルス発
生器２へ電流を供給する整流器１に接続し、パル
ス発生器２の複数個の出力端をパルス組合せ回路
３の各入力端に接続する。パルス組合せ回路３は
２個の出力端を有し、この出力端にコイルＬ２を
接続する。整流器１をまたパルス発生器２のトリ
ガ入力端に接続し、このトリガ入力端に信号が加
えられると、パルス発生器２はその各出力端に所
定のパルス列を発生する。パルス組合せ回路３
は、或る時点における出力値がその時点における
入力値によつて決まり、その２個の出力端のどち
らかに入力端における各パルス組合せに応じて１
個の出力パルスを発生する。
である。同図において、Ｌ１は入力コイル、Ｌ２
は出力コイル、１は整流器、２はパルス発生器、
３はパルス組合せ回路である。２及び３は、パル
ス列発生回路を構成する。コイルＬ１をパルス発
生器２へ電流を供給する整流器１に接続し、パル
ス発生器２の複数個の出力端をパルス組合せ回路
３の各入力端に接続する。パルス組合せ回路３は
２個の出力端を有し、この出力端にコイルＬ２を
接続する。整流器１をまたパルス発生器２のトリ
ガ入力端に接続し、このトリガ入力端に信号が加
えられると、パルス発生器２はその各出力端に所
定のパルス列を発生する。パルス組合せ回路３
は、或る時点における出力値がその時点における
入力値によつて決まり、その２個の出力端のどち
らかに入力端における各パルス組合せに応じて１
個の出力パルスを発生する。
パルス発生器２には、発生すべきパルス列中の
パルス数に対応する数の出力端を設けるのがよ
い。また、パルス発生器２は、トリガに応じて動
作し、その２出力端の各々に１個ずつ且つ連続的
にパルスを発生するものがよい。
パルス数に対応する数の出力端を設けるのがよ
い。また、パルス発生器２は、トリガに応じて動
作し、その２出力端の各々に１個ずつ且つ連続的
にパルスを発生するものがよい。
第２〜第４図は、第１図装置の３つの実施例を
示す回路図である。第２図において、コイルＬ１
と並列にダイオードＤ１とコンデンサＣ１の直列
回路を整流回路として接続する。また、コイルＬ
１と並列にダイオードD2とコンデンサC2及び抵
抗Ｒ１の並列回路との直列回路をトリガ回路とし
て接続する。コンデンサＣ１には、コンデンサＣ
２より相当大きい容量をもたせる。一定の信号伝
送遅延がある複数個の緩衝回路Ｂ１，Ｂ２，…
…，Bnをカスケード接続してパルス発生器と
し、最初の回路Ｂ１の入力端をコンデンサＣ２と
抵抗Ｒ１との接続点に接続する。各緩衝回路Ｂ１
〜Bnの出力端は、コンデンサＣ１′〜Cn′のどれ
か１つをそれぞれ経由してコイルＬ２のどちらか
一方の端子に接続する。コイルＬ２は、相互接続
点が接地された２個のコイル巻線Ｌ２′，Ｌ２″よ
り成る。本例では、コイル巻線Ｌ２′とＬ２″にコ
ンデンサＣ１′〜Cn′を交互に接続することによ
り、キー装置に２進識別コードを固定的に記憶さ
せている。
示す回路図である。第２図において、コイルＬ１
と並列にダイオードＤ１とコンデンサＣ１の直列
回路を整流回路として接続する。また、コイルＬ
１と並列にダイオードD2とコンデンサC2及び抵
抗Ｒ１の並列回路との直列回路をトリガ回路とし
て接続する。コンデンサＣ１には、コンデンサＣ
２より相当大きい容量をもたせる。一定の信号伝
送遅延がある複数個の緩衝回路Ｂ１，Ｂ２，…
…，Bnをカスケード接続してパルス発生器と
し、最初の回路Ｂ１の入力端をコンデンサＣ２と
抵抗Ｒ１との接続点に接続する。各緩衝回路Ｂ１
〜Bnの出力端は、コンデンサＣ１′〜Cn′のどれ
か１つをそれぞれ経由してコイルＬ２のどちらか
一方の端子に接続する。コイルＬ２は、相互接続
点が接地された２個のコイル巻線Ｌ２′，Ｌ２″よ
り成る。本例では、コイル巻線Ｌ２′とＬ２″にコ
ンデンサＣ１′〜Cn′を交互に接続することによ
り、キー装置に２進識別コードを固定的に記憶さ
せている。
このキー装置に固有の識別コードを検出するに
は、まず、例えば後述のような手段で、コイルＬ
１に所定期間AC（交流）電圧を誘起させる。こ
のAC電圧は、ダイオードＤ１，Ｄ２により整流
され、コンデンサＣ１，Ｃ２を充電する。図示し
ないが、コンデンサＣ１の両端電圧を各緩衝回路
Ｂ１〜Bnへの供給電圧として用いる。上記の所
定期間は、その期間中コンデンサＣ１が十分に充
電され、且つコンデンサＣ２と抵抗Ｒ１の接続点
において増加した電位が最後の緩衝回路Bnの出
力端まで伝達されるに要する時間以上とする。誘
起されたAC電圧がこの所定期間の終わりに消滅
すると、緩衝回路Ｂ１の入力端の電位は直ちにＯ
レベルまで下がるが、コンデンサＣ１の両端電圧
は、緩衝回路Ｂ１〜Bnの各遅延時間の和に相当
する期間中十分な大きさを保持して緩衝回路Ｂ１
〜Bnに供給される。最初の緩衝回路Ｂ１の入力
端における電位の低下は、トリガ信号となつて順
次すべての緩衝回路Ｂ１〜Bnの出力端に伝達さ
れる。各緩衝回路の出力端の電位がＯレベルに低
下する毎に、コイル巻線Ｌ２′又はＬ２″のいずれ
かと各出力端との間にあるコンデンサＣ１′〜
Cn′の１つが放電し、各コイル巻線Ｌ２′，Ｌ
２″内に電流パルスが発生する。この電流パルス
はコイル巻線Ｌ２′，Ｌ２″より誘導によつて後述
の如き検出器に送られ、検出器には、コイル巻線
Ｌ２′内の電流パルスによつて１極性の電圧パル
スが生じ、コイル巻線Ｌ２″内の電流パルスによ
つて反対極性の電圧パルスが生じる。こうして、
検出器内にパルス列が得られるが、この各パルス
の極性はコイル巻線Ｌ２′又はＬ２″のどちらにコ
ンデンサＣ１′〜Cn′を接続するかによつて決ま
る。勿論、パルス列内のパルス数はコンデンサＣ
１′〜Cn′の数すなわちｎ個に等しい。したがつ
て、本キー装置により２n個の異なるパルス列の
中の１つを発生することができる。
は、まず、例えば後述のような手段で、コイルＬ
１に所定期間AC（交流）電圧を誘起させる。こ
のAC電圧は、ダイオードＤ１，Ｄ２により整流
され、コンデンサＣ１，Ｃ２を充電する。図示し
ないが、コンデンサＣ１の両端電圧を各緩衝回路
Ｂ１〜Bnへの供給電圧として用いる。上記の所
定期間は、その期間中コンデンサＣ１が十分に充
電され、且つコンデンサＣ２と抵抗Ｒ１の接続点
において増加した電位が最後の緩衝回路Bnの出
力端まで伝達されるに要する時間以上とする。誘
起されたAC電圧がこの所定期間の終わりに消滅
すると、緩衝回路Ｂ１の入力端の電位は直ちにＯ
レベルまで下がるが、コンデンサＣ１の両端電圧
は、緩衝回路Ｂ１〜Bnの各遅延時間の和に相当
する期間中十分な大きさを保持して緩衝回路Ｂ１
〜Bnに供給される。最初の緩衝回路Ｂ１の入力
端における電位の低下は、トリガ信号となつて順
次すべての緩衝回路Ｂ１〜Bnの出力端に伝達さ
れる。各緩衝回路の出力端の電位がＯレベルに低
下する毎に、コイル巻線Ｌ２′又はＬ２″のいずれ
かと各出力端との間にあるコンデンサＣ１′〜
Cn′の１つが放電し、各コイル巻線Ｌ２′，Ｌ
２″内に電流パルスが発生する。この電流パルス
はコイル巻線Ｌ２′，Ｌ２″より誘導によつて後述
の如き検出器に送られ、検出器には、コイル巻線
Ｌ２′内の電流パルスによつて１極性の電圧パル
スが生じ、コイル巻線Ｌ２″内の電流パルスによ
つて反対極性の電圧パルスが生じる。こうして、
検出器内にパルス列が得られるが、この各パルス
の極性はコイル巻線Ｌ２′又はＬ２″のどちらにコ
ンデンサＣ１′〜Cn′を接続するかによつて決ま
る。勿論、パルス列内のパルス数はコンデンサＣ
１′〜Cn′の数すなわちｎ個に等しい。したがつ
て、本キー装置により２n個の異なるパルス列の
中の１つを発生することができる。
なお、最初の緩衝回路Ｂ１の入力端において電
位が上昇する際もトリガ信号が発生するが、この
トリガ信号には緩衝回路が感応しない。すなわ
ち、緩衝回路は、整流器１のコンデンサＣ１が十
分に充電されるまでは動作せず、第１所定期間終
了後にのみ動作可能となる。
位が上昇する際もトリガ信号が発生するが、この
トリガ信号には緩衝回路が感応しない。すなわ
ち、緩衝回路は、整流器１のコンデンサＣ１が十
分に充電されるまでは動作せず、第１所定期間終
了後にのみ動作可能となる。
第３図の実施例では、入力回路は、第２図のも
のと殆んど同じで入力コイルＬ１、ダイオードＤ
１，Ｄ２、コンデンサＣ１，Ｃ２及び抵抗Ｒ１よ
り成る。複数個のパルス回路Ｐ１〜Pnをカスケ
ード接続し、最初のパルス回路Ｐ１の入力端をコ
ンデンサＣ２と抵抗Ｒ１の接続点に接続する。各
パルス回路Ｐ１〜Pnの出力端をアンドゲート回
路Ｇ１又はＧ２の入力端に接続する。これらゲー
ト回路Ｇ１，Ｇ２の両出力端を出力コイルＬ２に
接続する。パルス回路Ｐ１〜Pnとゲート回路Ｇ
１，Ｇ２は、コンデンサＣ１より電流が供給され
る。
のと殆んど同じで入力コイルＬ１、ダイオードＤ
１，Ｄ２、コンデンサＣ１，Ｃ２及び抵抗Ｒ１よ
り成る。複数個のパルス回路Ｐ１〜Pnをカスケ
ード接続し、最初のパルス回路Ｐ１の入力端をコ
ンデンサＣ２と抵抗Ｒ１の接続点に接続する。各
パルス回路Ｐ１〜Pnの出力端をアンドゲート回
路Ｇ１又はＧ２の入力端に接続する。これらゲー
ト回路Ｇ１，Ｇ２の両出力端を出力コイルＬ２に
接続する。パルス回路Ｐ１〜Pnとゲート回路Ｇ
１，Ｇ２は、コンデンサＣ１より電流が供給され
る。
各パルス回路は、トリガされるとその出力端に
比較的短時間の単一パルスを生じる。また、各パ
ルス回路は、入力信号の正方向又は負方向へのレ
ベル変換によりトリガされる。したがつて、各パ
ルス回路は、単安定マルチバイブレータ（ワンシ
ヨツト・マルチバイブレータ）で構成することが
できる。
比較的短時間の単一パルスを生じる。また、各パ
ルス回路は、入力信号の正方向又は負方向へのレ
ベル変換によりトリガされる。したがつて、各パ
ルス回路は、単安定マルチバイブレータ（ワンシ
ヨツト・マルチバイブレータ）で構成することが
できる。
動作させるには、第２図の場合と同様に、AC
電圧を所定期間コイルＬ１内に誘起させる。しか
し、これによりパルス回路Ｐ１の入力端の電位が
上昇しても、パルス回路Ｐ１はトリガされない。
この状態においては、すべてのパルス回路の出力
端に論理「１」に相当する電位レベルが生じてお
り、これにより２つのアンドゲート回路Ｇ１，Ｇ
２の出力端には論理「１」に相当するレベルが生
じるので、コイルＬ２には電流が流れない。上述
の所定期間の終わりにはパルス回路Ｐ１の入力端
の電位が低下し、この電位変化により、パルス回
路Ｐ１がトリガされて論理「０」に相当するレベ
ルのパルスを発生する。よつて、ゲート回路Ｇ１
の出力端のレベルが論理「０」のレベルまで低下
するが、ゲート回路Ｇ２の出力端のレベルは変化
しないので、コイルＬ２内を一方向の電流が流れ
る。パルス回路Ｐ１に続く各パルス回路Ｐ２〜
Pnは、各段階のパルス回路の出力パルスの立下
がりによつて順次トリガされる。パルス回路Ｐ２
についてみると、トリガされて論理「０」レベル
を発生する時、パルス回路Ｐ１の出力端は論理
「１」のレベルに回復しているので、ゲート回路
Ｇ１の出力端は論理「１」のレベル、ゲート回路
Ｇ２の出力端は論理「０」のレベルとなり、コイ
ルＬ２には前と逆方向の電流が流れる。このよう
にして、コイルＬ２にはパルス回路Ｐ１〜Pnと
同数の電流パルスが続いて発生し、コイルＬ２内
を通過する電流パルスの方向は、パルス発生する
パルス回路の出力端をゲート回路Ｇ１又はＧ２の
どちらに接続するかによつて決まる。このコイル
Ｌ２内を流れる電流パルス列は、第２図の場合に
おけるコイル巻線Ｌ２′及びＬ２″内を流れる電流
パルスと同様の方法で検出される。
電圧を所定期間コイルＬ１内に誘起させる。しか
し、これによりパルス回路Ｐ１の入力端の電位が
上昇しても、パルス回路Ｐ１はトリガされない。
この状態においては、すべてのパルス回路の出力
端に論理「１」に相当する電位レベルが生じてお
り、これにより２つのアンドゲート回路Ｇ１，Ｇ
２の出力端には論理「１」に相当するレベルが生
じるので、コイルＬ２には電流が流れない。上述
の所定期間の終わりにはパルス回路Ｐ１の入力端
の電位が低下し、この電位変化により、パルス回
路Ｐ１がトリガされて論理「０」に相当するレベ
ルのパルスを発生する。よつて、ゲート回路Ｇ１
の出力端のレベルが論理「０」のレベルまで低下
するが、ゲート回路Ｇ２の出力端のレベルは変化
しないので、コイルＬ２内を一方向の電流が流れ
る。パルス回路Ｐ１に続く各パルス回路Ｐ２〜
Pnは、各段階のパルス回路の出力パルスの立下
がりによつて順次トリガされる。パルス回路Ｐ２
についてみると、トリガされて論理「０」レベル
を発生する時、パルス回路Ｐ１の出力端は論理
「１」のレベルに回復しているので、ゲート回路
Ｇ１の出力端は論理「１」のレベル、ゲート回路
Ｇ２の出力端は論理「０」のレベルとなり、コイ
ルＬ２には前と逆方向の電流が流れる。このよう
にして、コイルＬ２にはパルス回路Ｐ１〜Pnと
同数の電流パルスが続いて発生し、コイルＬ２内
を通過する電流パルスの方向は、パルス発生する
パルス回路の出力端をゲート回路Ｇ１又はＧ２の
どちらに接続するかによつて決まる。このコイル
Ｌ２内を流れる電流パルス列は、第２図の場合に
おけるコイル巻線Ｌ２′及びＬ２″内を流れる電流
パルスと同様の方法で検出される。
第４図の実施例は、ゲート回路Ｇ１，Ｇ２の代
わりにプログラム可能なリードオンリーメモリ
（すなわちPROM）Ｍを用いるほか、第３図の装
置と同じである。すべてのパルス回路Ｐ１〜Pn
の出力端とコイルＬ２の両端をこのリードオンリ
ーメモリＭに接続する。また、リードオンリーメ
モリＭには多数のプログラム端子すなわちプラグ
Ｓ１〜Smを設け、これらを介してリードオンリ
ーメモリＭをプログラムすることにより、パルス
回路Ｐ１〜Pnの任意の出力端のパルスがコイル
Ｌ２内をどちらの方向に流れる電流パルスになる
かを決定する。
わりにプログラム可能なリードオンリーメモリ
（すなわちPROM）Ｍを用いるほか、第３図の装
置と同じである。すべてのパルス回路Ｐ１〜Pn
の出力端とコイルＬ２の両端をこのリードオンリ
ーメモリＭに接続する。また、リードオンリーメ
モリＭには多数のプログラム端子すなわちプラグ
Ｓ１〜Smを設け、これらを介してリードオンリ
ーメモリＭをプログラムすることにより、パルス
回路Ｐ１〜Pnの任意の出力端のパルスがコイル
Ｌ２内をどちらの方向に流れる電流パルスになる
かを決定する。
第５図は、本発明よりのパルス列を検出する検
出器の例を示すブロツク図である。同図におい
て、４はスタートスイツチであり、このスイツチ
４をワンシヨツト・マルチバイブレータ（以下
「ワンシヨツト」と略す。）５のトリガ入力端に接
続し、このワンシヨツト５の出力端を発振器６の
付勢入力端に接続し、コイルＬ３を発振器６の出
力端に接続する。接地中央タツプを有するコイル
Ｌ４を増幅器７，８の各入力端に接続する。増幅
器７，８の出力端をそれぞれオアゲート９の入力
端に接続し、このオアゲート９の出力端をワンシ
ヨツト１０を経てシフトレジスタ１１のクロツク
入力端に接続する。このシフトレジスタ１１は、
キー装置からの出力パルス列内のパルスと同数の
ステツプ（段）を有する。また、増幅器８の出力
端を他のワンシヨツト１２を経てシフトレジスタ
１１の信号入力端に接続する。第５図に示すよう
に、コイルＬ３，Ｌ４は、本発明のキー装置内に
記憶された識別コードを検出する際にそれぞれコ
イルＬ１，Ｌ２に誘導的に結合されるようになつ
ている。
出器の例を示すブロツク図である。同図におい
て、４はスタートスイツチであり、このスイツチ
４をワンシヨツト・マルチバイブレータ（以下
「ワンシヨツト」と略す。）５のトリガ入力端に接
続し、このワンシヨツト５の出力端を発振器６の
付勢入力端に接続し、コイルＬ３を発振器６の出
力端に接続する。接地中央タツプを有するコイル
Ｌ４を増幅器７，８の各入力端に接続する。増幅
器７，８の出力端をそれぞれオアゲート９の入力
端に接続し、このオアゲート９の出力端をワンシ
ヨツト１０を経てシフトレジスタ１１のクロツク
入力端に接続する。このシフトレジスタ１１は、
キー装置からの出力パルス列内のパルスと同数の
ステツプ（段）を有する。また、増幅器８の出力
端を他のワンシヨツト１２を経てシフトレジスタ
１１の信号入力端に接続する。第５図に示すよう
に、コイルＬ３，Ｌ４は、本発明のキー装置内に
記憶された識別コードを検出する際にそれぞれコ
イルＬ１，Ｌ２に誘導的に結合されるようになつ
ている。
上記構成の検出器の動作は、次のとおりであ
る。まず、スタートスイツチ４をオンすると、ワ
ンシヨツト５が所定周期のパルスを発生してこれ
を発振器６に供給する。発振器６は、これにより
所定周期の間AC電圧をコイルＬ３に供給し、こ
の電圧はコイルＬ１に誘導的に送られる。前述の
ように、キー装置からの出力パルスは、所定周期
の終了後すなわち発振器６のコイルＬ３への電圧
供給が止まつた後、コイルＬ２に生じる。この出
力パルスがコイルＬ２を通過する方向に従つてパ
ルスがコイルＬ４に誘導され、増幅器７又は８に
より増幅される。この増幅された出力パルスは、
オアゲート９に加えられて各出力パルス毎に１度
ワンシヨツト１０をトリガする。増幅器８により
増幅された出力パルスは、別のワンシヨツト１２
に加えられてこれをトリガする。こうして、キー
装置からの出力パルスがすべてコイルＬ２に供給
され終わると、シフトレジスタ１１の各段は
「１」又「０」の２進状態を取るので、シフトレ
ジスタ１１は２進数を保持することになる。その
中の「０」は増幅器７により増幅された出力信号
に対応し、「１」は増幅器８により増幅された出
力信号に対応する。
る。まず、スタートスイツチ４をオンすると、ワ
ンシヨツト５が所定周期のパルスを発生してこれ
を発振器６に供給する。発振器６は、これにより
所定周期の間AC電圧をコイルＬ３に供給し、こ
の電圧はコイルＬ１に誘導的に送られる。前述の
ように、キー装置からの出力パルスは、所定周期
の終了後すなわち発振器６のコイルＬ３への電圧
供給が止まつた後、コイルＬ２に生じる。この出
力パルスがコイルＬ２を通過する方向に従つてパ
ルスがコイルＬ４に誘導され、増幅器７又は８に
より増幅される。この増幅された出力パルスは、
オアゲート９に加えられて各出力パルス毎に１度
ワンシヨツト１０をトリガする。増幅器８により
増幅された出力パルスは、別のワンシヨツト１２
に加えられてこれをトリガする。こうして、キー
装置からの出力パルスがすべてコイルＬ２に供給
され終わると、シフトレジスタ１１の各段は
「１」又「０」の２進状態を取るので、シフトレ
ジスタ１１は２進数を保持することになる。その
中の「０」は増幅器７により増幅された出力信号
に対応し、「１」は増幅器８により増幅された出
力信号に対応する。
上述の緩衝回路Ｂ１〜Bnは例えばRCA―4050
型でよく、また、パルス回路Ｐ１〜PnはRCA―
4047型でよい。このパルス回路はまた、第６図に
示すような型のものでもよい。このパルス回路は
各々ノアゲートＧ３を有し、ノアゲートＧ３の出
力端がパルス回路の出力端となり、ゲートＧ３の
一方の入力端は直接パルス回路の入力端に接続さ
れ、他方の入力端は多数の遅延回路Ｆ１〜Ｆ５及
びインバータＩを介してパルス回路の入力端に接
続される。ここで、遅延回路Ｆ１〜Ｆ５は緩衝回
路Ｂ１〜Bnと同型のものであつてもよい。
型でよく、また、パルス回路Ｐ１〜PnはRCA―
4047型でよい。このパルス回路はまた、第６図に
示すような型のものでもよい。このパルス回路は
各々ノアゲートＧ３を有し、ノアゲートＧ３の出
力端がパルス回路の出力端となり、ゲートＧ３の
一方の入力端は直接パルス回路の入力端に接続さ
れ、他方の入力端は多数の遅延回路Ｆ１〜Ｆ５及
びインバータＩを介してパルス回路の入力端に接
続される。ここで、遅延回路Ｆ１〜Ｆ５は緩衝回
路Ｂ１〜Bnと同型のものであつてもよい。
本発明によるキー装置は実際にはロツド（短
棒）の形状とし、このロツドの回路基板上に整流
器１、パルス列発生回路２，３を設け、コイルＬ
１，Ｌ２は、ロツドの一端の箱状フエライトコア
内に配設した共通基部の上に巻く。これに対応し
て検出器内のコイルＬ３，Ｌ４をキー装置と同様
なフエライトコア内に配設した共通基部上に巻い
てもよい。
棒）の形状とし、このロツドの回路基板上に整流
器１、パルス列発生回路２，３を設け、コイルＬ
１，Ｌ２は、ロツドの一端の箱状フエライトコア
内に配設した共通基部の上に巻く。これに対応し
て検出器内のコイルＬ３，Ｌ４をキー装置と同様
なフエライトコア内に配設した共通基部上に巻い
てもよい。
なお、本発明は、上述の実施例に限らず、特許
請求の範囲内において種々の変形・変更をしうる
ものである。
請求の範囲内において種々の変形・変更をしうる
ものである。
以上説明したとおり、本発明によれば、バツテ
リーなどによる直流供給の必要がなくなり、読出
しパルスやクロツクパルスも必要でないので、電
流消費を節約しうると共に比較的安価な電子キー
装置を得ることができる。
リーなどによる直流供給の必要がなくなり、読出
しパルスやクロツクパルスも必要でないので、電
流消費を節約しうると共に比較的安価な電子キー
装置を得ることができる。
第１図は本発明の基本構成を示すブロツク図、
第２〜第４図はそれぞれ第１図装置の各実施例を
示す回路図、第５図はキー装置内に記憶された情
報を検出する検出器の例を示すブロツク図、第６
図は本発明に用いうるパルス回路の一例を示すブ
ロツク図である。 １，Ｄ１，Ｃ１……整流器、２，３，Ｂ１〜
Bn，Ｃ１′〜Cn′，Ｐ１〜Pn，Ｇ１，Ｇ２，Ｐ１
〜Pn，Ｍ，Ｓ１〜Sm……パルス列発生回路、Ｌ
１……入力コイル、Ｌ２，Ｌ２′，Ｌ２″……出力
コイル、Ｄ２，Ｃ２，Ｒ１……トリガ回路。
第２〜第４図はそれぞれ第１図装置の各実施例を
示す回路図、第５図はキー装置内に記憶された情
報を検出する検出器の例を示すブロツク図、第６
図は本発明に用いうるパルス回路の一例を示すブ
ロツク図である。 １，Ｄ１，Ｃ１……整流器、２，３，Ｂ１〜
Bn，Ｃ１′〜Cn′，Ｐ１〜Pn，Ｇ１，Ｇ２，Ｐ１
〜Pn，Ｍ，Ｓ１〜Sm……パルス列発生回路、Ｌ
１……入力コイル、Ｌ２，Ｌ２′，Ｌ２″……出力
コイル、Ｄ２，Ｃ２，Ｒ１……トリガ回路。
Claims (1)
- 【特許請求の範囲】 １ 所定のパルス列を発生する電子キー装置であ
つて、 １個のトリガ入力端及び２個の出力端を有し、
上記トリガ入力端にトリガ信号を受けると動作し
て所定のパルス列を出力し、各出力パルスを上記
２出力端のいずれかへ供給するパルス列発生回路
２，３と、 第１の所定期間AC電圧が誘起される入力コイ
ルＬ１と、 上記AC電圧を整流するため上記入力コイルに
接続され、上記第１の所定期間終了後も続いて第
２の期間にわたり上記パルス列発生回路に電流を
供給する整流器１と、 上記入力コイルに接続され、上記第１の所定期
間終了後上記パルス列発生回路の入力にトリガ信
号を供給するトリガ回路Ｄ２，Ｃ２，Ｒ１と、 上記パルス列発生回路の２出力端に結合され、
上記出力パルスを検出器に誘導的に送出する出力
コイルＬ２とを具えた電子キー装置。 ２ 上記整流器は第１のコンデンサＣ１を有し、
上記トリガ回路Ｄ２，Ｃ２，Ｒ１は第２のコンデ
ンサＣ２を有し、上記第１のコンデンサは第２の
コンデンサより相当大きい容量をもつ特許請求の
範囲第１項記載の電子キー装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SE7614043A SE408600B (sv) | 1976-12-14 | 1976-12-14 | Identifieringsanordning for avgivande av ett anordningen identifierande pulstag |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS53101256A JPS53101256A (en) | 1978-09-04 |
| JPS6130449B2 true JPS6130449B2 (ja) | 1986-07-14 |
Family
ID=20329740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15042677A Granted JPS53101256A (en) | 1976-12-14 | 1977-12-14 | Electronic identifier |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4242576A (ja) |
| JP (1) | JPS53101256A (ja) |
| BE (1) | BE861718A (ja) |
| BR (1) | BR7708275A (ja) |
| CA (1) | CA1094196A (ja) |
| CH (1) | CH628168A5 (ja) |
| DE (1) | DE2753941C2 (ja) |
| FR (1) | FR2374697A1 (ja) |
| GB (1) | GB1575107A (ja) |
| IT (1) | IT1088534B (ja) |
| NL (1) | NL7713871A (ja) |
| SE (1) | SE408600B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3208818C2 (de) * | 1982-03-11 | 1985-11-07 | Fa. Aug. Winkhaus, 4404 Telgte | Elektrisch entriegelbares Schloß mit lokaler Stromversorgung und piezoelektrischem Blockierriegel |
| JPS59212949A (ja) * | 1983-05-18 | 1984-12-01 | Dainippon Printing Co Ltd | Ｉｃカ−ドの処理方法および処理装置ならびにｉｃカ−ド |
| DE3336717A1 (de) * | 1983-10-08 | 1985-04-25 | Dai Nippon Printing Co., Ltd., Tokio/Tokyo | Verfahren und vorrichtung zur kontaktlosen, elektromagnetischen hin- und rueckuebertragung von steuerbefehlen und daten |
| GB2176327B (en) * | 1985-06-05 | 1988-06-29 | John Jones | Identification system |
| GB2197101B (en) * | 1986-11-08 | 1991-04-17 | Rigby Electronic Group Plc | Coded key system |
| US4829166A (en) * | 1986-12-01 | 1989-05-09 | Froelich Ronald W | Computerized data-bearing card and reader/writer therefor |
| DE4007453A1 (de) * | 1990-03-09 | 1991-09-12 | Telefunken Electronic Gmbh | Vorrichtung zum ueberwachen von objekten |
| DE4107311C2 (de) * | 1991-03-07 | 1996-02-08 | Telefunken Microelectron | Verfahren zur drahtlosen Übertragung von Daten auf einen Datenträger |
| FR2686997B1 (fr) * | 1992-01-30 | 1994-04-01 | Gemplus Card International | Carte a puce a deux contacts et procede de communication avec un lecteur de carte. |
| GB9202831D0 (en) * | 1992-02-11 | 1992-03-25 | Shanning Laser Systems Ltd | Security tag |
| US7064651B2 (en) | 2000-04-12 | 2006-06-20 | Goetz Joseph R | Automatic vehicle theft prevention system |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3377616A (en) * | 1964-04-27 | 1968-04-09 | Gen Signal Corp | Vehicle identification system |
| US3389391A (en) * | 1967-05-05 | 1968-06-18 | Miner S Keeler | Vehicle identification responder |
| US3859634A (en) * | 1971-04-09 | 1975-01-07 | Little Inc A | Digital lock system having electronic key card |
| JPS4852243A (ja) * | 1971-10-29 | 1973-07-23 | ||
| US3816709A (en) * | 1971-12-27 | 1974-06-11 | C Walton | Electronic identification and recognition system |
| US3849633A (en) * | 1972-01-04 | 1974-11-19 | Westinghouse Electric Corp | Object identifying apparatus |
| US3906460A (en) * | 1973-01-11 | 1975-09-16 | Halpern John Wolfgang | Proximity data transfer system with tamper proof portable data token |
| JPS5433534B2 (ja) * | 1973-05-01 | 1979-10-22 | ||
| FR2304965A2 (fr) * | 1974-03-25 | 1976-10-15 | Innovation Ste Int | Procede et dispositif de commande electronique |
| US3934122A (en) * | 1974-08-15 | 1976-01-20 | Riccitelli James A | Electronic security card and system for authenticating card ownership |
| US3929277A (en) * | 1974-12-12 | 1975-12-30 | Universal Identification Syste | Animal food monitor |
| US4001550A (en) * | 1975-12-04 | 1977-01-04 | Schatz Vernon L | Universal funds transfer and identification card |
| JPS52146642A (en) * | 1976-05-31 | 1977-12-06 | Ricoh Co Ltd | Magnetic brush developing device |
-
1976
- 1976-12-14 SE SE7614043A patent/SE408600B/xx not_active IP Right Cessation
-
1977
- 1977-12-03 DE DE2753941A patent/DE2753941C2/de not_active Expired
- 1977-12-05 US US05/857,428 patent/US4242576A/en not_active Expired - Lifetime
- 1977-12-09 BE BE183348A patent/BE861718A/xx not_active IP Right Cessation
- 1977-12-12 CA CA292,895A patent/CA1094196A/en not_active Expired
- 1977-12-12 CH CH1520077A patent/CH628168A5/de not_active IP Right Cessation
- 1977-12-13 IT IT30665/77A patent/IT1088534B/it active
- 1977-12-13 BR BR7708275A patent/BR7708275A/pt unknown
- 1977-12-13 FR FR7737495A patent/FR2374697A1/fr active Granted
- 1977-12-14 JP JP15042677A patent/JPS53101256A/ja active Granted
- 1977-12-14 GB GB52066/77A patent/GB1575107A/en not_active Expired
- 1977-12-14 NL NL7713871A patent/NL7713871A/xx not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| DE2753941C2 (de) | 1986-06-26 |
| SE408600B (sv) | 1979-06-18 |
| FR2374697A1 (fr) | 1978-07-13 |
| US4242576A (en) | 1980-12-30 |
| CA1094196A (en) | 1981-01-20 |
| NL7713871A (nl) | 1978-06-16 |
| BR7708275A (pt) | 1978-09-05 |
| GB1575107A (en) | 1980-09-17 |
| CH628168A5 (de) | 1982-02-15 |
| FR2374697B1 (ja) | 1984-02-24 |
| DE2753941A1 (de) | 1978-06-15 |
| SE7614043L (sv) | 1978-06-15 |
| JPS53101256A (en) | 1978-09-04 |
| IT1088534B (it) | 1985-06-10 |
| BE861718A (fr) | 1978-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6130449B2 (ja) | ||
| JP2519237B2 (ja) | 物体同定システム | |
| US2751546A (en) | Twenty cycle generator | |
| US3842403A (en) | Optical remote control system | |
| RU2036547C1 (ru) | Энергонезависимая ячейка памяти | |
| US3078446A (en) | Transfer circuit employing magnetic cores | |
| EP0466934B1 (en) | Data carrier | |
| US2898580A (en) | Improved readout circuit for multistable magnetic cores | |
| US3816781A (en) | Circuit for correcting the influence of velocity on an inductive position transducer | |
| JPS5843401Y2 (ja) | 停電検出回路 | |
| US3501752A (en) | Pulse-type magnetic core memory element circuit with blocking oscillator feedback | |
| RU2034397C1 (ru) | Энергонезависимая ячейка памяти | |
| US2827596A (en) | Relay timing ring | |
| RU2248662C2 (ru) | Триггерное устройство | |
| US2959767A (en) | Device for indicating variations in coded information | |
| US3113216A (en) | Logical circuits employing saturable core inductors | |
| US3077543A (en) | Binary counter for electrical pulses | |
| SU970466A1 (ru) | Запоминающее устройство | |
| US3058098A (en) | Magnetic core circuits for binary coded information handling | |
| US3039008A (en) | Magnetic core amplifying circuit | |
| RU2250557C1 (ru) | Триггерное устройство | |
| JPS6019193B2 (ja) | ト−ン信号検出装置 | |
| SU516097A1 (ru) | Устройство дл записи информации в оперативную пам ть | |
| SU1045381A1 (ru) | Преобразователь напр жени в частоту | |
| SU639017A1 (ru) | Устройство дл записи информации в блоки пам ти |