JPS6130765B2 - - Google Patents
Info
- Publication number
- JPS6130765B2 JPS6130765B2 JP54103744A JP10374479A JPS6130765B2 JP S6130765 B2 JPS6130765 B2 JP S6130765B2 JP 54103744 A JP54103744 A JP 54103744A JP 10374479 A JP10374479 A JP 10374479A JP S6130765 B2 JPS6130765 B2 JP S6130765B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- input terminal
- resistance
- output
- phase input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 102220042509 rs112033303 Human genes 0.000 description 2
- 102220123496 rs557896607 Human genes 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 102220090095 rs1042713 Human genes 0.000 description 1
- 102220107651 rs1802645 Human genes 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は増幅器のクランプ回路に関し、BTL
接続された増幅器の一方の増幅器がクリツプした
時もう一方の増幅器の利得を2倍にする方式の増
幅器において、クリツプと利得変化をスムーズに
つなぐことによつて、つなぎ目に生ずる歪みを抑
圧することを目的とする。。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an amplifier clamp circuit.
In an amplifier that doubles the gain of the other amplifier when one of the connected amplifiers clips, it is possible to suppress distortion that occurs at the joint by smoothly connecting the clip and gain change. purpose. .
発明者らは、先に特願昭54―82970号により、
増幅器の出力を高め、効率を上げる目的で、出力
レベルが電源電圧以内の範囲では、通常のBTL
増幅器として動作し、レベルが電源電圧を越える
範囲では、出力レベルに追従させて一方の電源電
圧を高めるようにした増幅器を提案した。 The inventors previously filed a patent application No. 54-82970,
In order to increase the output of the amplifier and increase its efficiency, when the output level is within the power supply voltage, the normal BTL is used.
We proposed an amplifier that operates as an amplifier and increases one power supply voltage by following the output level in a range where the level exceeds the power supply voltage.
その一例を第1図に示す。 An example is shown in FIG.
第1図において、1は正相入力端、2は増幅
器、3はダイオード、4はコンデンサ、5は電源
駆動部、6は逆相入力端、7は増幅器、8はダイ
オード、9はコンデンサ、10は電源駆動部、1
1は負荷、12は電源である。 In Figure 1, 1 is a positive phase input terminal, 2 is an amplifier, 3 is a diode, 4 is a capacitor, 5 is a power supply driver, 6 is a negative phase input terminal, 7 is an amplifier, 8 is a diode, 9 is a capacitor, 10 is the power supply drive unit, 1
1 is a load, and 12 is a power supply.
第1図において、出力レベルが電源電圧以下の
ある範囲のときは、増幅器2,7は通常のBTL
増幅器として動作し、それぞれダイオード3,8
を通して、電源12から電源電圧が供給されてい
る。 In Figure 1, when the output level is within a certain range below the power supply voltage, amplifiers 2 and 7 are used as normal BTL
Acts as an amplifier, with diodes 3 and 8 respectively.
A power supply voltage is supplied from a power supply 12 through the power supply.
つぎに出力レベルが上記範囲を越えると、増幅
器2,7のうち一方が負荷電圧でクリツプする
が、もう一方の増幅器の電源電圧が電源駆動部5
また、は10でコンデンサ4または9が正方向に
駆動されるため、正方向に持ち上げられて、クリ
ツプすることなしに増幅を続け、電源駆動部5ま
たは10がクリツプするレベル、すなわち電源1
2の電圧の2倍まで出力を得ることができる。 Next, when the output level exceeds the above range, one of the amplifiers 2 and 7 will clip due to the load voltage, but the power supply voltage of the other amplifier will exceed the power supply driver 5.
In addition, since the capacitor 4 or 9 is driven in the positive direction at 10, it is lifted in the positive direction and continues amplification without clipping, reaching the level at which the power supply driver 5 or 10 clips, that is, the power supply 1
It is possible to obtain an output up to twice the voltage of 2.
この時一方の増幅器が負荷方向でクリツプする
と同時に、もう一方の増幅器の利得が実質的に2
倍になるようになつていれば、BTL出力におけ
る歪みは発生しないはずである。 At this time, at the same time as one amplifier clips in the load direction, the gain of the other amplifier becomes substantially 2.
If it were to double, there should be no distortion in the BTL output.
前述の特願昭54―82970号の中で、このような
特性を得る一つの方法として、第2図に示すよう
な回路を既に提案している。 In the aforementioned Japanese Patent Application No. 54-82970, a circuit as shown in FIG. 2 has already been proposed as a method of obtaining such characteristics.
第2図において、13は入力端、14は増幅
器、15は第1図の回路の2〜5を割含む第1の
増幅器、16,17,18はそれぞれ第1の増幅
器の入力抵抗、帰還抵抗および接地抵抗、19は
第1図の回路の7〜10を含む第2の増幅器、2
0,21,22はそれぞれ第2の増幅器の入力抵
抗、帰還抵抗および接地抵抗、23は抵抗24,
25と共に位相転回路を構成する増幅器、26,
27は全体帰還用抵抗である。 In Fig. 2, 13 is an input terminal, 14 is an amplifier, 15 is a first amplifier that divides 2 to 5 of the circuit in Fig. 1, and 16, 17, and 18 are input resistances and feedback resistances of the first amplifier, respectively. and a grounding resistor, 19 a second amplifier comprising circuits 7 to 10 of FIG.
0, 21, and 22 are the input resistance, feedback resistance, and grounding resistance of the second amplifier, respectively; 23 is the resistance 24;
an amplifier, 26, which together with 25 constitutes a phase inversion circuit;
27 is a general feedback resistor.
第2図において、抵抗16〜18,20〜2
2,24〜27の値をそれぞれR16,R17、
R18,R20,R21,R22,R24,R26,R27とおき、
(R17+R18)/R18=R21/R20
と設定することにより増幅器15と19を逆相の
同利用になるようにし、さらに、
R26=R27・R24/R25
とすれば、増幅器15および19の出力信号が
逆相で同量だけ帰還されるため、結局、増幅器1
5および19の出力間の電圧に対応した信号が帰
還される。 In Figure 2, resistors 16-18, 20-2
2, the values of 24 to 27 are R16, R17, respectively.
By setting R18, R20, R21, R22, R24, R26, and R27, and setting (R17+R18)/R18=R21/R20, amplifiers 15 and 19 can be used in the same way with opposite phases, and further, R26=R27・If R24/R25, the output signals of amplifiers 15 and 19 are fed back in opposite phases by the same amount, so in the end, amplifier 1
A signal corresponding to the voltage between outputs 5 and 19 is fed back.
そこで例えば、増幅器19の出力が負電源電圧
でクリツプしたとすると、抵抗27を通して帰還
される信号がなくなるため、全体の帰還量は半分
になり、その結果、実質的に増幅器15の利得が
2倍になり、入力端13から、増幅器15と19
の出力端間までの利得は一定に保たれる。 So, for example, if the output of amplifier 19 is clipped at the negative power supply voltage, there will be no signal fed back through resistor 27, so the total amount of feedback will be halved, and as a result, the gain of amplifier 15 will essentially double. From input terminal 13, amplifiers 15 and 19
The gain between the output ends of is kept constant.
また、増幅器15がクリツプした場合でも同様
である。 The same applies even if the amplifier 15 clips.
このようにして、入力端13に正弦波を印加し
た場合には、増幅器15および19の出力端に
は、第3図a,bに示すような電圧波形が得ら
れ、それらを合成すると、増幅器15,19の出
力端間には、元の正弦波に対応した出力信号が得
られる。 When a sine wave is applied to the input terminal 13 in this way, voltage waveforms as shown in FIG. 3a and b are obtained at the output terminals of the amplifiers 15 and 19, and when they are combined, the amplifier Between the output terminals 15 and 19, an output signal corresponding to the original sine wave is obtained.
しかし、第2図に示す構成では、前記クリツプ
レベル以下の時の帰還量に対し、クリツプレベル
以上の時の帰還量は半分になるが、増幅器14の
利得は有限であるため、この帰還量の変化によつ
て、入力端13から増幅器15,19の出力端間
までの利得がある程度変化し、それが歪みとなつ
て現れて来るという問題がある。 However, in the configuration shown in FIG. 2, the feedback amount when the clip level is above the clip level is half of the feedback amount when the clip level is below the clip level, but since the gain of the amplifier 14 is finite, this feedback amount is Due to the change, the gain from the input terminal 13 to the output terminals of the amplifiers 15 and 19 changes to some extent, which causes a problem in that it appears as distortion.
本発明は以上の問題を解決するためには、この
ような増幅器にクランプ回路を付加し、このクラ
ンプ回路によつて、利得変化をなくし、歪みを抑
圧するようにしたものである。 In order to solve the above problems, the present invention adds a clamp circuit to such an amplifier, and the clamp circuit eliminates gain change and suppresses distortion.
以下本発明の一実施例について、第4図と共に
説明する。 An embodiment of the present invention will be described below with reference to FIG.
第4図において、11〜27は第2図の同番号
のものに対応しており、26〜31はクランプ用
ダイオードおよび抵抗である。 In FIG. 4, 11 to 27 correspond to the same numbers in FIG. 2, and 26 to 31 are clamp diodes and resistors.
第4図において、抵抗31の値をR31とおき、
前述の
(R17+R18)/R18=R21/R20
という条件と共に、
R16=R20、
R31/R22=R20/R21
R31+R22=R18
という条件を満足するように各抵抗値を設定す
ると、クランプ回路29〜31および抵抗16〜
18,20〜22を含む第1および第2の増幅器
15,19のみで、一方の増幅器出力が負方向で
クランプされると同時に、もう一方の増幅器の利
得が2倍になるという動作を以下で設明する。 In Figure 4, the value of the resistor 31 is set as R31, and the conditions of R16=R20, R31/R22=R20/R21 R31+R22=R18 are satisfied in addition to the above-mentioned condition (R17+R18)/R18=R21/R20. When each resistance value is set, clamp circuits 29 to 31 and resistors 16 to
The operation in which the output of one amplifier is clamped in the negative direction and the gain of the other amplifier is doubled at the same time with only the first and second amplifiers 15 and 19 including 18, 20 and 22 will be described below. establish
まず、前段幅器14の出力電圧が負方向に動く
場合、あるレベルまではダイオード29は導通し
ないため、第1の増幅器15の正相入端は、前段
出力電圧に追従して動き、第2の増幅器19の逆
相入力端は接地電位してある。そして、前段出力
電圧がダイオード29の導通レベルに達すると、
ダイオード29は導通するため、第1の増幅器1
5の正相入力端はそのレベルクランプされると同
時に、抵抗16が第2の増幅器29の入力抵抗2
0と並列に入るため、第2の増幅器19の利得は
2倍になる。 First, when the output voltage of the pre-stage amplifier 14 moves in the negative direction, the diode 29 does not conduct until a certain level, so the positive phase input terminal of the first amplifier 15 moves following the pre-stage output voltage, and the second The negative phase input terminal of the amplifier 19 is at ground potential. Then, when the previous stage output voltage reaches the conduction level of the diode 29,
Since the diode 29 is conductive, the first amplifier 1
5 is level clamped, and at the same time, the resistor 16 is connected to the input resistor 2 of the second amplifier 29.
0 in parallel, the gain of the second amplifier 19 is doubled.
つぎに、前段増幅器14の出力電圧が正方向に
動く場合、あるレベルまではダイオード30は導
通しないため、第1の増幅器15の逆相入力端
は、前段出力電圧に追従従して動き、第2の増幅
器19の正相入力端は接地電位にある。そして、
前段出力電圧が、ダイオード30の導通レベルに
達するとダイオード30は導通するため、第2の
増幅器19の正相入力に、前段出力電圧を抵抗3
1と22で分圧した電圧が加わるが、この系路に
よる第2の増幅器出力の利得
〔R22/(R31+R22)〕・〔(R20+R21)/
R20〕=R21/R20
は、入力抵抗20からの系路による利得
−R21/R20
と打消し合つてゼロになるため、第2の増幅器
はここでクランプされる。 Next, when the output voltage of the preamplifier 14 moves in the positive direction, the diode 30 does not conduct until a certain level, so the negative phase input terminal of the first amplifier 15 moves following the preamplifier output voltage, and the The positive phase input terminal of the second amplifier 19 is at ground potential. and,
When the pre-stage output voltage reaches the conduction level of the diode 30, the diode 30 becomes conductive, so the pre-stage output voltage is connected to the positive phase input of the second amplifier 19 through the resistor
The voltage divided by 1 and 22 is applied, but the gain of the second amplifier output due to this circuit is [R22/(R31+R22)]・[(R20+R21)/
R20]=R21/R20 cancels out the gain -R21/R20 due to the path from the input resistor 20 and becomes zero, so the second amplifier is clamped here.
この時、抵抗31と22は、抵抗18と並列に
入るため、第1の増幅器15の利得は2倍にな
る。 At this time, since the resistors 31 and 22 are connected in parallel with the resistor 18, the gain of the first amplifier 15 is doubled.
なお、以上のクランプ回路によつてクランプさ
れる第1および第2の増幅器の出力レベルを、そ
れぞれの電源電圧によるクリツプレベルの直前に
設定しておくことにより、電源利用率をほとんど
損うことなく、有効にクランプ、伸長動作が行わ
れる。 Furthermore, by setting the output levels of the first and second amplifiers clamped by the above-mentioned clamp circuits just before the clip levels caused by their respective power supply voltages, it is possible to achieve this without substantially impairing the power supply utilization rate. , effective clamping and stretching operations are performed.
なお、現実には、ダイオード29,30に直列
抵抗成分があるため、抵抗16,31の値につい
ては、その分だけ小さくなるように修正した方が
誤差が少くなる。また、ダイオード30が導通し
て、抵抗18に並列に抵抗31,22が入つて
も、厳密には、第1の増幅器の利得は2倍になら
ず、2倍より少し低めになるので、抵抗17,1
8の値は少し大き目に設定した方が誤差が少くな
る。 In reality, since there is a series resistance component in the diodes 29 and 30, errors will be reduced if the values of the resistors 16 and 31 are corrected to be smaller by that amount. Also, even if the diode 30 becomes conductive and the resistors 31 and 22 are connected in parallel to the resistor 18, strictly speaking, the gain of the first amplifier will not double, but will be slightly lower than double, so the resistor 17,1
If the value of 8 is set a little larger, the error will be smaller.
なお、第4図に示す実施例では、第1および第
2の増幅器の電源電圧の正側が持ち上がるように
なつているが、逆の場合については、ダイオード
29,30の極性をそれぞれ入替えれば良い。 In the embodiment shown in FIG. 4, the positive side of the power supply voltage of the first and second amplifiers is raised, but in the opposite case, the polarities of the diodes 29 and 30 may be switched. .
以上のように、本発明によれば、クランプ回路
によつて、第1および第2の増幅器の一方がクラ
ンプされると同時にもう一方の利得が2倍になる
ため、全体の帰還量がクランプ前と後で変化する
ことがなく、したがつて歪みを十分に抑圧するこ
とができる。 As described above, according to the present invention, the clamp circuit clamps one of the first and second amplifiers and at the same time doubles the gain of the other one, so that the total amount of feedback increases before the clamp. and will not change later, so that distortion can be sufficiently suppressed.
第1図,第2図は従来例の回路図、第3図は従
来例の動作説明図、第4図は本発明の一実施例の
回路図である。
3,8……ダイオード、4,9……コンデン
サ、12……電源、14……前段、15……第1
の増幅器、16……第1の入力抵抗、17……第
1の帰還抵抗、18……第1の接地抵抗、19…
…第2の増幅器、20……第2の入力抵抗、21
……第2の帰還抵抗、22……第2の接地抵抗、
23,24,25……位相反転回路、26,27
……加算回路、29……第1のダイオード、30
……第2のダイオード、31……クランプ抵抗。
1 and 2 are circuit diagrams of a conventional example, FIG. 3 is an operation explanatory diagram of the conventional example, and FIG. 4 is a circuit diagram of an embodiment of the present invention. 3, 8...Diode, 4,9...Capacitor, 12...Power supply, 14...Previous stage, 15...First stage
amplifier, 16... first input resistor, 17... first feedback resistor, 18... first grounding resistor, 19...
...Second amplifier, 20...Second input resistor, 21
...Second feedback resistance, 22...Second grounding resistance,
23, 24, 25... Phase inversion circuit, 26, 27
... Adder circuit, 29 ... First diode, 30
...Second diode, 31...Clamp resistor.
Claims (1)
を持ち、上記前段の出力端と上記正相入力端との
間に第1の入力抵抗が接続され、上記出力端と逆
相入力端との間に第1の帰還抵抗が接続され、上
記逆相入力端とアース間に第1の接地抵抗が接続
された第1の増幅器と、正相入力端と逆相入力端
と出力端を持ち、上記前段の出力段と上記逆相入
力端との間に第2の入力抵抗が接続され、上記出
力端と逆相入力端との間に第2の帰還抵抗が接続
され、上記正相力端とアース間に第2の接地抵抗
が接続された第2の増幅器と、第2の増幅器の出
力電圧を反転する位相反転回路と、上記位相反転
回路の出力電圧と第1の増幅器の出力電圧と第1
の増幅器の出力電圧とを加算してそれを上記前段
増幅器の入力端に帰還する加算回路とで構成さ
れ、第1および第2の増幅器の出力端間から出力
を取り出すようにした増幅器において、上記第1
の増幅器の正相入力端と上記の増幅器の逆相入力
端、および上記第1の増幅器の逆相入力端と上記
第2の増幅器の増幅器の正相入力端端間にそれぞ
れ第1および第2のダイオードを接続して成る増
幅器のクランプ回路。 2 特許請求の範囲第1項において、第2のダイ
オードに直列にクランプ抵抗を接続したことを特
徴とする増幅器のクランプ回路。 3 特許請求の範囲第1項において、クランプ回
路によるクランプレベルを、第1および第2の増
幅器の電源電圧によつて制御されるクリツプレベ
ルの近傍に設定したことを特徴とする増幅器のク
ランプ回路。 4 特許請求の範囲第2項において、第1の入力
抵抗と第2の入力抵抗の値をほぼ等しく、またク
ランプ抵抗と第2の接地抵抗の和と第1の接地抵
抗の値をほぼ等しく設定し、さらに、第2の入力
抵抗対第2の帰還抵抗の比と、クランプ抵抗対第
2の接地抵抗の比をほぼ等しく設定したことを特
徴とする増幅器のクランプ回路。 5 特許請求の範囲第4項において、第1のダイ
オードの直列抵抗成分を第1の入力抵抗に含め、
第2のダイオードの直列抵抗成分をクランプ抵抗
に含めて設定したことを特徴とする増幅器のクラ
ンプ回路。 6 特許請求の範囲第4項において、第1および
第2の増幅器が、正まさは負の電源からダイオー
ドを介して電源電圧が供給され、第1および第2
の増幅器の出力電圧が、電源電圧の近傍のあるレ
ベルを越える範囲では、上記第1および第2の増
幅器と、上記ダイオードとの接続点に一端が接続
されたコンデンサの他端を駆動することにより、
上記接続点の電源電圧を増大させるようにした増
幅器のクランンプ回路。[Claims] 1. A front stage, a positive phase input terminal, a negative phase input terminal, and an output terminal, and a first input resistor is connected between the output terminal of the front stage and the positive phase input terminal, A first amplifier having a first feedback resistor connected between the output terminal and the negative phase input terminal, and a first grounding resistor connected between the negative phase input terminal and the ground; It has a negative phase input terminal and an output terminal, a second input resistor is connected between the output stage of the preceding stage and the negative phase input terminal, and a second feedback resistor is connected between the output terminal and the negative phase input terminal. a second amplifier to which a resistor is connected and a second grounding resistor connected between the positive-sequence power terminal and ground; a phase inversion circuit for inverting the output voltage of the second amplifier; and an output of the phase inversion circuit. voltage and the output voltage of the first amplifier and the first
and an adder circuit that adds the output voltages of the first and second amplifiers and feeds it back to the input terminal of the first stage amplifier, and the output is taken out between the output terminals of the first and second amplifiers. 1st
between the positive phase input terminal of the amplifier and the negative phase input terminal of the amplifier, and between the negative phase input terminal of the first amplifier and the positive phase input terminal of the second amplifier, respectively. An amplifier clamp circuit consisting of connected diodes. 2. The amplifier clamp circuit according to claim 1, characterized in that a clamp resistor is connected in series to the second diode. 3. The amplifier clamp circuit according to claim 1, characterized in that the clamp level by the clamp circuit is set near the clip level controlled by the power supply voltages of the first and second amplifiers. 4 In claim 2, the values of the first input resistance and the second input resistance are set to be approximately equal, and the sum of the clamp resistance and the second grounding resistance and the value of the first grounding resistance are set to be approximately equal. The amplifier clamp circuit is further characterized in that the ratio of the second input resistance to the second feedback resistance and the ratio of the clamp resistance to the second grounding resistance are set to be approximately equal. 5 In claim 4, the series resistance component of the first diode is included in the first input resistance,
A clamp circuit for an amplifier, characterized in that a series resistance component of a second diode is included in the clamp resistance. 6 In claim 4, the first and second amplifiers are supplied with a power supply voltage from a positive or negative power supply via a diode, and
In a range where the output voltage of the amplifier exceeds a certain level near the power supply voltage, by driving the other end of the capacitor whose one end is connected to the connection point between the first and second amplifiers and the diode. ,
An amplifier clamp circuit configured to increase the power supply voltage at the connection point.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374479A JPS5627517A (en) | 1979-08-15 | 1979-08-15 | Clamping circuit of amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10374479A JPS5627517A (en) | 1979-08-15 | 1979-08-15 | Clamping circuit of amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5627517A JPS5627517A (en) | 1981-03-17 |
| JPS6130765B2 true JPS6130765B2 (en) | 1986-07-16 |
Family
ID=14362105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10374479A Granted JPS5627517A (en) | 1979-08-15 | 1979-08-15 | Clamping circuit of amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5627517A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0486320U (en) * | 1990-11-30 | 1992-07-27 |
-
1979
- 1979-08-15 JP JP10374479A patent/JPS5627517A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5627517A (en) | 1981-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4430625A (en) | Power amplifier | |
| US4908870A (en) | Motional load driver | |
| US4290024A (en) | Voltage-to-current converter circuit | |
| JPS6130765B2 (en) | ||
| JPH0263309A (en) | High precision device for softly clipping ac and dc signals | |
| US2999986A (en) | Method of correcting non-linear distortion | |
| US4290026A (en) | Power amplifier whose bias voltage changes depending on power supply voltage | |
| KR950003996B1 (en) | Amplifier | |
| JPS5949723B2 (en) | Amplifier | |
| KR19980042552A (en) | Power amplifier | |
| JP3016942B2 (en) | Gain switching circuit | |
| JPS61238111A (en) | amplifier | |
| JP3316357B2 (en) | Clip detection circuit | |
| CA1078930A (en) | Amplifier | |
| JPH0527282B2 (en) | ||
| JPH10149504A (en) | Audio signal recording compensator | |
| JP3071078B2 (en) | amplifier | |
| JPS59215108A (en) | Temperature compensation type variable resistance attenuation circuit | |
| JP2600890B2 (en) | Pulse edge extension circuit | |
| JPH0378032B2 (en) | ||
| JPS6265506A (en) | Logarithmic amplifier | |
| JPH0212053B2 (en) | ||
| KR820002308B1 (en) | Amplifier comprising a first and a second amplifier element | |
| JPH0831970B2 (en) | Clip circuit | |
| JPS6020641A (en) | signal compression circuit device |