JPS6130776B2 - - Google Patents
Info
- Publication number
- JPS6130776B2 JPS6130776B2 JP10948679A JP10948679A JPS6130776B2 JP S6130776 B2 JPS6130776 B2 JP S6130776B2 JP 10948679 A JP10948679 A JP 10948679A JP 10948679 A JP10948679 A JP 10948679A JP S6130776 B2 JPS6130776 B2 JP S6130776B2
- Authority
- JP
- Japan
- Prior art keywords
- wire line
- circuit
- signal
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/03—Hybrid circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は、２線式回線と４線式回線とを接続す
る電子式ハイブリツド回路に関するものである。
る電子式ハイブリツド回路に関するものである。
２線式回線と４線式回線とを接続するハイブリ
ツド回路は、ハイブリツドコイルにより構成され
るのが一般的であつた。このハイブリツドコイル
は、磁心にコイルを巻回したものであるから、小
型化が困難であると共に、巻線工程を含むもので
あるから、製造コストを低減することが困難であ
つた。そこで電子式ハイブリツド回路が提案され
ているが、高性能の差動増幅器を多数必要とする
ので、高価になると共に消費電力が比較的大きい
欠点があつた。
ツド回路は、ハイブリツドコイルにより構成され
るのが一般的であつた。このハイブリツドコイル
は、磁心にコイルを巻回したものであるから、小
型化が困難であると共に、巻線工程を含むもので
あるから、製造コストを低減することが困難であ
つた。そこで電子式ハイブリツド回路が提案され
ているが、高性能の差動増幅器を多数必要とする
ので、高価になると共に消費電力が比較的大きい
欠点があつた。
本発明は、前述の如き欠点を改善したものであ
り、差動増幅器の個数を少なくして経済的な構成
とすることを目的とするものである。以下実施例
について詳細に説明する。
り、差動増幅器の個数を少なくして経済的な構成
とすることを目的とするものである。以下実施例
について詳細に説明する。
第１図は従来例のブロツク線図であり、１は４
線式回線の入力端子、２は４線式回線の出力端
子、３は２線式回線の入出力端子、４は平衡出力
の増幅器、５はバランスネツトワーク、６〜８は
差動増幅器、R1〜R5は抵抗、Ｚは２線式回線の
インピーダンスを示す。バランスネツトワーク５
は、例えば第２図に示す回路構成を有し、端子
ａ，ｃ間に抵抗R6、端子ｂ，ｄ間に抵抗R7、端
子ａ，ｂ間に擬似負荷Zpが接続されている。擬
似負荷Zpは、２線式回線を模擬したものであ
り、２線式回線の時定数と同一の時定数が得られ
るように、コンデンサ等を含む回路構成となつて
いる。この擬似負荷Zpのインピーダンスを、２
線式回線のインピーダンスＺのα倍とし、且つ時
定数を同じくするものである。このように擬似負
荷Zpのインピーダンスを大きくすることに対応
して抵抗R6，R7も大きくするものであり、公称
インピーダンスをR0とすると、抵抗R6，R7は
α・R0／２に選定される。擬似負荷Zpの時定数
を一定としてそのインピーダンスを大きくする
と、抵抗とコンデンサとからなる回路構成の場合
に、抵抗値を大きくし、且つコンデンサの容量を
小さくすることになり、それによつて、擬似負荷
Zpの一部を構成するコンデンサの小型化を図る
ことができる。
線式回線の入力端子、２は４線式回線の出力端
子、３は２線式回線の入出力端子、４は平衡出力
の増幅器、５はバランスネツトワーク、６〜８は
差動増幅器、R1〜R5は抵抗、Ｚは２線式回線の
インピーダンスを示す。バランスネツトワーク５
は、例えば第２図に示す回路構成を有し、端子
ａ，ｃ間に抵抗R6、端子ｂ，ｄ間に抵抗R7、端
子ａ，ｂ間に擬似負荷Zpが接続されている。擬
似負荷Zpは、２線式回線を模擬したものであ
り、２線式回線の時定数と同一の時定数が得られ
るように、コンデンサ等を含む回路構成となつて
いる。この擬似負荷Zpのインピーダンスを、２
線式回線のインピーダンスＺのα倍とし、且つ時
定数を同じくするものである。このように擬似負
荷Zpのインピーダンスを大きくすることに対応
して抵抗R6，R7も大きくするものであり、公称
インピーダンスをR0とすると、抵抗R6，R7は
α・R0／２に選定される。擬似負荷Zpの時定数
を一定としてそのインピーダンスを大きくする
と、抵抗とコンデンサとからなる回路構成の場合
に、抵抗値を大きくし、且つコンデンサの容量を
小さくすることになり、それによつて、擬似負荷
Zpの一部を構成するコンデンサの小型化を図る
ことができる。
２線式回線の入出力端子３から４線式回線の入
力端子１側をみたとき、増幅器４の出力インピー
ダンスが小さいので、公称インピーダンスR0で
終端されたものとなり、入力端子１に加えられた
信号は増幅器４により平衡出力となつて整合用の
抵抗R4，R5を介して入出力端子３に出力され、
又入出力端子３に加えられた信号は差動増幅器
８，６を介して出力端子２に出力される。又増幅
器４の出力はバランスネツトワーク５の端子ｃ，
ｄにも加えられ、且つ整合用の抵抗R4，R5を介
して差動増幅器８にも加えられるが、バランスネ
ツトワーク５の端子ａ，ｂに現われる信号は、入
出力端子３に現われる信号と同様であるが逆相と
なるので、差動増幅器７の出力と差動増幅器８の
出力とは抵抗R2，R3を介して合成されるとき、
互に打ち消される。従つて入力端子１から出力端
子２への信号の抑圧即ち鳴音減衰量を大きくする
ことができる。
力端子１側をみたとき、増幅器４の出力インピー
ダンスが小さいので、公称インピーダンスR0で
終端されたものとなり、入力端子１に加えられた
信号は増幅器４により平衡出力となつて整合用の
抵抗R4，R5を介して入出力端子３に出力され、
又入出力端子３に加えられた信号は差動増幅器
８，６を介して出力端子２に出力される。又増幅
器４の出力はバランスネツトワーク５の端子ｃ，
ｄにも加えられ、且つ整合用の抵抗R4，R5を介
して差動増幅器８にも加えられるが、バランスネ
ツトワーク５の端子ａ，ｂに現われる信号は、入
出力端子３に現われる信号と同様であるが逆相と
なるので、差動増幅器７の出力と差動増幅器８の
出力とは抵抗R2，R3を介して合成されるとき、
互に打ち消される。従つて入力端子１から出力端
子２への信号の抑圧即ち鳴音減衰量を大きくする
ことができる。
本発明は、スイツチドキヤパシタ回路を用いる
ことによつて更に差動増幅器を少なくしたもので
あり、第３図は本発明の実施例のブロツク線図を
示し、第１図と同一符号は同一部分を示すもので
あり、C1〜C4はコンデンサ、S1〜S5はトランジ
スタ等により構成したスイツチ、９は差動増幅器
である。スイツチS1〜S5は同期して切換動作する
もので、信号周波数以上の周波数で切換制御され
るものである。
ことによつて更に差動増幅器を少なくしたもので
あり、第３図は本発明の実施例のブロツク線図を
示し、第１図と同一符号は同一部分を示すもので
あり、C1〜C4はコンデンサ、S1〜S5はトランジ
スタ等により構成したスイツチ、９は差動増幅器
である。スイツチS1〜S5は同期して切換動作する
もので、信号周波数以上の周波数で切換制御され
るものである。
スイツチドキヤパシタ回路は、スイツチを介し
てコンデンサの両端に信号が加えられ、その両端
の信号のレベル差に対応した電荷がコンデンサに
蓄えられ、スイツチの切換えによりその充電電荷
が出力されるものであり、従つてスイツチS2，S3
とコンデンサC3とからなるスイツチドキヤパシ
タ回路は、第１図の差動増幅器７に相当した作用
を行ない、又スイツチS4，S5とコンデンサC4と
からなるスイツチドキヤパシタ回路は、第１図の
差動増幅器８に相当した作用を行なうものであ
る。又スイツチS1とコンデンサC1とからなるス
イツチドキヤパシタ回路とコンデンサC2及び差
動増幅器９により、第１図の差動増幅器６と同様
の作用を行なうものである。
てコンデンサの両端に信号が加えられ、その両端
の信号のレベル差に対応した電荷がコンデンサに
蓄えられ、スイツチの切換えによりその充電電荷
が出力されるものであり、従つてスイツチS2，S3
とコンデンサC3とからなるスイツチドキヤパシ
タ回路は、第１図の差動増幅器７に相当した作用
を行ない、又スイツチS4，S5とコンデンサC4と
からなるスイツチドキヤパシタ回路は、第１図の
差動増幅器８に相当した作用を行なうものであ
る。又スイツチS1とコンデンサC1とからなるス
イツチドキヤパシタ回路とコンデンサC2及び差
動増幅器９により、第１図の差動増幅器６と同様
の作用を行なうものである。
スイツチS2〜S5が図示状態の時に、コンデンサ
C3はバランスネツトワーク５の端子ａ，ｂに現
れる信号によつて充電される。又コンデンサC4
は入出力端子３に現れる信号によつて充電され
る。この時、スイツチS2側を＋とすると、スイツ
チS5側は抵抗R5とバランスネツトワーク５とを
介して接続されているので＋となり、スイツチ
S3，S4側が−となる。従つて、スイツチS2〜S5が
図示状態から矢印方向に切換えられた時に、スイ
ツチS2，S4側が接続され、スイツチS3，S5側が接
続されるから、コンデンサC3の＋側とコンデン
サC4の−側とが接続され、コンC3の−側とコン
デンサC4の＋側とが接続されることになる。
C3はバランスネツトワーク５の端子ａ，ｂに現
れる信号によつて充電される。又コンデンサC4
は入出力端子３に現れる信号によつて充電され
る。この時、スイツチS2側を＋とすると、スイツ
チS5側は抵抗R5とバランスネツトワーク５とを
介して接続されているので＋となり、スイツチ
S3，S4側が−となる。従つて、スイツチS2〜S5が
図示状態から矢印方向に切換えられた時に、スイ
ツチS2，S4側が接続され、スイツチS3，S5側が接
続されるから、コンデンサC3の＋側とコンデン
サC4の−側とが接続され、コンC3の−側とコン
デンサC4の＋側とが接続されることになる。
従つて、増幅器４の出力信号のうち、バランス
ネツトワーク５を介してコンデンサC3に充電さ
れる信号と、抵抗R4，R5を介してコンデンサC4
に充電される信号とは同じ大きさとなるが、前述
のように、スイツチS2〜S5が切換えられた時に、
逆極性で加えられることになるから、入力端子１
から出力端子２への回り込みを阻止することがで
きる。
ネツトワーク５を介してコンデンサC3に充電さ
れる信号と、抵抗R4，R5を介してコンデンサC4
に充電される信号とは同じ大きさとなるが、前述
のように、スイツチS2〜S5が切換えられた時に、
逆極性で加えられることになるから、入力端子１
から出力端子２への回り込みを阻止することがで
きる。
又入出力端子３からの入力信号について、コン
デンサC4に充電される信号と、抵抗R4，R5及び
バランスネツトワーク５を介してコンデンサC3
に充電される信号との大きさが異なるから、スイ
ツチS2〜S5が図示状態から矢印方向に切換えられ
た時に、前述と同様に逆極性で加えられることに
なるが、コンデンサC3，C4に充電された信号の
差分が入力信号の成分として差動増幅器９に入力
され、４線式回線の出力端子２に出力される。
デンサC4に充電される信号と、抵抗R4，R5及び
バランスネツトワーク５を介してコンデンサC3
に充電される信号との大きさが異なるから、スイ
ツチS2〜S5が図示状態から矢印方向に切換えられ
た時に、前述と同様に逆極性で加えられることに
なるが、コンデンサC3，C4に充電された信号の
差分が入力信号の成分として差動増幅器９に入力
され、４線式回線の出力端子２に出力される。
又スイツチS1が図示の状態の時に、差動増幅器
９の出力信号は出力端子２に出力されると共に、
コンデンサC1，C2に充電される。そして、スイ
ツチS1が矢印方向に切換えられると、コンデンサ
C1は、差動増幅器９の−端子と＋端子との間に
接続されることになり、出力信号はコンデンサ
C1を介して−端子に帰還される。それによつ
て、第１図に於ける差動増幅器６と同様に、２線
式回線からの信号を、４線式回線の出力端子２に
出力することができる。
９の出力信号は出力端子２に出力されると共に、
コンデンサC1，C2に充電される。そして、スイ
ツチS1が矢印方向に切換えられると、コンデンサ
C1は、差動増幅器９の−端子と＋端子との間に
接続されることになり、出力信号はコンデンサ
C1を介して−端子に帰還される。それによつ
て、第１図に於ける差動増幅器６と同様に、２線
式回線からの信号を、４線式回線の出力端子２に
出力することができる。
このようにスイツチドキヤパシタ回路を用いる
ことにより、能動回路としての増幅器４，９は２
個で済むことになり、スイツチS1〜S5の駆動電力
は極く僅かであるから消費電力が少なくなり、第
１図に示す構成と同様に鳴音減衰量が大きく、又
２線式回線からみたバランスネツトワーク５のバ
ランスも良いので縦バランス減衰量も大きいもの
となる。
ことにより、能動回路としての増幅器４，９は２
個で済むことになり、スイツチS1〜S5の駆動電力
は極く僅かであるから消費電力が少なくなり、第
１図に示す構成と同様に鳴音減衰量が大きく、又
２線式回線からみたバランスネツトワーク５のバ
ランスも良いので縦バランス減衰量も大きいもの
となる。
以上説明したように、本発明は、４線式回線の
入力信号を２線式回線へ送出する第１の伝送部
を、平衡出力の増幅器４と整合用抵抗R4，R5と
とにより構成し、２線式回線の入力信号を４線式
回線へ送出する第２の伝送部を、差動増幅器９
と、スイツチS1及びコンデンサC1からなる帰還
回路を形成する第１のスイツチドキヤパシタ回路
と、スイツチS4，S5及びコンデンサC4からなる
第２のスイツチドキヤパシタ回路とにより構成
し、信号抑圧の回路を、バランスネツトワーク５
と、スイツチS2，S3及びコンデンサC3からなる
第３のスイツチドキヤパシタ回路とにより構成し
たもので、スイツチドキヤパシタ回路を用いるこ
とにより、高価な差動増幅器の個数を少なくする
ことができ、スイツチS1〜S5はトランジスタによ
つて構成することができるから、小型且つ低消費
電力の構成とすることができる。
入力信号を２線式回線へ送出する第１の伝送部
を、平衡出力の増幅器４と整合用抵抗R4，R5と
とにより構成し、２線式回線の入力信号を４線式
回線へ送出する第２の伝送部を、差動増幅器９
と、スイツチS1及びコンデンサC1からなる帰還
回路を形成する第１のスイツチドキヤパシタ回路
と、スイツチS4，S5及びコンデンサC4からなる
第２のスイツチドキヤパシタ回路とにより構成
し、信号抑圧の回路を、バランスネツトワーク５
と、スイツチS2，S3及びコンデンサC3からなる
第３のスイツチドキヤパシタ回路とにより構成し
たもので、スイツチドキヤパシタ回路を用いるこ
とにより、高価な差動増幅器の個数を少なくする
ことができ、スイツチS1〜S5はトランジスタによ
つて構成することができるから、小型且つ低消費
電力の構成とすることができる。
又第２のスイツチドキヤパシタ回路と、バラン
スネツトワーク５を介した第３のスイツチドキヤ
パシタ回路とにより、鳴音減衰量を大きくするこ
とができるものである。
スネツトワーク５を介した第３のスイツチドキヤ
パシタ回路とにより、鳴音減衰量を大きくするこ
とができるものである。
従つて、経済的に小型の電子式ハイブリツド回
路を構成することができる利点がある。
路を構成することができる利点がある。
第１図は従来例ブロツク線図、第２図はバラン
スネツトワークの一例の回路図、第３図は本発明
の実施例のブロツク線図である。 １は入力端子、２は出力端子、３は入出力端
子、４は平衡出力の増幅器、５はバランスネツト
ワーク、６〜９は差動増幅器、R1〜R7は抵抗、
C1〜C4はコンデンサ、S1〜S5はスイツチであ
る。
スネツトワークの一例の回路図、第３図は本発明
の実施例のブロツク線図である。 １は入力端子、２は出力端子、３は入出力端
子、４は平衡出力の増幅器、５はバランスネツト
ワーク、６〜９は差動増幅器、R1〜R7は抵抗、
C1〜C4はコンデンサ、S1〜S5はスイツチであ
る。
Claims (1)
- １ ４線式回線の入力信号を２線式回線へ送出す
る為の第１の伝送部と、前記２線式回路線の入力
信号を前記４線式回線へ送出する為の第２の伝送
部と、前記４線式回線の入力側から出力側への信
号を抑圧する回路とを備えた電子式ハイブリツド
回路に於いて、前記第１の伝送部は、前記４線式
回線の入力信号を増幅する平衡出力の増幅器と、
該増幅器の出力端子と前記２線式回線との間に接
続された整合用抵抗とから構成され、前記第２の
伝送部は、前記４線式回線の出力側へ信号を送出
する差動増幅器と、該差動増幅器の帰還回路を形
成する第１のスイツチドキヤパシタ回路と、該差
動増幅器に前記２線式回線の入力信号を加える為
の第２のスイツチドキヤパシタ回路とから構成さ
れ、前記信号抑圧の回路は、前記平衡出力の増幅
器の出力端子と前記差動増幅器の入力端子との間
に接続されたバランスネツトワークと、第３のス
イツチドキヤパシタ回路とから構成されているこ
とを特徴とする電子式ハイブリツド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10948679A JPS5632837A (en) | 1979-08-28 | 1979-08-28 | Electronic hybrid circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10948679A JPS5632837A (en) | 1979-08-28 | 1979-08-28 | Electronic hybrid circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5632837A JPS5632837A (en) | 1981-04-02 |
| JPS6130776B2 true JPS6130776B2 (ja) | 1986-07-16 |
Family
ID=14511457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10948679A Granted JPS5632837A (en) | 1979-08-28 | 1979-08-28 | Electronic hybrid circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5632837A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1157124A (en) * | 1981-11-18 | 1983-11-15 | David G. Agnew | Hybrid circuit including capacitive charge-transfer means |
-
1979
- 1979-08-28 JP JP10948679A patent/JPS5632837A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5632837A (en) | 1981-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1577467A (en) | Microwave signal amplifiers | |
| US4878244A (en) | Electronic hybrid circuit | |
| IE810195L (en) | Electronic hybrid circuit | |
| US4453143A (en) | Switched-capacitor variable equalizer | |
| JPS6134288B2 (ja) | ||
| JPH1188114A (ja) | ローパスフィルタ | |
| US3895309A (en) | Sub networks for filter ladder networks | |
| US4558185A (en) | Subscriber line interface circuit with complex impedance | |
| JPS6342890B2 (ja) | ||
| US4500755A (en) | Electric hybrid circuits | |
| US4296392A (en) | Switched capacitor bilinear resistors | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| JPS6126740B2 (ja) | ||
| JPS6127216Y2 (ja) | ||
| JPS5834813Y2 (ja) | 多周波「ろ」波器 | |
| JPS6134702B2 (ja) | ||
| JP2646669B2 (ja) | 電子式ハイブリッド回路 | |
| JPS6147450B2 (ja) | ||
| US7050574B1 (en) | Telephone line interface circuit and method | |
| US4151493A (en) | Negative impedance converters | |
| JPH0224259Y2 (ja) | ||
| RU1807555C (ru) | Полосовой пьезоэлектрический фильтр | |
| JPS646586Y2 (ja) | ||
| JPS6336567B2 (ja) | ||
| JPS6324348B2 (ja) |