JPS6130962A - 絶縁型入出力装置 - Google Patents
絶縁型入出力装置Info
- Publication number
- JPS6130962A JPS6130962A JP15258784A JP15258784A JPS6130962A JP S6130962 A JPS6130962 A JP S6130962A JP 15258784 A JP15258784 A JP 15258784A JP 15258784 A JP15258784 A JP 15258784A JP S6130962 A JPS6130962 A JP S6130962A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- secondary side
- primary winding
- contact
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、マイクロ・コンピュータ等へ接点入力信号を
絶縁して伝達する為の、或は、マイクロ・コンピュータ
等からの状態信号を絶縁して伝達しトランジスタ・スイ
ッチ等の制御素子を駆動する為の絶縁型入出力装置に関
する。
絶縁して伝達する為の、或は、マイクロ・コンピュータ
等からの状態信号を絶縁して伝達しトランジスタ・スイ
ッチ等の制御素子を駆動する為の絶縁型入出力装置に関
する。
〈従来の技術〉
第８図は接点入力信号を絶縁して伝達する場合の従来装
置を示す。第９図はこの装置の動作を説明する為の波形
図である。第８図において、１は１次巻線Ｌ１，２次巻
線Ｌ２より構成された相互インダクタンス手段としての
変成器で、例えば１次、２次の巻線比１：１の単純なセ
パレーション・タイプのものが用いられている。１，２
は２次側に設けられた入力端子で、これら端子間に接点
Ｓｉｎが接続される一方、線路Ｗ１．Ｗ２を介し２次巻
線し２の両端に接続されている。Ｄｌは線路Ｗ１中に設
けられたダイオードで、接点５ｉｎが外部の他の負荷を
合せて操作しているときに電流が誤って回路の流れ込ま
ないようにする為のものである。Ｃ１は接点３ｉｎから
の入力信号のチャタリング成分を平滑する為のコンデン
サである。
置を示す。第９図はこの装置の動作を説明する為の波形
図である。第８図において、１は１次巻線Ｌ１，２次巻
線Ｌ２より構成された相互インダクタンス手段としての
変成器で、例えば１次、２次の巻線比１：１の単純なセ
パレーション・タイプのものが用いられている。１，２
は２次側に設けられた入力端子で、これら端子間に接点
Ｓｉｎが接続される一方、線路Ｗ１．Ｗ２を介し２次巻
線し２の両端に接続されている。Ｄｌは線路Ｗ１中に設
けられたダイオードで、接点５ｉｎが外部の他の負荷を
合せて操作しているときに電流が誤って回路の流れ込ま
ないようにする為のものである。Ｃ１は接点３ｉｎから
の入力信号のチャタリング成分を平滑する為のコンデン
サである。
１次巻線Ｌ１の一端にはパルス状の励振電圧ｅｐが加え
られ、この巻線の他端はコモンに接続されている。セン
ス電圧ｅｓは１次巻線の一端より導出されている。
られ、この巻線の他端はコモンに接続されている。セン
ス電圧ｅｓは１次巻線の一端より導出されている。
接点Ｓｉｎのオン、オフ動作に対しセンス電圧ｅｓは第
９図のように変化する。第９図において、図（ａ）は接
点３ｉｎの動作状態を、図（ｂ）は励振電圧ｅｐを、図
（Ｃ）はセンス電圧ｅｓの状態を表す。
９図のように変化する。第９図において、図（ａ）は接
点３ｉｎの動作状態を、図（ｂ）は励振電圧ｅｐを、図
（Ｃ）はセンス電圧ｅｓの状態を表す。
１次巻線Ｌ１からの励振電圧ｅｐは、例えば巻線比率１
：１に従って２次巻線Ｌ２へ伝達される。
：１に従って２次巻線Ｌ２へ伝達される。
接点Ｓｉｎがオフのとき、２次巻線Ｌ２には励振電圧ｅ
ｐと等しい電圧が１次巻線に複写され−、この電圧がセ
ンス電圧ｅｓとして検出される。
ｐと等しい電圧が１次巻線に複写され−、この電圧がセ
ンス電圧ｅｓとして検出される。
一方、接点Ｓｉｎがオンのとき、２次側Ｌ２はダイオー
ドＤ１を介して短絡状態となり、２次巻線Ｌ２側より１
次巻線へ複写された電圧は小さく、第９図（Ｃ）に示す
ようなセンス電圧ｅｓを与える。
ドＤ１を介して短絡状態となり、２次巻線Ｌ２側より１
次巻線へ複写された電圧は小さく、第９図（Ｃ）に示す
ようなセンス電圧ｅｓを与える。
このように、従来装置では、接点３ｉｎのオフ時の励振
電圧ｅｐと接点オン時の検出電圧との差で接点Ｓｉｎの
オン、オフの状態を識別するものであるが、このような
検出を可能とする前提条件は、変成器Ｉにおいて１次巻
線Ｌ１と２次巻線Ｌ２との結合が密であることが必要で
ある。例えば変成器■の耐圧を高くする目的で、１次巻
線Ｌ１と２次巻線Ｌ２との距離を大きくとった場合には
第９図（ｄ）に示す如く、波形が歪み、接点Ｓｉｎの状
態を識別することが出来なくなる。
電圧ｅｐと接点オン時の検出電圧との差で接点Ｓｉｎの
オン、オフの状態を識別するものであるが、このような
検出を可能とする前提条件は、変成器Ｉにおいて１次巻
線Ｌ１と２次巻線Ｌ２との結合が密であることが必要で
ある。例えば変成器■の耐圧を高くする目的で、１次巻
線Ｌ１と２次巻線Ｌ２との距離を大きくとった場合には
第９図（ｄ）に示す如く、波形が歪み、接点Ｓｉｎの状
態を識別することが出来なくなる。
〈発明が解決しようとする問題点〉
本発明の解決しようとする技術的課題は、このように１
次巻線、２次巻線を有し、１次巻線を励振電圧によって
励振するようにした絶縁型入力装置において、２次側に
設けられた前記接点からの状態信号を明確に識別出来る
ようにすると共に、この絶縁型装置を、２次側に接続さ
れた制御素子をドライブする絶縁型入力装置として利用
し、的確な制御が行なえるようにすることにある。
次巻線、２次巻線を有し、１次巻線を励振電圧によって
励振するようにした絶縁型入力装置において、２次側に
設けられた前記接点からの状態信号を明確に識別出来る
ようにすると共に、この絶縁型装置を、２次側に接続さ
れた制御素子をドライブする絶縁型入力装置として利用
し、的確な制御が行なえるようにすることにある。
〈問題点を解決するための手段〉
本発明の構成は、１次巻線、２次巻線を有する相互イン
ダクタンス手段と、前記１次巻線を電圧印加と開放との
繰り返しで励振する手段と、前記２次巻線に接続され前
記電圧印加サイクルでの２次側の通電を禁止するスイッ
チ手段とを備え、前記励振の開放サイクルで前記１次巻
線或は２次巻線に発生する電圧をもって前記２次側の状
態をセンスし、或は前記２次側の制御素子へのドライブ
を行うようにしたことにある。
ダクタンス手段と、前記１次巻線を電圧印加と開放との
繰り返しで励振する手段と、前記２次巻線に接続され前
記電圧印加サイクルでの２次側の通電を禁止するスイッ
チ手段とを備え、前記励振の開放サイクルで前記１次巻
線或は２次巻線に発生する電圧をもって前記２次側の状
態をセンスし、或は前記２次側の制御素子へのドライブ
を行うようにしたことにある。
く作用〉
前記の技術手段は次のように作用する。即ち、１次側へ
の励振において、電圧印加サイクルでの２次側の通電を
禁止し、励振の開放サイクルでそれまで１次巻線Ｌ１に
蓄えられた電力を２次側で消費するように構成すると、
前記接点がオフのとき励振の開放サイクルで前記１次巻
線或は２次巻線に発生する電圧はほとんど制限のない大
きなものとなる。一方、前記接点がオンのとき発生する
電圧は限られた一定値であり、前記接点がオンとオフと
で発生する電圧の間には極めて大きな差が存在する。こ
れによって、前記接点の状態を明確に識別することが可
能となる。
の励振において、電圧印加サイクルでの２次側の通電を
禁止し、励振の開放サイクルでそれまで１次巻線Ｌ１に
蓄えられた電力を２次側で消費するように構成すると、
前記接点がオフのとき励振の開放サイクルで前記１次巻
線或は２次巻線に発生する電圧はほとんど制限のない大
きなものとなる。一方、前記接点がオンのとき発生する
電圧は限られた一定値であり、前記接点がオンとオフと
で発生する電圧の間には極めて大きな差が存在する。こ
れによって、前記接点の状態を明確に識別することが可
能となる。
また、前記発生電圧が前記励振電圧値に制限されない大
きな電圧であることをり利用して、パワーＦＥＴ等スレ
ショルド電圧が大きな前記制御素子をドライブすること
が可能となる。
きな電圧であることをり利用して、パワーＦＥＴ等スレ
ショルド電圧が大きな前記制御素子をドライブすること
が可能となる。
〈実施例〉
第１図は本発明の原理を示す回路図である。図中、第８
図における要素と同じ要素には同一符号が付されている
。第２図はこの装置の動作を説明する為の波形図である
。第１図において、１次巻線Ｌ１の一端は電源＋Ｖに接
続され、他端はスイッチＳＷ１を介しコモンに接続され
ている。
図における要素と同じ要素には同一符号が付されている
。第２図はこの装置の動作を説明する為の波形図である
。第１図において、１次巻線Ｌ１の一端は電源＋Ｖに接
続され、他端はスイッチＳＷ１を介しコモンに接続され
ている。
Ｄ２０は、２次側線路Ｗ２中に接続されたダイオードで
、１次巻線Ｌ１への電圧印加サイクルにおける２次側の
通電を禁止するスイッチ手段として作用する。２次側に
接続された抵抗Ｒ２０，コンデンサＣ２０はフィルタ回
路を構成する。
、１次巻線Ｌ１への電圧印加サイクルにおける２次側の
通電を禁止するスイッチ手段として作用する。２次側に
接続された抵抗Ｒ２０，コンデンサＣ２０はフィルタ回
路を構成する。
接点３ｉｎのオン、オフ動作に対しセンス電圧ｅｓは第
２図のように変化する。第２図において、図（ａ）は接
点Ｓｉｎの動作状態を、図（ｂ）はスイッチＳＷＩの動
作状態Ｓｐを、図（Ｃ）はセンス電圧ｅｓの状態を表す
。
２図のように変化する。第２図において、図（ａ）は接
点Ｓｉｎの動作状態を、図（ｂ）はスイッチＳＷＩの動
作状態Ｓｐを、図（Ｃ）はセンス電圧ｅｓの状態を表す
。
接点Ｓｉｎがオンの場合、スイッチＳＷ１が開放のとき
に、２次側負荷に依存した電圧に＋Ｖを加算した電圧が
センス電圧ｅｓとして与えられる。
に、２次側負荷に依存した電圧に＋Ｖを加算した電圧が
センス電圧ｅｓとして与えられる。
この負荷に依存した電圧は励振電流と負荷インピーダン
スによって決る。前記励振電流は、１次巻線Ｌ１への電
圧印加時の電圧と時間との積に比例し、１次巻線Ｌ１の
インダクタンス値に反比例し、第３図で示すような、三
角波の平均値で表わされる。具体例として、例えば、Ｌ
ｌ−１２−５ｍＨ。
スによって決る。前記励振電流は、１次巻線Ｌ１への電
圧印加時の電圧と時間との積に比例し、１次巻線Ｌ１の
インダクタンス値に反比例し、第３図で示すような、三
角波の平均値で表わされる。具体例として、例えば、Ｌ
ｌ−１２−５ｍＨ。
Ｖ−５Ｖ、時間＝５０μｓで、平均１２．５ｍＡの励振
電流が１次巻線Ｌ１を流れ、同じ電流が２次側の抵抗Ｒ
２０−ｔ−流れる。抵抗Ｒ２０の値を１５０オームとし
、ダイオード２０の順方向電圧、並びに＋Ｖ （５Ｖ）
を加、算したセンス電圧ｅｓは、おおよそ７．５Ｖとな
る。
電流が１次巻線Ｌ１を流れ、同じ電流が２次側の抵抗Ｒ
２０−ｔ−流れる。抵抗Ｒ２０の値を１５０オームとし
、ダイオード２０の順方向電圧、並びに＋Ｖ （５Ｖ）
を加、算したセンス電圧ｅｓは、おおよそ７．５Ｖとな
る。
一方、接点３ｉｒ１がオフ、スイッチＳＷ１が開放のと
き、センス電圧ｅｓはほとんど制限のない値となる。即
ち、接点３ｉｎがオンとオフとで発生する電圧の間には
極めて大きな差が存在する。
き、センス電圧ｅｓはほとんど制限のない値となる。即
ち、接点３ｉｎがオンとオフとで発生する電圧の間には
極めて大きな差が存在する。
これによって、接点３ｉｎの状態を明確に識別すること
が出来る。
が出来る。
第４図は、本発明の具体回路構成を示す実施例装置であ
る。本図に示す実施例装置ではりミツターを設け、セン
ス電圧ｅｓを適当な大きさの電圧に制限している。第５
図はこの装置の動作を説明する為の波形図である。第４
図において、１次側で直列に接続されたダイオードＤ３
１、並びにツェナダイオードＤ３２はリミタ−を構成す
る。同じく１次側に接続されたコンデンサＣ３０並びに
抵抗Ｒ３０はフィルタを構成する。１次巻線Ｌ１の一端
に接続されたスイッチＳＷ２は、例えばＴＴＬオープン
コレクタを用いて構成され、励振電圧ｅｐによってオン
、オフする。
る。本図に示す実施例装置ではりミツターを設け、セン
ス電圧ｅｓを適当な大きさの電圧に制限している。第５
図はこの装置の動作を説明する為の波形図である。第４
図において、１次側で直列に接続されたダイオードＤ３
１、並びにツェナダイオードＤ３２はリミタ−を構成す
る。同じく１次側に接続されたコンデンサＣ３０並びに
抵抗Ｒ３０はフィルタを構成する。１次巻線Ｌ１の一端
に接続されたスイッチＳＷ２は、例えばＴＴＬオープン
コレクタを用いて構成され、励振電圧ｅｐによってオン
、オフする。
ダイオードＤ３１とツェナダイオードＤ３２との接続点
から引出された線路Ｗ３に挿入されたダイオードＤ３３
は、２次側において接続されたダイオードＤ２０の順方
向電圧を相殺する為の補償要ダイオードである。また、
Ｒ３１は受信抵抗である。
から引出された線路Ｗ３に挿入されたダイオードＤ３３
は、２次側において接続されたダイオードＤ２０の順方
向電圧を相殺する為の補償要ダイオードである。また、
Ｒ３１は受信抵抗である。
接点３ｉｎのオン、オフ動作に対してセンス電圧は第５
図のように変化する。第５図において、図（ａ）は接点
３ｉｎの動作状態を、図（ｂ）はスイッチＳＷ２の励振
電圧ｅｐを、図（Ｃ）は前記リミタ−によって制限され
たセンス電圧ｅｄを、図（ｄ）はセンス抵抗Ｒ３３にお
けるセンス電圧ｅｒの状態を表わす。
図のように変化する。第５図において、図（ａ）は接点
３ｉｎの動作状態を、図（ｂ）はスイッチＳＷ２の励振
電圧ｅｐを、図（Ｃ）は前記リミタ−によって制限され
たセンス電圧ｅｄを、図（ｄ）はセンス抵抗Ｒ３３にお
けるセンス電圧ｅｒの状態を表わす。
ツェナダイオードＤ３２のゼナー電圧を１２Ｖに選ぶと
き、接点Ｓｉｎがオフ、スイッチＳＷ２が開放のとき、
１次側に発生する電圧ｅｄは、電源＋Ｖ（５Ｖ）、ダイ
オードＤ３１の順方向電圧等により、１７．５Ｖに制限
される。このように制限されても、接点３＋ｎのオンと
オフとのセンス電圧ｅｄの差は大きく、充分識別するこ
とが出来る。またフィルタを構成するコンデンサ並びに
抵抗を、Ｃ３０−１０００ｐＦＳＲ３０−１５０オーム
として、センス電圧ｅｄに含まれる高周波振動を低減さ
せれば、第５図（Ｃ）に示すような滑らかな波形の電圧
を得ることが出来る。更に、受信抵抗Ｒ３３に１５ける
センス電圧ｅｒは、ダイオードＤ３１とツェナダイオー
ドＤ３２との接続点の電圧よりダイオードＤ３３の順方
向電圧を差し引いた電圧として第５図（ｄ）のように与
えられる。
き、接点Ｓｉｎがオフ、スイッチＳＷ２が開放のとき、
１次側に発生する電圧ｅｄは、電源＋Ｖ（５Ｖ）、ダイ
オードＤ３１の順方向電圧等により、１７．５Ｖに制限
される。このように制限されても、接点３＋ｎのオンと
オフとのセンス電圧ｅｄの差は大きく、充分識別するこ
とが出来る。またフィルタを構成するコンデンサ並びに
抵抗を、Ｃ３０−１０００ｐＦＳＲ３０−１５０オーム
として、センス電圧ｅｄに含まれる高周波振動を低減さ
せれば、第５図（Ｃ）に示すような滑らかな波形の電圧
を得ることが出来る。更に、受信抵抗Ｒ３３に１５ける
センス電圧ｅｒは、ダイオードＤ３１とツェナダイオー
ドＤ３２との接続点の電圧よりダイオードＤ３３の順方
向電圧を差し引いた電圧として第５図（ｄ）のように与
えられる。
第１図並びに第４図の実施例Ｍ置は、２次側の接点３ｉ
ｎの状態信号を絶縁して伝達する信号入力装置の場合で
あったが、発生電圧の値が励振電圧ｅｐの値に規制され
ないという本発明の特徴点は、コンピュータ等から１次
側に与えられた状態信号を２次側に絶縁して伝達し、２
次側に設けられたトランジスタ・スイッチ等の制御素子
をドライブする場合の絶縁型信号出力装置にも利用する
ことが出来る。
ｎの状態信号を絶縁して伝達する信号入力装置の場合で
あったが、発生電圧の値が励振電圧ｅｐの値に規制され
ないという本発明の特徴点は、コンピュータ等から１次
側に与えられた状態信号を２次側に絶縁して伝達し、２
次側に設けられたトランジスタ・スイッチ等の制御素子
をドライブする場合の絶縁型信号出力装置にも利用する
ことが出来る。
第６図は、このような絶縁型信号出力装置に本発明を実
施した場合の回路図を示す。Ｑ２０は、コレクタ、エミ
ッタが入力端子１．２間に接続され、ベースが抵抗Ｒ２
０とＲ２１との接続点に接続されたトランジスタ、入力
端子１．２間には、また負荷Ｒｄと直流電源Ｖｓの直列
回路が接続されている。尚、トランジスタＱ２０のコレ
クタとダイオード２０側との間に接続されたツェナダイ
オードＤ２１は、励振電圧ｅｐが停止した場合、外部か
らトランジスタＱ２０へのサージ電圧を吸収する為のも
ので、本発明とは直接関係ない。
施した場合の回路図を示す。Ｑ２０は、コレクタ、エミ
ッタが入力端子１．２間に接続され、ベースが抵抗Ｒ２
０とＲ２１との接続点に接続されたトランジスタ、入力
端子１．２間には、また負荷Ｒｄと直流電源Ｖｓの直列
回路が接続されている。尚、トランジスタＱ２０のコレ
クタとダイオード２０側との間に接続されたツェナダイ
オードＤ２１は、励振電圧ｅｐが停止した場合、外部か
らトランジスタＱ２０へのサージ電圧を吸収する為のも
ので、本発明とは直接関係ない。
このような構成で、スイッチＳＷ２が開放のとき、トラ
ンジスタＱ２０をドライブするに充分な電力が１次側よ
り伝達され、これにより例えば１次程度のコレクタ電流
を制御することが可能となる。
ンジスタＱ２０をドライブするに充分な電力が１次側よ
り伝達され、これにより例えば１次程度のコレクタ電流
を制御することが可能となる。
更に、第７図に示すように、バイポーラトランジスタに
比べてスレショルド電圧が５Ｖ等のように、はるかに高
いパワーＦＥＴＱ２１を用いる場合であっても、充分な
ゲートバイアスを得ることが出来る。
比べてスレショルド電圧が５Ｖ等のように、はるかに高
いパワーＦＥＴＱ２１を用いる場合であっても、充分な
ゲートバイアスを得ることが出来る。
〈発明の効果〉
本発明によれば、相互インダクタンスの１次側への励振
において、電圧印加サイクルでの２次側の通電を禁止し
、励振の開放サイクルでイれまで１次巻線Ｌ１に蓄えら
れた電力を２次側で消費するようにしたもので、２次側
での電力消費が無い場合に１次側或は２次側で発生する
電圧をもって、２次側の状態のセンス、２次側の制御素
子へのドライブを行うもので、前記状態信号の明確な識
別、並びに前記制＠素子への的確なバイアスの提供が行
える。
において、電圧印加サイクルでの２次側の通電を禁止し
、励振の開放サイクルでイれまで１次巻線Ｌ１に蓄えら
れた電力を２次側で消費するようにしたもので、２次側
での電力消費が無い場合に１次側或は２次側で発生する
電圧をもって、２次側の状態のセンス、２次側の制御素
子へのドライブを行うもので、前記状態信号の明確な識
別、並びに前記制＠素子への的確なバイアスの提供が行
える。
第１図は本発明の実施例装置を示す回路図、第２図及び
第３図は第１図の本発明実施例装置の動作説明図、第４
図は本発明の他の実施例装置を示す回路図、第５図は第
４図の本発明実施例装置の動作説明図、第６図は本発明
の更に他の実施例装置を示す回路図、第７図は本発明の
他の実施例装置の部分を示す回路図、第８図は従来装置
の回路図、第９図は第８図の従来装置の動作説明図であ
る。 ■・・・変成器、Ｌｌ・・・１次巻線、Ｌ２・・・２次
巻線、Ｄ２０・・・スイッチ手段、ＳＷｌ、ＳＷ２・・
・スイッチ、Ｑ２０・・・トランジスタ、Ｑ２１・・・
パワーＦＥＴ５Ｒｄ・・・負荷 第１図 丁 第２図 （ａ）−一二＝二、ｆｆ５ｉＢ 第３図 ノし化、／Ｌ−。 第４図 ｅ。 第５図 （＋２） ｆ＝：＝丁：〕ニニニ θＦＦ Ｓ
ＪＱ第６図 Ｗ ′Ｐ−ロ
第３図は第１図の本発明実施例装置の動作説明図、第４
図は本発明の他の実施例装置を示す回路図、第５図は第
４図の本発明実施例装置の動作説明図、第６図は本発明
の更に他の実施例装置を示す回路図、第７図は本発明の
他の実施例装置の部分を示す回路図、第８図は従来装置
の回路図、第９図は第８図の従来装置の動作説明図であ
る。 ■・・・変成器、Ｌｌ・・・１次巻線、Ｌ２・・・２次
巻線、Ｄ２０・・・スイッチ手段、ＳＷｌ、ＳＷ２・・
・スイッチ、Ｑ２０・・・トランジスタ、Ｑ２１・・・
パワーＦＥＴ５Ｒｄ・・・負荷 第１図 丁 第２図 （ａ）−一二＝二、ｆｆ５ｉＢ 第３図 ノし化、／Ｌ−。 第４図 ｅ。 第５図 （＋２） ｆ＝：＝丁：〕ニニニ θＦＦ Ｓ
ＪＱ第６図 Ｗ ′Ｐ−ロ
Claims (1)
- １次巻線、２次巻線を有する相互インダクタンス手段と
、前記１次巻線を電圧印加と開放との繰り返しで励振す
る手段と、前記２次巻線に接続され前記電圧印加サイク
ルでの２次側の通電を禁止するスイッチ手段とを備え、
前記励振の開放サイクルで前記１次巻線或は２次巻線に
発生する電圧をもって前記２次側の状態をセンスし、或
は前記２次側の制御素子へのドライブを行うようにした
ことを特徴とする絶縁型入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15258784A JPS6130962A (ja) | 1984-07-23 | 1984-07-23 | 絶縁型入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15258784A JPS6130962A (ja) | 1984-07-23 | 1984-07-23 | 絶縁型入出力装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1057490A Division JPH021607A (ja) | 1989-03-09 | 1989-03-09 | 絶縁型入出力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6130962A true JPS6130962A (ja) | 1986-02-13 |
Family
ID=15543714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15258784A Pending JPS6130962A (ja) | 1984-07-23 | 1984-07-23 | 絶縁型入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6130962A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981413B2 (en) | 2002-06-11 | 2006-01-03 | Cateye Co., Ltd. | Handle stem and speed indicator |
| EP3450110A1 (en) * | 2017-08-31 | 2019-03-06 | Jan OSSA trading as ZBM OSSA | Torque tool lever position detection arrangement |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4528856Y1 (ja) * | 1966-04-19 | 1970-11-06 | ||
| JPS5029779A (ja) * | 1973-04-27 | 1975-03-25 | ||
| JPS5415616A (en) * | 1978-07-12 | 1979-02-05 | Hitachi Ltd | Insulation-type digital signal input circuit |
| JPS56101374A (en) * | 1979-10-04 | 1981-08-13 | Ici Ltd | Dccdc converter |
-
1984
- 1984-07-23 JP JP15258784A patent/JPS6130962A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4528856Y1 (ja) * | 1966-04-19 | 1970-11-06 | ||
| JPS5029779A (ja) * | 1973-04-27 | 1975-03-25 | ||
| JPS5415616A (en) * | 1978-07-12 | 1979-02-05 | Hitachi Ltd | Insulation-type digital signal input circuit |
| JPS56101374A (en) * | 1979-10-04 | 1981-08-13 | Ici Ltd | Dccdc converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981413B2 (en) | 2002-06-11 | 2006-01-03 | Cateye Co., Ltd. | Handle stem and speed indicator |
| EP3450110A1 (en) * | 2017-08-31 | 2019-03-06 | Jan OSSA trading as ZBM OSSA | Torque tool lever position detection arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| US5206540A (en) | Transformer isolated drive circuit | |
| US5963438A (en) | Bi-directional magnetic isolator | |
| US20010017779A1 (en) | Switching power supply apparatus | |
| US6356468B1 (en) | Arrangement for limiting starting current in a power supply | |
| US4177509A (en) | Self-excited inverter with suppressed current spikes | |
| JPH0414913B2 (ja) | ||
| US4694207A (en) | FET gating circuit for switching electrical loads | |
| KR100209791B1 (ko) | 전원공급장치의 보호 회로 | |
| US4264950A (en) | Intrinsically safe regulated power supply | |
| JP3155715B2 (ja) | 自励式スイッチング電源回路 | |
| JPH0631187Y2 (ja) | イグニッション回路 | |
| JP2735736B2 (ja) | スイッチング電源 | |
| US4417130A (en) | Transistor type pulse welding device | |
| JPH0412790Y2 (ja) | ||
| US4602323A (en) | Single-ended transformer drive circuit | |
| CA1142224A (en) | Inverter circuit | |
| US4609981A (en) | Direct current converter for switched mode power supply | |
| JPS6226246B2 (ja) | ||
| JPH0237273Y2 (ja) | ||
| JPS60113662A (ja) | スイッチング電源回路 | |
| JPH021607A (ja) | 絶縁型入出力装置 | |
| JPH0246116Y2 (ja) | ||
| JPH0522990Y2 (ja) | ||
| JPH0317586Y2 (ja) |