JPS6132810B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は、改善された半導体チツプ保護皮膜の
形成方法に関するものである。 従来、半導体装置は、外部から入る汚れのため
にその電気的特性が劣化し、また湿気のために動
作時にアルミ配線の腐食がおこることが知られて
おり、それを防ぐために、半導体表面を外部から
の汚染から守るために、二酸化珪素を主成分とす
る保護膜で、半導体表面および金属配線層を被覆
し、さらに、半導体チツプ全体を金属容器中に真
空ないし不活性ガス封止し、外部からの影響を遮
断して用いてきた。しかし近年高価な金属容器は
安価なレジンモールドにおきかえられつつあり、
さらに装置の小形化のために全く封止を行なわな
いで出荷することが望ましいとの要求が起きてい
る。そのため、保護被膜に対する要求は厳しくな
つてきているが、それに対して、従来、半導体装
置を精造する場合に、金属配線の加工を終えたあ
との外層に用いる絶縁層として普及している化学
蒸着（CVD）法による二酸化珪素膜またはリン
を含む二酸化珪素（リンガラス）膜は、クラツク
（割れ）を生じないためには、約１μｍ以内の厚
さで用いることが必要であり、さらに段差形状も
問題とされ、その結果、その保護作用特にアルミ
腐食の防止には限界があつた。 CVD法による膜よりも緻密で、段差形状の良
好な厚い膜を形成できる方法として放電を利用し
た絶縁膜の堆積法、とくにスパツタリング法が知
られている。しかし、放電によつて半導体表面に
電気的損傷（ダメージ）の生じることが知られて
いる。この損傷の原因は完全には解明されていな
いが、電子衝撃、イオン衝撃、ナトリウムなど汚
れの混入などが考えられている。とくに荷電粒子
衝撃により絶縁膜表面附近に電子正孔対が生じて
シリコン表面近傍に移動し、固定電荷や表面単位
形成の原因となるためであるといわれている。こ
のダメージは1000℃以上の高温の熱処理で回復す
ることが知られているが、通常、金属配線には低
融点のアルミニウムが使用されており、このよう
な高温での熱処理は行なうことができない。この
ため、スパツタリング法による絶縁膜は、とくに
ダメージに敏感なMOS集積回路などではまつた
く用いることができないでいる。 従つて、本発明の目的は、上記した従来技術の
欠点をなくし、放電法によつても半導体表面にダ
メージを生ずることなく、半導体装置最外層の保
護被膜を形成する方法を提供することである。 上記の目的を達成するために、本発明において
は、金属配線層の各々の配線を半導体表面または
半導体表面内に形成された導電領域に接続した構
造とし、金属配線層の加工後にまずCVD法によ
る二酸化珪素を主成分とする層、とくにリンガラ
ス（PSG）層を形成し、しかる後に放電を用いた
形成方法による絶縁膜を所要の厚さに形成する。
この場合金属配線層と基板との間は電気的に短絡
されているから、放電中のイオンや電子を基板に
逃がすと同時に、発生した電子正孔対に対する加
速電圧の形成を阻止する。またリンガラスはスパ
ツタ工程におけるナトリウムなどの汚れの混入を
防止するとともに、強い放電の衝撃から基板表面
と金属層を遠ざける役割を果す。

【表】 以下、本発明を実施例によつて詳しく説明す
る。 第１および第２図は本発明をシリコン・ゲート
MOSトランジスタに適用した場合の断面図を示
す。第１および第２図で、半導体基板１の表面部
分にソース領域２、ドレイン領域３、ゲートと電
気的に接続された導電領域４が形成されている。
さらに二酸化珪素を主体とする絶縁層５、多結晶
シリコン配線６および７、アルミ配線層８，９お
よび１０が形成されている。MOSFETのゲート
シリコン６はアルミ配線１０によつて、半導体基
板内の導電領域４に特別に接続されていることを
注意したい。ここまでは通常のシリコンゲート工
程で製作できるが、さらにこの上からCVD法に
よるリンガラス層１１およびスパツタリングによ
る二酸化珪素膜１２が形成され、電極取出しのた
めの開孔部１３および１４が形成される。 PSGの有無、ゲート配線の基板内導電領域への
接続の有無によるスパツタ・ダメージの大小を調
べるために、ダメージに最も敏感なデバイス・パ
ラメータとして、MOSFETのしきい電圧を測定
した代表例を表１に示す。スパツタを行なわない
標準試料のしきい電圧に対して、PSG膜を設け、
ゲートを基板表面の導電領域に接続したデバイス
では、スパツタを行なつても全くしきい電圧の変
動は見られなかつた。ゲートを接続する場所とし
ては、基板表面そのものでも良いことがわかつた
が、この場合には後で配線を切断して用いる必要
がある。ゲートを基板表面に設けた、基板と異な
る導電型の領域に接続した場合には、ゲート・バ
イアスの値が基板の型に応じた正負のいずれか一
方のみで用いるときには、そのまま配線を切断せ
ずに用いることができる。 スパツタ・ダメージの減少にリンガラスの存在
が有効なことは、高温のリン拡散によつて形成し
たリンガラスの場合について報告例があるが（米
国特許3616403号）、効果は不完全で、表面電荷密
度として実用上望ましい10¹¹cm^-2以下の値を得る
ことに成功しておらず、リンガラスのみの効果で
は実用上全く不十分である。我々の検討によれば
チツプ上に金属配線が存在しているかどうかがよ
り重要である。即ち、上記報告例では金属配線の
ない、酸化膜におおわれたシリコン基板を用いて
測定を行なつているが、この場合放電中から飛来
した電子やイオン等は逃げ道がなくてダメージを
大きくしている。実施例で示したように金属配線
がある半導体装置では、一部の電荷は金属配線を
伝わつて接地に逃げることができる。また金属配
線が電気的に基板から浮いた状態では、金属配線
下の表面電荷密度は増加するが、実施例のように
基板表面内に接続しておけば、ダメージは更に大
幅に軽減される。 また、単純なアルミゲート素子はともかく、シ
リコンゲート素子では高温で熱処理されたリンガ
ラス層がアルミ配線下にも設けられるのである
が、アルミ配線上にも二酸化珪素膜（リンガラ
ス）を設けることによつて効果が完全になつてい
ることが、実施例からわかる。この理由は完全に
は明瞭ではないが、ただ単に有効膜厚が増えたと
いうことでなく、一つには高温の熱処理を受けて
いない、低温形成で緻密度の低い二酸化珪素膜、
とくにリンガラスが、電子や正孔の働きを抑制す
る働らきがあると予想される。また、金属配線層
を全面直接放電にさらすと、放電の集中が起こ
り、局所的にダメージが強くなることが予想され
る。実施例中のリンガラスのかわりに同じ膜厚の
単なるCVD二酸化珪素膜またはスピン塗布法に
よるシリカフイルムを用いたのでは同じ効果を得
るのに数倍の膜厚を要したことから、リンの存在
はとくに有効であることがわかつた。 リンガラスの厚さは500Å以上あればほぼ十分
であるが、現状のCVD装置で再現性よく安定な
結果を得るには1000Å以上あつた方が良い。リン
の濃度は５％molを標準的に検討したが、１〜12
％程度の範囲で有効である。 スパツタ法で二酸化珪素膜を被着する場合につ
いてのみ検討したが、同様に放電を用いた形成方
法としてグロー放電法（プラズマCVD法）があ
り、やはり放電によるダメージのあることが知ら
れており、本発明はやはり適用可能であると考え
られる。また放電を用いた形成方法で被着する材
料としては二酸化珪素のみならず窒化珪素膜、ア
ルミナ膜等他の有用な保護膜の場合についても適
用可能である。 本実施例の場合、ゲート下やアルミ配線下以外
の部分の半導体表面には幾分ダメージが残り、ア
イソレーシヨンやｐ−ｎ接合の特性の劣化が生じ
ることが必配されたが、近傍に金属配線が存在す
ることでダメージが軽減されるらしく、とくに問
題となる特性劣化は見られなかつた。 本実施例の素子が製品の寿命試験、すなわち高
温高湿バイアス放置試験で、アルミ腐食、Ｖ_T変
動、接合リークなどの評価に関して従来方式の他
の素子にくらべて著しい好成積を示したことはい
うまでもない。本発明がシリコンゲート
MOSFET以外の各種半導体素子に適用できるこ
とは言うまでもない。

【図面の簡単な説明】

第１図および第２図は、本発明の実施例を示す
半導体装置の断面図である。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基板上に金属層と、この金属層上に二
   酸化珪素を主成分とするリンガラス膜と放電を用
   いて形成した絶縁膜とがこの順序に積層された絶
   縁膜とを少なくとも有することを特徴とする半導
   体装置。 ２ 上記金属層が上記半導体基板表面または基板
   表面内の導電領域に電気的に接続されていること
   を特徴とする特許請求の範囲第１項に記載の半導
   体装置。 ３ 半導体基板に所望形状の金属層を形成する工
   程、少なくとも当該金属層の一部を含んで二酸化
   珪素を主成分とするリンガラス膜を形成する工
   程、当該リンガラス膜上に所定の絶縁膜を放電を
   用いた成膜方法にて形成する工程を有することを
   特徴とする半導体装置の製造方法。