JPS6133555A - Ｒａｍ書込み防止回路 - Google Patents
Ｒａｍ書込み防止回路Info
- Publication number
- JPS6133555A JPS6133555A JP15442084A JP15442084A JPS6133555A JP S6133555 A JPS6133555 A JP S6133555A JP 15442084 A JP15442084 A JP 15442084A JP 15442084 A JP15442084 A JP 15442084A JP S6133555 A JPS6133555 A JP S6133555A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- signal
- write
- written
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はランダムアクセスメモリ（以下ＲＡＭという）
において、書込まれたデータが書替えられることがなり
ように保護するための８１Ｍ書込み防止回路に関するも
のでおる。
において、書込まれたデータが書替えられることがなり
ように保護するための８１Ｍ書込み防止回路に関するも
のでおる。
ＩＩＡＨに固定的に書込まれたデータを繰返し読出して
使用することが必要な場合がらる。このような場合リー
ドオンリーメモリ（以下ＲＯＭとｎＤ）に書込まれたデ
ータを読出して使用するようにしてもよ埴が、同じ目的
にＲＡＭを利用することができれはよシ簡便である。な
おＪＡＮをこのような目的に使用する場合状、一般に主
電源の停電に備えて、ＲＡＭに専用の非常電源を設ける
方法が用埴られて−る。
使用することが必要な場合がらる。このような場合リー
ドオンリーメモリ（以下ＲＯＭとｎＤ）に書込まれたデ
ータを読出して使用するようにしてもよ埴が、同じ目的
にＲＡＭを利用することができれはよシ簡便である。な
おＪＡＮをこのような目的に使用する場合状、一般に主
電源の停電に備えて、ＲＡＭに専用の非常電源を設ける
方法が用埴られて−る。
しかしながらＲＡＭの場合、既に書込まれたデータを誤
って書替える恐れがらシ、また書込み後においてＲＡＭ
に接続されたプルセッサ（以下ＣＰＵと１ｎ５）が暴走
を生じた場合状、これによりて書込まれたデータが破壊
されることが１ＬそのためＭＡＲに対する再書込みを防
止するためのＲＡＭ書込み防止回路が必要となる。
って書替える恐れがらシ、また書込み後においてＲＡＭ
に接続されたプルセッサ（以下ＣＰＵと１ｎ５）が暴走
を生じた場合状、これによりて書込まれたデータが破壊
されることが１ＬそのためＭＡＲに対する再書込みを防
止するためのＲＡＭ書込み防止回路が必要となる。
従来、このようなＲＡＭ書込み防止回路としては第２図
に示すような、設定によって書込みｔ−禁止する構成の
ものが用釣られている。ｇ２図におすて１はＣＰＵでら
りて２組のＲＡＭ ２．５を具えておＦ）、ＲＡＭ２を
再書込み可能な一般のデータ格納用として用−１ＲＡＭ
５を再書込みを禁止すべきデータの格納用として使用す
る。ＩＩＡＭＳに対する書込み（ＷＩｔｌＴＥ）ライン
には設定器４が設けられていて、 ＲＡＭ５に対するデ
ータ書込み時には設定器４を書込み（ＷＩＩＩＴＥ）側
に設定するととによって。
に示すような、設定によって書込みｔ−禁止する構成の
ものが用釣られている。ｇ２図におすて１はＣＰＵでら
りて２組のＲＡＭ ２．５を具えておＦ）、ＲＡＭ２を
再書込み可能な一般のデータ格納用として用−１ＲＡＭ
５を再書込みを禁止すべきデータの格納用として使用す
る。ＩＩＡＭＳに対する書込み（ＷＩｔｌＴＥ）ライン
には設定器４が設けられていて、 ＲＡＭ５に対するデ
ータ書込み時には設定器４を書込み（ＷＩＩＩＴＥ）側
に設定するととによって。
ＲＡＭ５１−書込みラインに接続して所要のデータ書込
みを行い、データ書込み終了後は設定器４を書込み禁止
（ＤＯＮ’Ｔ ＷＲＩＴＥ ）側に設定することにより
て、ＲＡＭ５は書込みラインから切離され従って再書込
みが防止される。
みを行い、データ書込み終了後は設定器４を書込み禁止
（ＤＯＮ’Ｔ ＷＲＩＴＥ ）側に設定することにより
て、ＲＡＭ５は書込みラインから切離され従って再書込
みが防止される。
しかしながら第２図のＲＡＭ書込み防止回路では。
Ｅｍを２組必要とするだけでなく設定器の設定忘れを生
じたような場合、書込まれたデータが書替えられてしま
うことを避けられなかった。
じたような場合、書込まれたデータが書替えられてしま
うことを避けられなかった。
本発明はこのような従来技術の問題点を解決しようとす
るもので６って、ＲＡＭを１個だけ使用して再書込防止
を行うことができるとともに設定忘れ等を生じる恐れが
なりＲＡＭ書込み防止回路を実現することができるよう
にしようとするものである。
るもので６って、ＲＡＭを１個だけ使用して再書込防止
を行うことができるとともに設定忘れ等を生じる恐れが
なりＲＡＭ書込み防止回路を実現することができるよう
にしようとするものである。
本発明のＲＡＭ書込み防止回路は、一定の信号とＲＡＭ
に対する特定アドレス線の信号との論理和を求め、この
論理和の出力と外部からの書込み信号との論理積を書込
み信号として与えるように構成するとともに、上記の一
定の信号を出力する設定器をデータの書込み時のみ接続
する。
に対する特定アドレス線の信号との論理和を求め、この
論理和の出力と外部からの書込み信号との論理積を書込
み信号として与えるように構成するとともに、上記の一
定の信号を出力する設定器をデータの書込み時のみ接続
する。
本発明のＲＡＭ書込み防止回路では、設定器ｔ−接続し
たときのみＲＡＭｆ）特定アドレスによりて指定されな
い領域にデータの書込みが可能とな〕、その後設定器を
除去すればこの領域に対するデータの書込みは不可能と
なるので、再書込みに対して保咳される。
たときのみＲＡＭｆ）特定アドレスによりて指定されな
い領域にデータの書込みが可能とな〕、その後設定器を
除去すればこの領域に対するデータの書込みは不可能と
なるので、再書込みに対して保咳される。
ｊ１１図は本発明のＲＡＭ書込み防止回路の一実施例の
構成を示したものでおる。同図におｉて１１拡ＣＰＵ、
１２はＲＡＭ、 １３はオア回路、１４拡アンド
回路である。ＲＡＭ１２のデータ領域は２領域に分けら
れて−て、あるアドレス（例えば最上位）が１”の領域
をデータ書込み可領域とし、そのアドレスが“０”の領
域をデータ書込み不可領域とする。
構成を示したものでおる。同図におｉて１１拡ＣＰＵ、
１２はＲＡＭ、 １３はオア回路、１４拡アンド
回路である。ＲＡＭ１２のデータ領域は２領域に分けら
れて−て、あるアドレス（例えば最上位）が１”の領域
をデータ書込み可領域とし、そのアドレスが“０”の領
域をデータ書込み不可領域とする。
いま図示されなり設定器をＡのライ／に接続すると、設
定器から常時“１”の信号が送出されるよりになって−
るため、オア回路１３の出力Ｂμ常に“１″となり、従
ってｃｐｖｌｌから出力されるアドレス４１〜４ｍ中の
特定アドレス線Ａ％の状態の―かんに拘らず、ｃｐｖｌ
ｌの書込み信号ＷＢＩＴＩＩはＲＡＭ１２に入力される
。従ってＲＡＭ１２は全領域が書込み可能となシ、アド
レス！ＩＡ％の“１”、１０″に応じてデータ書込み可
領域またはデータ書込み不可領域へ、アドレス線Ａ１〜
Ａ％−１のアドレス指定にゐじて書込まれる。
定器から常時“１”の信号が送出されるよりになって−
るため、オア回路１３の出力Ｂμ常に“１″となり、従
ってｃｐｖｌｌから出力されるアドレス４１〜４ｍ中の
特定アドレス線Ａ％の状態の―かんに拘らず、ｃｐｖｌ
ｌの書込み信号ＷＢＩＴＩＩはＲＡＭ１２に入力される
。従ってＲＡＭ１２は全領域が書込み可能となシ、アド
レス！ＩＡ％の“１”、１０″に応じてデータ書込み可
領域またはデータ書込み不可領域へ、アドレス線Ａ１〜
Ａ％−１のアドレス指定にゐじて書込まれる。
一方、設定器を外すとオア回路１６の出力Ｂは特定のア
ドレス信号線Ａ％の状態に応じて変化し、アドレス＠Ａ
％が１ｍのときは書込み信号ＷＲＩＴＥがＲＡＭ１２に
対して出力され、従つてＩＩＪＬＭｉ２の書込み可領域
が書込み可能となるが、書込み不可領域は書込み不可能
である。アドレス信号線Ａ％が０＃のときは書込み信号
Ｗ／ＩｔｌＴ１ｊが出力されず、従ってＲＡＭ１２はす
べての領域が書込み不可能となる。
ドレス信号線Ａ％の状態に応じて変化し、アドレス＠Ａ
％が１ｍのときは書込み信号ＷＲＩＴＥがＲＡＭ１２に
対して出力され、従つてＩＩＪＬＭｉ２の書込み可領域
が書込み可能となるが、書込み不可領域は書込み不可能
である。アドレス信号線Ａ％が０＃のときは書込み信号
Ｗ／ＩｔｌＴ１ｊが出力されず、従ってＲＡＭ１２はす
べての領域が書込み不可能となる。
このように第２図に示された本発明のＲＡＭ書込み防止
回路では、設定器が接続された状態ではＲＡＭの全領域
が書込み可能となシ、設定器が接続されなｉ状態ではｆ
ｆＡＭの書込み可領域のみが書込み可能の状態となル、
書込み不可領域は書込み不可能の状態となるので、ＲＡ
Ｍの書込み不可領域を保護すべきデータを格納する領域
として使用し、データ書込み時は設定器ｔ−接続しそれ
以外のときは設定器を除去することによって、書込み不
可領域に書込まれたデータに対して所要の保護を行うこ
とができる。
回路では、設定器が接続された状態ではＲＡＭの全領域
が書込み可能となシ、設定器が接続されなｉ状態ではｆ
ｆＡＭの書込み可領域のみが書込み可能の状態となル、
書込み不可領域は書込み不可能の状態となるので、ＲＡ
Ｍの書込み不可領域を保護すべきデータを格納する領域
として使用し、データ書込み時は設定器ｔ−接続しそれ
以外のときは設定器を除去することによって、書込み不
可領域に書込まれたデータに対して所要の保護を行うこ
とができる。
以上説明したように本発明のＲＡＭ書込み防止回路によ
れば、１個のＲＡＭを使用してこれに書込み防止領域を
形成することができるとともに、設定器を接続しなけれ
ば書込み、防止領域に対する書込みを行うことができな
いので、設定忘れによってこの領域に書込まれたデータ
を書替えてしまう恐れが少くなり、また暴走によって書
込まれたデータが破壊される恐れも少くなる。
れば、１個のＲＡＭを使用してこれに書込み防止領域を
形成することができるとともに、設定器を接続しなけれ
ば書込み、防止領域に対する書込みを行うことができな
いので、設定忘れによってこの領域に書込まれたデータ
を書替えてしまう恐れが少くなり、また暴走によって書
込まれたデータが破壊される恐れも少くなる。
第１図は本発明のＲＡＭ＠込み防止回路の一実施例の構
成を示す図、第２図伏従来のＥＡＲ書込み防止回路を示
す図でおる。
成を示す図、第２図伏従来のＥＡＲ書込み防止回路を示
す図でおる。
Claims (1)
- 書込み信号に応じて指定アドレスにデータを書込まれる
ランダムアクセスメモリ（以下ＲＡＭと略す）において
、一定の信号とＲＡＭに対する特定アドレス線の信号と
の論理和を出力する手段と、該論理和の信号と前記書込
み信号との論理積を書込み信号としてＲＡＭに与える手
段とを具え、前記一定の信号を出力する設定器を前記論
理和手段の入力に接続したとき、前記特定アドレスによ
つて指定されない領域にデータの書込みを行うことを特
徴とするＲＡＭ書込み防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442084A JPS6133555A (ja) | 1984-07-25 | 1984-07-25 | Ｒａｍ書込み防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15442084A JPS6133555A (ja) | 1984-07-25 | 1984-07-25 | Ｒａｍ書込み防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6133555A true JPS6133555A (ja) | 1986-02-17 |
Family
ID=15583765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15442084A Pending JPS6133555A (ja) | 1984-07-25 | 1984-07-25 | Ｒａｍ書込み防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6133555A (ja) |
-
1984
- 1984-07-25 JP JP15442084A patent/JPS6133555A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0411957B2 (ja) | ||
| JPS5927349A (ja) | 電子機器 | |
| JPS63288384A (ja) | メモリ−カ−ド | |
| US5564036A (en) | Memory protective circuit | |
| JPS59121561A (ja) | マルチプロセサシステムにおける共有資源アクセス保護方式 | |
| JPH02128266A (ja) | 保護機能付レジスタ | |
| JPS608557B2 (ja) | プログラマブル・リードオンリー・メモリを有する計算機 | |
| JPS6336349A (ja) | マイクロプロセツサ内メモリの書込み防止回路 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPS6040111B2 (ja) | バブルメモリのデ−タ保護方式 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPS6280744A (ja) | Ｒａｍの制御回路 | |
| JPS62282321A (ja) | 電子式タイプライタ− | |
| JPH01103752A (ja) | 主記憶装置 | |
| JPS60215260A (ja) | 中央処理装置 | |
| JPH0676134A (ja) | Ｉｃカード | |
| JPH08249237A (ja) | データの誤書き込み防止システム | |
| JPH02219149A (ja) | マイクロプロセッサ内蔵のメモリカード | |
| JPS63282532A (ja) | メモリ制御方式 | |
| JPS62172450A (ja) | 記憶回路制御装置 | |
| JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
| JPS6010669B2 (ja) | 記憶装置制御方式 | |
| JPH11110287A (ja) | 不揮発性メモリを使用した回路 | |
| JPS62286140A (ja) | 代替メモリ領域の制御装置 | |
| JPS63266562A (ja) | 半導体集積回路 |