JPS60176106A - シ−ケンスコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はシーケンスコントローラ（プログラマブルコン
トローラ）に関するものである。

〈従来技術〉 シーケンスコントローラは、外部からの種々の入力を受
入れるための入力カードや、外部へ出力するための出力
カードとバスにて接続されデータの伝送を行う入出カメ
モリ（入出力リレー）を備えている。

又、シーケンスコントローラは内部にバッテリバックア
ップされたレジスタを有しており、そこにシーケンスプ
ログラムを格納する。ところで、前記レジスタは有限で
拡張性に乏しく、通常は固定されている。

〈発明の目的〉 本発明は、上記シーケンスコントローラのレジスタを基
本にして上記入出カメモリにてデータ伝送の制御を行う
ことにより該レジスタの格納データを、一旦、特別に設
定した他のメモリに記憶させ、前記レジスタに再び他の
格納データを入れる様にすることにより、前記レジスタ
を２倍、３倍或いはそれ以上に利用することを目的とす
る。

〈実施例〉 以下、本発明の構成を図面を参照しつつ述べる。

第１図は本発明の適用可能なシーケンスコントローラの
システム構成を示すもので、ｌはシーケンスコントロー
ラ本体を、２は入出力カードを表わしている。そして、
前記シーケンスコントローラ本体ｌはユーザメモリｌａ
、入出カメモリ１ｂ及びレジスタｌｃを備え、該入出力
メモＩＪ１ｂは前記入出力カード２のカードｎ。＋ｎｌ
　ｌ”２　１ｎＢ　、　ｎ４　’＋　ｎ５又はｎ６とバ
ス３にて電気的に接続されている。

さて、本実施例においては、上記入出力カード２の７枚
のカードのうち任意のカードにレジスタを有するメモ！
Ｊ（ＲＡＭ又はＲＯＭ）を設置する。

そして、前記メモリは少なくとも前記シーケンスコント
ローラ１のレジスタＩＣの記憶容量の整数倍の記憶容量
即ち整数倍のビット数を具備しておす、該シーケンスコ
ントローラ１のレジスタｌｃの異なる格納データを記憶
することができる。

具体的に、この特定に設定したメモリを第２図にて解説
しよう。

同図にて、ｌｃは前記シーケンスコントローラ本体のレ
ジスタでアドレスは５０００乃至５３７７となっている
。該レジスタ１ｃには第１工程データＡ、第２工程デー
タＢ、第１工程データＮが格納される（柄納されるのは
いずれか１つの工程データのみである。）。

又、図中、４が特別に設定したメモリである。

なお、このメモリ４は内蔵電池（図示せず）でバックア
ップされている。

そして、前記入出カメモリｌｂはメモリアドレスＣウメ
モリデータＤの他にブロック識別Ｅ及びライト、リード
指令Ｆ情報を持っている。これ鉢、前記メモリ４を４分
割し、分割されたブロック４ａ、４ｂ、４ｃ、４ｄのど
の領域にデータを収納するかということ及び該領域に９
データの書込み若しくは読出しを指令することのために
存する。

同図にて、前記レジスタｌｃ（第１工程データＡ）、前
記入出力メモＩＪ　１　ｂ及び前記メモリ４（ブロック
４ａ）を結ぶ実線は、該第１工程データＡを該ブロック
４ａに入力するラインであり、同図にて、前記レジスタ
ｌｃ（第２工程データＢ）、前記入出カメモリ１ｂ及び
前記メモリ４（ブロック４ｂ）を結ぶ破線は、該第２工
程データＢを該ブロック４ｂに入力するラインである。

なお、メモリ４のどの領域にデータを格納するかは、ブ
ロック識別Ｅで決定するわけで、本実施例の場合、該ブ
ロック識別Ｅに「Ｏ○」があればブロック４ａに、「Ｏ
ｌ」があればブロック４ｂに、「０２」があればブロッ
ク４Ｃに、「０３」があればブロック４ｄに収納される
。

こうして、まずレジスタｌｃのアドレス５０００乃至５
３７７にブロック４ａに格納すべきデータを書込み、ブ
ロック指定バイトによりブロック４ａを指定しメモリア
ドレスＣによりデータをメモＩ７４に格納する。次に、
該レジスタｌｃのアドレス５０００乃至５３７７のデー
タを書き替えて同様にブロック４ｂに格納する。

逆にデータを取り出す場合は、リード指令をメモリ４に
与えると、ブロック識別信号、メモリアドレス及びデー
タがシーケンスコントローラ本体に送られる。このメモ
リアドレスをポインタとして前記アドレス５０００乃至
５８７７のレジスタにデータを再格納するのである。

具体的な入出力信号割当を第３図に示した。同図にて、
Ｇはデータポイント（リレーコ、１００）、Ｈはデータ
（リレーコ、１０１）、■はデータ識別（リレーコ、１
０２）及びＨはライト、リード指令（リレーコ、１０８
）である。

そして、実際のシーケンスコントローラのプログラムを
２例掲げておく。第４図が書込みプログラムであり、第
５図が読出しプログラムである。

く効果〉 以上の様に本発明のシーケンスコントローラにおいては
、本体のレジスタ数が制限されている関係上上位コンピ
ュータデータリンク等によりレジスタの不足分を補う必
要がなく、出校的安価にデータバック的な利用が可能で
近時の少量多品種の生産には有利となる。もちろん、カ
セット等によるデータの保存時の煩雑さもなく簡単に操
作できる。

【図面の簡単な説明】

第１図は本発明の適用可能なシーケンスコントローラの
システム構成図、第２図は本発明の実施例に係るシーケ
ンスコントローラのブロック図、第３図は前記本発明の
実施例に係るシーケンスコントローラの信号の説明に供
する図、第４図及び第５図はシーケンスプログラムのラ
ダー図である。 代理人　弁理士　福　士　愛　彦（他２名）第　ｌ［２
Ｉ 第２図 第３図 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １、入出カメモリ及びレジスタを有するシーケンスコン
   トローラであって、 前記入出カメモリと接続されたところの前記レジスタの
   複数種の格納データを記憶する記憶手段を設け、 前記レジスタと前記記憶手段の間でデータの転送を行う
   様にしたことを特徴とするシーケンスコントローラ。