JPS6133701Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は、入力信号に応じて出力段増幅回路
の電源電圧が切換えられる方式の増幅器に係り、
特に高周波特性の改良を図つた増幅器に関する。

従来、増幅器の効率を上げるため、出力信号レ
ベルが小さい時は電圧の低い電源で出力段を駆動
し、また出力信号レベルが大きい時は電圧の高い
電源で出力段を駆動するように構成した増幅器が
知られている。例えば、第１図はこのような増幅
器の一例を示すもので、この図に示す増幅器は電
界効果トランジスタ（以下、FETと略称する）
１，２を有する初段差動増幅回路３と、トランジ
スタ４，５を有し、初段差動増幅回路の出力を増
幅する次段増幅回路６と、互いにプツシユプル動
作をするトランジスタ７，８を有し、次段増幅回
路６の出力を増幅するドライブ回路９と、このド
ライブ回路９によつて駆動される出力段増幅部１
０とから構成されている。この場合出力段増幅部
１０は、トランジスタ１１，１２から構成される
出力段増幅回路１３と、トランジスタ１４，１５
から構成される出力段増幅回路１６と、トランジ
スタ１１，１５の各ベース電位を出力信号にした
がつて各々シフトするツエナーダイオード１７，
１８とを有して構成されている。そして、直流電
源１９の正電圧V₁がダイオード２０を介してト
ランジスタ１１，１２の接続点に供給され、直流
電源２１の負電圧−V₁がダイオード２２を介し
てトランジスタ１４，１５の接続点に供給され、
また直流電源２３の正電圧V₂（V₂＞V₁）がトラン
ジスタ７，１１の各コレクタに、直流電源２４の
負電圧−V₂がトランジスタ８，１５の各コレク
タに各々供給されている。

このように構成された増幅器において、出力信
号の振幅の絶対値が電源電圧V₁より小の場合は
トランジスタ１１，１５が共にカツトオフとな
り、トランジスタ１２，１４が各々直流電源１
９，２１によつて駆動される。一方、出力信号の
振幅の絶対値が電源電圧V₁より大の場合はトラ
ンジスタ１１，１５が各々能動状態となる一方、
ダイオード２０，２２が共に遮断状態となり、ト
ランジスタ１２，１４が各々直流電源２３，２４
によつて駆動される。すなわち、出力電圧とトラ
ンジスタ１２，１４の各コレクタ電位との関係を
図に示すと第２図に示すようになる。なお、この
図において曲線L₁が出力電圧、曲線L₂がトラン
ジスタ１２のコレクタ電位、曲線L₃がトランジ
スタ１４のコレクタ電位を各々示している。ま
た、この図における電圧V₃がツエナーダイオー
ド１７，１８の各々の両端電圧である。

ところで、上述した従来の増幅器の場合、トラ
ンジスタ１１，１５の能動／遮断状態の制御を出
力電圧によつて行なつている。すなわち、トラン
ジスタ１１，１５が能動状態となる場合は、まず
トランジスタ１２，１４が動作し、これによりト
ランジスタ１１，１５のベース電位が設定され、
しかる後トランジスタ１１，１５のコレクタ電流
が流れ始める。したがつて、入力信号の周波数が
高い場合、トランジスタ１１，１５の立上り特性
によつては電源の供給が信号に追従しきれなくな
る問題が生ずる。

この考案は、このような問題点に鑑み、高周波
の信号に対しても追従性のよい電源切換方式の増
幅器を提供するもので、互いにプツシユプル動作
をする第１、第２の出力トランジスタの各コレク
タに、各々ダイオードを介して正負の低圧電源を
供給するとともに、各々第１、第２の切換トラン
ジスタを介して正負の高圧電源を供給するように
した電源電圧切換方式の増幅器において、前記第
１、第２の出力トランジスタの各ベースのドライ
ブ経路に、各々互いに独立構成の第１、第２のバ
ツフア回路を介挿し、この第１のバツフア回路の
出力を、第１の直流シフト電圧源を介して前記第
２の切換トランジスタのベースに供給するととも
に、前記第２のバツフア回路の出力を、第２の直
流シフト電圧源を介して前記第１の切換トランジ
スタのベースに供給してなり、前記第１、第２の
直流シフト電圧源の電圧値を、前記第１、第２の
出力トランジスタが前記低圧電源にて飽和する以
前に前記第１、第２の切換トランジスタがオンす
る値に設定したことを特徴とするものである。

以下、図面を参照しこの考案の実施例について
説明する。第３図はこの考案による増幅器の構成
を示す回路図である。この図においてFET３
０，３１を有する初段差動増幅回路３２およびト
ランジスタ３３，３４を有する次段増幅回路３５
はいずれも従来しばしば用いられるものであり、
詳細な説明は省略する。以下、これらの増幅回路
以外の部分について説明すると、まずドライブ回
路３６（第１のドライブ回路）は、ベースがトラ
ンジスタ３３のコレクタに、コレクタが正電源端
子３７に各々接続されているトランジスタ３８
と、このトランジスタ３８のエミツタと負電源端
子３９との間に直列に介挿されている抵抗４０
（値Ｒ）および定電流回路４１と、抵抗４０に並
列に接続されているコンデンサ４２とから構成さ
れている。ドライブ回路４３（第２のドライブ回
路）は、ベースがトランジスタ３４のコレクタに
接続され、コレクタが負電源端子３９に接続され
ているトランジスタ４４と、このトランジスタ４
４のエミツタおよび正電源端子３７の間に直列に
介挿された抵抗４５（値Ｒ）および定電流回路４
６と、抵抗４５に並列に接続されたコンデンサ４
７とから構成されている。また、出力段増幅部
は、トランジスタ４９と、このトランジスタ４９
のベース−エミツタ間に介挿された抵抗５６と、
コレクタがトランジスタ４９のエミツタに接続さ
れているトランジスタ５０と、このトランジスタ
５０のエミツタおよび出力端子５１の間に介挿さ
れた抵抗５２と、トランジスタ５３と、このトラ
ンジスタ５３のベース−エミツタ間に介挿された
抵抗５７と、コレクタがトランジスタ５３のエミ
ツタに接続されているトランジスタ５４と、この
トランジスタ５４のエミツタおよび出力端子５１
の間に介挿された抵抗５５とから構成されれてい
る。またこの場合、トランジスタ４９，５０およ
び抵抗５２，５６が第１の出力段増幅回路５８
を、トランジスタ５３，５４および抵抗５５，５
７が第２の出力段増幅回路５９を各々構成してお
り、これら第１、第２の出力段増幅回路５８，５
９を互いにプツシユプル動作をするようになつて
いる。そして、トランジスタ３８のエミツタに得
られる信号がトランジスタ５０のベースに、抵抗
４０および定電流回路４１の接続点に得られる信
号がダイオード６０を介してトランジスタ５３の
ベースに各々供給され、またトランジスタ４４の
エミツタに得られる信号がトランジスタ５４のベ
ースに、抵抗４５および定電流回路４６の接続点
に得られる信号がダイオード６１を介してトラン
ジスタ４９のベースに各々供給されている。すな
わち、トランジスタ５０および５３がドライブ回
路３６の出力によつて制御され、トランジスタ５
４および４９がドライブ回路４３の出力によつて
制御されるようになつている。さらに、直流電源
６２の正電圧＋V₁がダイオード６３を介してト
ランジスタ５０のコレクタに、直流電源６４の負
電圧−V₁がダイオード６５を介してトランジス
タ５４のコレクタに各々供給され、また直流電源
６６の正電圧＋V₂（V₂＞V₁）、直流電源６７の負
電圧−V₂が各々トランジスタ４９，５３の各コ
レクタに供給されている。なお、第３図において
抵抗６８は出力信号の負帰還用である。また、正
電源端子３７の正電圧Vc、負電源端子３９の負
電圧−Vcは｜Vc｜≧V₂なる値に設定されてい
る。なお、上記トランジスタ３８，４４が各々第
１、第２のバツフア回路をなし、抵抗４０，４５
の両端電圧が各々第１、第２の直流シフト電圧源
を構成している。また、トランジスタ５０，５４
が各々第１、第２の出力トランジスタ、トランジ
スタ４９，５３が各々第１、第２の切換トランジ
スタをなしている。

次に、このように構成された増幅器の動作につ
いて説明する。

まず、入力端子７０へ印加されている入力信号
INが正方向へ変化すると、FET３０のドレイン
電圧が負方向へ変化し、トランジスタ３３，３４
の各コレクタ電圧が共に正方向へ変化する。これ
により、トランジスタ３８のエミツタ電圧V₄、
トランジスタ４４のエミツタ電圧V₅が各々正方
向へ移動する。逆に、入力信号INが負方向へ変
化すると、FET３０のドレイン電圧が正方向へ
変化し、トランジスタ３３，３４の各コレクタ電
圧が共に負方向へ変化する。これにより、電圧
V₄，V₅が各々負方向へ移動する。ここで、電圧
V₄とV₅の差V₄−V₅は、トランジスタ３８，４４
の各ベース間に介挿された４個のダイオードの電
圧降下からトランジスタ３８，４４の各エミツ
タ・ベース間電圧を引いた値となり、したがつ
て、常に、定電圧となる。なお、これらのトラン
ジスタ３８，４４は常に能動状態にある。

また、抵抗４０，４５に各々流れる電流は、ダ
イオード６０，６１を介して流れるトランジスタ
５３，４９のドライブ電流が無視できることか
ら、定電流回路４１，４６によつて決まる一定電
流であり、したがつて、これらの抵抗４０，４５
の両端電圧は常に一定である。

次に、入力信号INが０から僅かに正方向へ変
化すると、電圧V₄，V₅が共に正方向へ変化し、
これにより、トランジスタ５０が能動状態、トラ
ンジスタ５４がカツトオフ状態となる。この時、
ダイオード６１のアノード電圧も上昇するが、ト
ランジスタ４９を能動状態にする電圧までは達せ
ず、したがつて、トランジスタ４９はカツトオフ
状態にあり、トランジスタ５０のコレクタへは電
源電圧＋V₁がダイオード６３を介して供給され
る。次に、入力信号INがさらに正方向へ変化す
ると、電圧V₄およびダイオード６１のアノード
電圧が共に上昇する。そして、電圧V₄がほぼ電
圧＋V₁に達すると、ダイオード６１のアノード
電圧がトランジスタ４９を能動状態とする電圧に
達する。以後、入力信号INがさらに上昇する
と、電圧＋V₂がトランジスタ４９を介してトラ
ンジスタ５０のコレクタへ供給され、また、ダイ
オード６３がカツトオフ状態となる。次に、入力
信号INが下降すると、これに伴い電圧V₄および
ダイオード６１のアノード電圧も下降する。そし
て、電圧V₄がほぼ電圧＋V₁に達すると、トラン
ジスタ４９がカツトオフ状態となり、以後電圧＋
V₁がトランジスタ５０のコレクタへ供給され
る。

以上が、入力信号INが正の場合の回路動作で
ある。以上の動作から明らかであると思うが、抵
抗４５の値Ｒは、電圧V₄がほぼ電圧V₁に達した
時、別の見方をすれば、トランジスタ５０が電源
電圧＋V₁のもとで飽和しようとする時に、次の
式が成立するように定められている。

V₅＋IR≧V₁−V₆₃＋V₄₉eb＋V₆₁ 但し、Ｉ：定電流回路４５の出力電流 V₆₃：ダイオード６３の順降下電圧 V₄₉eb：トランジスタ４９のエミツタ・ベー
ス間電圧 V₆₁：ダイオード６１の順降下電圧 なお、この式の右辺は勿論一定電圧である。

次に、入力信号INが負の場合は、トランジス
タ５０がカツトオフ、トランジスタ５４が能動状
態となる。また、電圧V₅がほぼ電源電圧−V₁に
達した時トランジスタ５３が能動状態となり、電
源電圧−V₂が同トランジスタ５３を介しトラン
ジスタ５４のコレクタへ供給される。

このように、この増幅器においてはトランジス
タ４９をドライブ回路４３の出力により駆動し、
またトランジスタ５３をドライブ回路３６の出力
により駆動している。したがつて、トランジスタ
４９，５３の立上りが出力振幅に比べて抵抗４
５，４０による直流シフト分だけ常に速くなり、
高い周波数領域においてもトランジスタ４９，５
３が信号変化に充分追従することができる。ま
た、トランジスタ４９，５０，５３，５４として
それぞれ同一特性のものご使用すればこれらトラ
ンジスタ４９，５０，５３，５４における遅れ時
間が等しくなり、トランジスタ５０，５４により
遅れが実際上問題とならなくなる。また、この増
幅器においては、トランジスタ４９が能動状態と
なる時はトランジスタ５４がカツトオフ状態にあ
り、トランジスタ５３が能動状態にある時にはト
ランジスタ５０がカツトオフ状態にあるのので、
トランジスタ４９，５３が各々能動状態の場合の
ベース電流がトランジスタ５４，５０の増幅動作
に影響を与える心配はない。そしてこれらのこと
から、トランジスタ４９，５３が能動状態とな
り、直流電源６２，６６および６４，６７が各々
切換る時においても、高い周波数領域までほとん
ど特性劣化のない出力を得ることができる。

次に、第４図を参照しこの考案の別の実施例に
ついて説明する。

第４図、第３図に示す増幅器の電源切換が正、
負各々２系統であるのに対し、電源切換を正負
各々３系統で構成した場合を示す回路図であり、
この図において第３図の各部に対応する部分には
同一の符号が付してある。この図に示す増幅器
は、直流電源７５の正電圧V₆がダイオード７６
を介してトランジスタ５０のコレクタに、直流電
源７５，７７の和の正電圧V₇がダイオード７８
を介してトランジスタ７９のコレクタに、直流電
源７５，７７，８０の和の正電圧V₈がトランジ
スタ８１のコレクタに各々供給され、また直流電
源８２の負電圧−V₆がダイオード８３を介して
トランジスタ５４のコレクタに、直流電源８２，
８４の和の負電圧−V₇がダイオード８５を介し
てトランジスタ８６のコレクタに、直流電源８
２，８４，８７の和の負電圧−V₈がトランジス
タ８８のコレクタに各々供給されるように構成さ
れている。

そして、入力端子７０に印加された入力信号が
正の場合において、トランジスタ３８のエミツタ
電位V₄がV₄＜V₆の場合はトランジスタ７９，８
１がカツトオフとなり、トランジスタ５０が直流
電源７５により駆動され、V₆＜V₄＜V₇の場合は
トランジスタ７９が能動状態となる一方、トラン
ジスタ８１がカツトオフとなり、この結果トラン
ジスタ５０が直流電源７５，７７によつて駆動さ
れ、またV₄＞V₇の場合はトランジスタ７９，８
１が共に能動状態となり、トランジスタ５０が直
流電源７５，７７，８０によつて駆動される。逆
に、入力端子７０に負の入力信号が印加された場
合は、トランジスタ４４のエミツタ電位V₅の絶
対値が｜V₅｜＜V₆であるか、V₆＜｜V₅｜＜V₇で
あるか、あるいは｜V₅｜＞V₇であるかによつて
直流電源８２，８４，８７が切換えられる。

このように、この考案による増幅器は、電源切
換を正負各々３系統とすることができ、また、こ
れにより増幅器の効率をより一層向上することが
可能となる。なお、電源切換系統を正負各々４系
統、５系統……等に増やすことも勿論可能であ
る。

以上説明したように、この考案によれば互いに
プツシユプル動作をする第１、第２の出力トラン
ジスタの各コレクタに、各々ダイオードを介して
正負の低圧電源を供給するとともに、各々第１、
第２の切換トランジスタを介して正負の高圧電源
を供給するようにした電源電圧切換方式の増幅器
において、前記第１、第２の出力トランジスタの
各ベースのドライブ経路に、各々互いに独立構成
の第１、第２のバツフア回路を介挿し、この第１
のバツフア回路の出力を、第１の直流シフト電圧
源を介して前記第２の切換トランジスタのベース
に供給するとともに、前記第２のバツフア回路の
出力を、第２の直流シフト電圧源を介して前記第
１の切換トランジスタのベースに供給してなり、
前記第１、第２の直流シフト電圧源の電圧値を、
前記第１、第２の出力トランジスタが前記低圧電
源にて飽和する以前に前記第１、第２の切換トラ
ンジスタがオンする値に設定したので、次の効果
を奏することができる。

出力トランジスタを介在させない切換トラン
ジスタの切換制御を行うので、切換の高速化を
図ることができる。これにより、周波数特性お
よび効率の良い増幅器を得ることができる。

出力トランジスタと切換トランジスタとを同
一特性のものにすれば、出力トランジスタと切
換トランジスタの切換遅れ時間が同一となつて
互いに打ち消され、実際上問題にならない。

切換トランジスタの制御系が出力トランジス
タの増幅動作に悪影響を及ぼさない。

【図面の簡単な説明】

第１図は従来の電源電圧切換方式の増幅器の構
成を示す回路図、第２図は第１図に示す増幅器の
特性を説明するための図、第３図はこの考案の一
実施例の構成を示す回路図、第４図はこの考案の
別の実施例の構成を示す回路図である。 ３８……トランジスタ（第１のバツフア回
路）、４０……抵抗（この抵抗の両端電圧が第１
の直流シフト電圧源に相当）、４４……トランジ
スタ（第２のバツフア回路）、４５……抵抗（こ
の抵抗の両端電圧が第２の直流シフト電圧源に相
当）、４９……第１の切換トランジスタ、５０…
…第１の出力トランジスタ、５３……第２の切換
トランジスタ、５４……第２の出力トランジス
タ、６２，６４……低圧電源、６６，６７……高
圧電源。

Claims (1)

1. 【実用新案登録請求の範囲】 互いにプツシユプル動作をする第１、第２の出
   力トランジスタの各コレクタに、各々ダイオード
   を介して正負の低電圧源を供給するとともに、
   各々第１、第２の切換トランジスタを介して正負
   の高圧電源を供給するようにした電源電圧切換方
   式の増幅器において、 前記第１、第２の出力トランジスタの各ベース
   のドライブ経路に、各々互いに独立構成の第１、
   第２のバツフア回路を介挿し、 この第１のバツフア回路の出力を、第１の直流
   シフト電圧源を介して前記第２の切換トランジス
   タのベースに供給するとともに、前記第２のバツ
   フア回路の出力を、第２の直流シフト電圧源を介
   して前記第１の切換トランジスタのベースに供給
   してなり、 前記第１、第２の直流シフト電圧源の電圧値
   を、前記第１、第２の出力トランジスタが前記低
   圧電源にて飽和する以前に前記第１、第２の切換
   トランジスタがオンする値に設定したことを特徴
   とする増幅器。