JPS613396A - 両極性電流駆動型ジヨセフソン記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （九業上の利用分野） 本発明は、ジョセフソンデバイスを用いた記憶装置、特
に情報を記憶するセルの構成に関するものである。

（従来技術とその問題点） これまで、ジョセフソンデバイスケ用いた韻″憶装置と
して、公開特許公報昭５ｌ−１１３５ＪｉＪ６□′に記
載されているような記憶情報全破壊的に読み、出。

す方式の回路や、公開特許公報昭５３−４２０３４１や
昭５４−７３５３０に記載されている記憶情報を非破壊
的に絖み出す方式の回路（以下ＮＤＲＯ方式と称する）
が知られている。しかし、これらの公開公報に示されて
いる回路においては、記憶セルに用いられている情報の
書込みに用いられる各書込みゲート、情報の読取シを行
う感知ゲート（ここでは読取シゲートと称する）につい
ての詳細は明らかにされていない。ＮＤＲＯ方式の記憶
装置のよシ具体的な例は、ヘンケル等によってアイ・イ
ー・イー・イー・ジャーナル・オブ・ソリッド・ステイ
ト・サーキット第５Ｃ−１４巻第５号第７９４頁（わ照
文献１　：　Ｗ、Ｈ，Ｈｅｎｋｅｌｓ　ａｎｄ　Ｊ、Ｈ
。

Ｇｒｅｉｎｅｒ、　、ＩＥＥＥ　Ｊｏｕｒｎａｌ　ｏｆ
　５ｏｌｉｄ−８ｔａｔｅＣｉｒｃｕｉｔｓ＋　Ｖｏｌ
、　ＳＣ−１４＋　＆５＋　ＰＰ、　７９４−’７９６
．Ｏｃｔ、１９７９　）に６己載芒れている　第１図は
、ヘンケル等によって発明されたＮＤＲＯ方式の記憶セ
ルの具体的な回路構成全示したものである。

このｉ己１．蒔セルは、１青報を貯えるｈ己・ｉ意ルー
プ記１，ｄループに情報全書込む手段である３接合磁界
結合型量子干渉計を用いた書込みゲート１１，貯えられ
ているＩＭ報を読取る手段である２接合磁界結合型量子
干渉計ケ用いた読取りゲート１２とから構成される。書
込み情報はＹ′線に電流の有無で与えられ、チップ内の
語位置地ち記憶セルの選択は横方向に接続されたＸ線と
縦方向に接続烙れたＹ線に流す電流の一致で行なわれる
。記憶蛸漫の読取りは、Ｙ′線とＳ純に流す電流の一致
で詔迅択を行い、記憶ループ１０に情報が貯わえられて
いる場合に読取りゲート１２をスイッチさせ、Ｓ線の遠
端に接続されているセンス回路で８勝の電流ヲ検ー知す
ることによって行なわれる。従来、読取りゲ＃／ト１ｚ
には、第２図に示すしきい値特性を持つ非茹称な磁気結
合型量子干渉計が用いられていた。

抛２図は、Ｓ線に流れる電流■８を縦軸にとり、読−ト
１２のしきい値特性である。記憶ループ１０奮ループ′
ｄＬ流が流れている時（これを、たとえば２値情報の′
１”に対応させる）動作点は２１にある。

Ｓ線にセンス策流工８を流すと動作点は２２に移シ、続
いてＹ′線に読取り電流工□・を流すと１．が増大し、
動作点は２３に移り、しきい値曲線の外側となるため読
取シゲート１２がスイッチする。ここでもし。

Ｉ３を逆向きに流すと動作点は２１から２４に移シゲー
ト１２がスイッチする。これは選択されていないＳ線上
で”１”が記憶されているセルに対して共通に起り、誤
りの信号２発生させる。即ち従来の記憶装置ではセンス
線に流’を電６１ｔは単一，直性である必要がめっ／ね
，、てらＶこＳ線に対するＹ′線に流す電流方向も規定
された。Ｙ′線に流す電流方向全逆向きとすると動作点
は３１となシ、従ってＳａの電流Ｉ８も逆向きにして動
作点を３２とする必要があった，ＩＭのみ極性が反転し
Ｉ３が同一方向だとすると動作点は３３になり、同様に
誤動作となる。従って各線に流す′電流方向は一意的に
決定され、しかも笠：単極性とする必要があった。

しかし、ジョセフノンデバイスはラッチ動作ケ主とする
ため、単極性回路においては、回路のり］セットを行う
必要があり、従来リセットのための・１リセット信号発
生制御回路絆要とし、さらにり・海ットを行う時間全必
要とした。このため回路が′複雑になり、回路の動作領
域の減少，回路面４λの増大，読取り．書込み時間の増
大金もたらしていた。

゛（発明の目的） 本発明の１］的は、上記欠点を除き、動作・１偵域が広
く回路構成が１ｍ単で高速化，高集積化に適した両極性
電流駆動型ジョセフソン記憶装置全提供することにある
。

（発明の４ｊ／ｊ成） 本発明によれば情報全記＋．ｔする記憶ループと、前記
記憶ループに情報を書込む手段と、前記記憶ループに貯
えられている情報全読取る手段とから構成されるジ３セ
フソン記憶装置において、前記記憶ループに貯わえられ
ている情報によってスイッチする前記読取９手段のしき
い値が、前記読取シ手段に流す電流方向に依存しないよ
うすることにより、前記ａ敗シ手段を流れる電流を正負
の両極性にしたことを特徴とする両極性＠流小動型ジコ
セフソン記憶装置が得られる。

（構成の詳細な説明） 本発明は上述の構成音とることにより，従来校訂の１１
１」題点會解決１７／こ。第３図は、本発明による記憶
装置の記・１虚セル部分の構成を示したものである。簡
単のため４個のセル全配置した７溝成が示しであるが、
実際には心間個数たとえば１０２４個が３２Ｘ３２個配
置される。不発明の記１意装置の４１固の記憶セルは、
それぞれ記憶ループ１０１〜１０４。

情報書込み手段１１１〜１１４．貯えられている情報の
読取り手段１２１〜１２４とから構成される。

情報の書込みは、Ｙ．線Ｙ，　、　Ｙ，とＸ線Ｘ，　、
　Ｘ，に選択的に電流を加え、両方の電流が流れている
書込み手段全スイッチさせもしくは以前の状態を保持さ
せ、記憶ループに所望の情報を書込むことによシ行なわ
れる。ｌ：込む情報は、選択された番地のＹ′線に与え
られる。情報の読取シは、センス線Ｓ、。

Ｓ、に電流全流し、Ｙ′線Ｙ、　、　Ｙ、の選択された
Ｙ′線のみに電流を流して読取シ手段ケスイッチさせ、
読取シ手段の状態をＳ線から読取ると表により行なわれ
る。たとえば、選択さ、れた記憶セルが２値、鴎オ反”
ビ全貯えている場合、読取り手段がスイッチする。本発
明の記憶装置は、この読取シ手段として、Ｓｉの電流方
向に対して対称なしきい値を持つゲートヲ用いたことに
ある。即ち本記憶装置は、Ｓ＃ｌに正、負の両極性の′
電流葡流せることに一特徴がある。従って本記憶装置の
８勝の選択・駆：＋＋：Ｉｂ回路として、動作領域が広
く商運動作が可能な・、−に流電源駆動型の論理回路、
たとえば抵抗結合型二へ埋回路金用いることができる。

本発明によれば、記憶装置の周辺回路全交流部！ＩＩＩ
Ｉ型論理回路にすることにより、回路のリセットが電源
の制御により自動的に行なわれる。従って、回路のリセ
ットを行うためのリセット信号の発生回路、及びリセッ
ト制御回路が不用になり、記憶装置の品速化と小形化が
はかられる。

さらに、読取シ手段１２１〜１２４のしきい傭行性がＳ
線の電流方向に対して対称であることは、記憶ループ１
０１〜１０４の電流方向に対してもしきい傭行性が対称
であることにな勺、記憶セル全多数個配置して記憶セル
マトリックス全構成することが容易になる。即ち記憶ル
ープの電流方向と５ｆｉｌの電流方向の一致を考える必
要がなくなシ、記憶セル全鏡面反転等をして配置するこ
とが容易に行える。

（第１の実施例） 第４図は、読取シ手段として、対称なしきい傭行性を持
つ２接合磁界結合型量子干渉計２０１ｉ用いた記憶セル
の構成を示す。記憶ループ２０２゜書込み手段である３
接合磁界結合型量子干渉計）２０３は、第１図に示す従
来例と同一である。第５−は、第１の実施例の読取り手
段２０１のしきいに特性を示したものである。電流Ｉ！
ｌが流れて因る、Ｓ線上の各２接合量子干渉計における
動作点は工。、ＩＮの正負の電流に対して以下のように
なる。

１）選択された記憶セルに１”が書込まれている時の動
作点３０１〜３０４　、　ｉｔ）選択された記憶セルに
”０”が書込まれている時の）’＋ｊｂ作点３１１〜３
１４．１ｉｉ）選択されたＳ線上の”ビが一事込まれて
いる選択されていない記憶セルの動作点３ｔｘ〜ａ１４
．ｉｖ）選択されたＳ線上の”ｏ″が書込まれている選
択されていない記憶セルの動作点３２１゜３２２である
。即ち、本実施例において、１読取り手段２０１は、Ｓ
＃ｉ！のｔｔ（ｌｔＩ＋：　Ｉ　８’、記憶ループ２　
（１１の電流ＩＭの′ｍ流方向のあらゆる組合ぜに対し
ても正常に動作する。従って、本実施例ではＩ、、ＩＭ
として両極性の箪１Ａｉ：流すことができる。

（第２の実施例） 読取り手段として、対称なしきい傭行性を持っ３接合磁
界結合型量子干渉計４０１ｉ用いた第２の実施例を第６
図に示す。記憶ループ２０２．書込み手段２０３は第１
の実施例と同様従来例と同一である。読取９手段に用い
ている３接合磁界結合型ν子干渉計４ｏｉのしきい傭行
性全第７図に示す。

″第１の実施例と同様、Ｓ線の電ｆｆ１ｆＩ８．記憶ル
ープの電流への両極性の電流に対して以下の動作点に１
設定される。

１）選択をれた記憶セルに′１″が書込まれている時の
動作点４０１〜４０４　、　ｉｉ）選択された記憶セル
に”０″が書込まれている時の動作点４１１〜４１４゜
１１１）選択されたＳ線上の”１″が書込まれている選
択されていない記憶セルの動作点４１１〜４１３゜１ｖ
）選択されたＳ線上の′０″が書込まれている選択され
てｂない記憶セルの動作点４２１．４２２である。第２
の実施例においても、第１の実施例と同様Ｓｍの電流■
８．記憶ループ４０１の電流■、として両極性の電流が
用いられる。

以上、本発明の実施例として、対称なしきい傭行性を持
づ２接合磁界結合型量子干渉計、３接合磁界結合型量子
干渉計全読取シ手段に用すた例を示したが、他の対称な
しきい傭行性金持つゲートにも適用できる。さらに書込
み手段、記憶ループの構成においても第１．第２の実施
例で示した以外の従来技術による回路も何ら支障なく適
用できる。

（第３の実施例） 第８図は本発明による第３の実施例として記憶装置の構
成の概略をブロック図で示したものであ場、第３の実施
例の記憶装置は、ゲート電流に対′して対称なしきい値
を持つ読取９手段′ｌｒ：有する記憶セルをアレイ状に
配置して構成した記憶セルマトリックス６０１．セルマ
トリックス６０１のＹ′線Ｙ線金駆動するＹ線駆動回路
とＹ′線駆動回路６０２゜番地信号の一部６０３奮デコ
ードしてＹｍｂｊＡ勤回路とＹ’ｉ駆動回路６０２の選
択を行なうＹＹ’デコーダ６０４、セルマトリックス６
０１のＳ線Ｘ線金駆動するＳ線駆動回路とＸ線駆動回路
６０５１番地信号の残シの部分６０６をデコードしてＳ
線駆動回路とｘｍ駆動回路６０５の選択を行なうＸＳデ
コーダ６０７、記憶セルマトリックス６０１内の選択さ
れた記憶セルの読取９手段の状態金Ｓ線を介して検出し
出力端子６０８へ出力信号を送出するセンス回路６０９
から構成される。書込みデータは端子６１０からＹ′線
駆動回路６０２へ与えられ書込み読取シの指定は端子６
１１から入力される書込み読取り指定信号により行なわ
れる。

なお第８図には示してないが、必要により必要な制御信
号が印加され記憶装置の制御が行なわれる。・本実施例
におけるＳ線部Ｉｉの回路６０５．ＸＳデ　　　　　　
　、。

コーダ回１ｐ６６ｏ７．センス回路６０９は、抵抗結合
型論理回路等の交流電源でｉｉ４　！ｔｂされる回路が
用いられる。さらにＹＹ′デコーダ回路６０４も交流電
源駆動型の回路とすることもできる。

以上本発明の記憶装置においては、記憶セルマトリック
ス６０１を駆動・制御する各回路が容易に交流電源駆動
型の両極性の電流奮供給する回路を用いることができ、
読取り書込み動作の尚速比が行なわれる。さらにＳ線の
電流のリセットヲ行うための回路を必要としない。なお
本発明の記憶装置として第８図に示す以外にも他の種々
の構成。

回路の電源、方式（直流又は交流）ｔ−適用できる。

（発明の効果） 以上本発明によれば、ジョセフノン記憶装置において、
記１意セルに貯えられている情報を読取る読取シ手設と
して、読取９手段に流す直流に対して対称なしきい値特
性を持つゲート回路を用いることＫよシ読取り手段に流
す電流を両極性にすることができる。即ち読取り線の電
流を両極性とすることによシ、読取り線の選択回路や駆
動回路に交流電源で動作する回路を用いることができ、
回路のリセットが不用となる。くれは、記憶装置内の制
御回路の簡略化、動作の安定化（動作マージンの増大）
につながシ、記憶装置の高速化、高密度化の効果金与え
る。さらに３接合量子干シ計を用いた場合には、読取り
ゲートの動作マージンのＪ％大の効果も得られる。

沖面の簡単な、説明 第１図は、従来のＮＤＲＯ方式の記憶セルの具体的な回
路構成を示したもの、第２図は従来の記憶セルの読取り
ゲートのしきい値特性と読取りゲートの動作点金示した
もの、第３図は１本発明による記憶装置の構成全示した
もの、第４図は、読取り手段として対称なしきい値特性
を持つ２接合量子干渉計を用いた本発明の第１の実施例
を示した′もの、第５図は、第１の実施例で用いた２接
合量子干渉計のしきい値特性と動作点を示したもの、第
６図は、読取シ手段として対称なしきい傭行炸責持つ３
接合量子干渉計を用いた本発明の第２の、峡施例全示し
たもの、第７図は、第２の実施例の読取９手段に用いた
３接合量子干渉計のしきい値特性と動作点を示しだもの
、第８図は本発明の第３の実施例として記憶装置の構成
の概略をブロック図で示したものである。。

１０・・・記憶ループ、１１・書込み手段としての３接
合量子干渉計、１２・・・読取９手段としての非対称な
しきい値を持つ２接合量子干渉計、２１〜２４゜３１〜
３３・・２接合量子干渉計１２の動作点、１０１〜１０
４・・記憶ループ、１１１〜１１４・・書込み手段、１
２１〜１２４・・・読取シ手段、２０１・・・読取り手
段としての対称なしきい値を持つ２接合量子干渉計、２
０２・・・記憶ループ、２０３・・−書込み手段として
の３接合量子干渉計、３０１〜３０４，３１１〜３１４
゜３２１．３２２・・読取り手段である２接合量子干渉
計２０１の動作点、４０１・・対称なしきい値を持つ３
接合量子干渉計、５０１〜５０４，５１１〜５１４゜５
２１，５２２・・読取９手段としての３接合瀘子干渉計
４０１の動作点、６０１　・記憶セルマトリックス。

６０２・　Ｙ＃ｉ！駆動回路とＹ′線駆動回路、６０３
，６０６番地信号、６０４・　ＹＹ’デコーダ、６０５
・・Ｘ線駆動回路とＳ線躯動回路、６９７・・・ＸＳデ
コーダ。

６０８・・出力信号端子、６０９・・・センス回路、６
１０・パ書込みデータ入力端子、６１１・・書込み読取
９指定信号入力端子。

特許出願人　工″Ｖ屯ｆｊＩｌ九良　７１１■’ｆｒｉ
　Ｑじず　　１１￥ＩＩ

Claims (1)

【特許請求の範囲】
1. 情報を記憶する記憶ループと、前記記憶はループに情報
   を書込む手段と、前記記憶ループに貯えられている情報
   を読取る手段とから構成されるジョセフソン記憶装置に
   おいて、前記記憶ループに貯わえられている情報によっ
   てスイッチする前記読取り手段のしきい値が、前記読取
   り手段に流す電流方向に依存しないようすることにより
   、前記読取り手段を流れる電流を両極性にしたことを特
   徴とする両極性電流駆動型ジョセフソン記憶装置。