JPS58111188A - ジヨセフソン素子記憶回路 - Google Patents
ジヨセフソン素子記憶回路Info
- Publication number
- JPS58111188A JPS58111188A JP56212015A JP21201581A JPS58111188A JP S58111188 A JPS58111188 A JP S58111188A JP 56212015 A JP56212015 A JP 56212015A JP 21201581 A JP21201581 A JP 21201581A JP S58111188 A JPS58111188 A JP S58111188A
- Authority
- JP
- Japan
- Prior art keywords
- current
- write
- line
- gate
- superconducting loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はジョセフソン素子を用いた非破壊読み出し方
式の記憶回路に係り、特にその書き込み、読み出し方式
の改良に関する亀のである。
式の記憶回路に係り、特にその書き込み、読み出し方式
の改良に関する亀のである。
第１図は従来のジョセフソン素子記憶回路の一例の１ビ
ット分を示す回路構成図で、＋１＋Ｆｉ超伝導ループ、
（２）はその右側分枝、（３）は同じく左側分枝、（４
）はこの左側分枝（３）Ｋ挿入接続された書き込みゲ−
） 、＋６１は右側分枝（２）を□制御線とする読み出
しゲ−） 、（６１は超伝導ループ＋１１の右側分枝（
２）および左側分枝（３）に電流を供給する電流供給線
、（７）および（８１ｔ’ｉそれぞれ書き込みゲート（
４）を制御する縦書き込み線および横書き込み線、（９
）は読み出しゲート（５）に電流を供給する読み出し線
である。
ット分を示す回路構成図で、＋１＋Ｆｉ超伝導ループ、
（２）はその右側分枝、（３）は同じく左側分枝、（４
）はこの左側分枝（３）Ｋ挿入接続された書き込みゲ−
） 、＋６１は右側分枝（２）を□制御線とする読み出
しゲ−） 、（６１は超伝導ループ＋１１の右側分枝（
２）および左側分枝（３）に電流を供給する電流供給線
、（７）および（８１ｔ’ｉそれぞれ書き込みゲート（
４）を制御する縦書き込み線および横書き込み線、（９
）は読み出しゲート（５）に電流を供給する読み出し線
である。
ここでいうゲートとはそのゲートの制御線を流れる電流
によって、ゲート自体を流れる超伝導電流を開閉する回
路であって、ジョセフソン素子で構成される。
によって、ゲート自体を流れる超伝導電流を開閉する回
路であって、ジョセフソン素子で構成される。
次に、＃！１図の従来のジョセフソン素子記憶回路の動
作を説明する。この種の回路において、２進情報を記憶
させるには超伝導ループ＋１１に流れる永久電流を利用
する。そして、その方式には「１゜０」モードと、ｒ
ｌ、 −Ｉ Ｊモードとの２方式がある。「１．０」モ
ードは永久電流の有、無を２進情報の１．６と′Ｏ０と
に対応させる方式をいい、ｒｌ’、−１」モードは永久
電流が右向きか左向きかを２進情報のｒとＯ°とに対応
させる方式をいう。ここではｒｌ、ＯＪモードについて
説明する。
作を説明する。この種の回路において、２進情報を記憶
させるには超伝導ループ＋１１に流れる永久電流を利用
する。そして、その方式には「１゜０」モードと、ｒ
ｌ、 −Ｉ Ｊモードとの２方式がある。「１．０」モ
ードは永久電流の有、無を２進情報の１．６と′Ｏ０と
に対応させる方式をいい、ｒｌ’、−１」モードは永久
電流が右向きか左向きかを２進情報のｒとＯ°とに対応
させる方式をいう。ここではｒｌ、ＯＪモードについて
説明する。
まず、超伝導ループ＋１１に永久電流がな゛い状態゛°
０′であるときに、１に一書色込む操作を説明する。第
１に電流供給＠ （ａｌｌに電流を流す。そうすると、
超伝導ループ（１）の右側分枝（２）および左側分枝（
３）にそれぞれのインダクタンスに逆比例し壬分流する
。
０′であるときに、１に一書色込む操作を説明する。第
１に電流供給＠ （ａｌｌに電流を流す。そうすると、
超伝導ループ（１）の右側分枝（２）および左側分枝（
３）にそれぞれのインダクタンスに逆比例し壬分流する
。
そして、通常、左右両側の分校（２１、（ａ）のインダ
クタンスはほぼ同等罠なっているので、電流供給線（６
１から供給される超伝導電流は左右両側の分校（２）。
クタンスはほぼ同等罠なっているので、電流供給線（６
１から供給される超伝導電流は左右両側の分校（２）。
＋８１ Ｋ 部分される。その後、縦書色込み線（７）
と横書き込み＠ （８１とに電流を流すことによって書
き込みゲート（４）を閉状態にする０すると、右側分枝
（３）管流れていた超電導電流は右側分枝（２）を流れ
るようになる。その後、両書睡込み線＋７１ 、 （８
）に流れる電流を止めることによって書き込みゲート（
４）を再び開状態に戻しても、電流供給線（６）から流
入する電流は右側分枝（りを流れ続ける。その後、電流
供給線（６）から流入する電流を止めると、超伝導ルー
プ＋１１に永久電流が流れる。すなわち、ｒが書き込ま
れる。
と横書き込み＠ （８１とに電流を流すことによって書
き込みゲート（４）を閉状態にする０すると、右側分枝
（３）管流れていた超電導電流は右側分枝（２）を流れ
るようになる。その後、両書睡込み線＋７１ 、 （８
）に流れる電流を止めることによって書き込みゲート（
４）を再び開状態に戻しても、電流供給線（６）から流
入する電流は右側分枝（りを流れ続ける。その後、電流
供給線（６）から流入する電流を止めると、超伝導ルー
プ＋１１に永久電流が流れる。すなわち、ｒが書き込ま
れる。
次に、超伝導ループ（１）に永久電流が有る状態、すな
わちｔであるときに’ｏ４を書き込む操作を説明する。
わちｔであるときに’ｏ４を書き込む操作を説明する。
これＫは両書き込み線（７］ 、 ｆ８１に電流を流す
ことによって書自込みゲート（４）、を閉状態にする。
ことによって書自込みゲート（４）、を閉状態にする。
すると超伝導ループ（’１）の一部が電気的に切断され
超伝導電流は消失し、′″０９が書色込まれる０超伝導
ループ＋１１内に永久電流が有るか無いかは読み出しＩ
Ｉ １９１に電流を流すことによって検出すも超伝導ル
ープ（ｌ）に永久電流が流れたとき、工ｙｌ永久電流値 Ｌ ：超伝導ループ１１＋のインダクタンス−草書色込
みゲート（４）の両端の量子力学的位相差 ７７７７ ＃ｏ１１ｉｉ１１１子、２．０ツ＃Ｘ１０Ｒｎ １整数 とす′ると、 Ｌ−Ｎｐ ＋ （＃Ｏ／ （２π）） ｅ ｄ ＝ｎＪ
。
超伝導電流は消失し、′″０９が書色込まれる０超伝導
ループ＋１１内に永久電流が有るか無いかは読み出しＩ
Ｉ １９１に電流を流すことによって検出すも超伝導ル
ープ（ｌ）に永久電流が流れたとき、工ｙｌ永久電流値 Ｌ ：超伝導ループ１１＋のインダクタンス−草書色込
みゲート（４）の両端の量子力学的位相差 ７７７７ ＃ｏ１１ｉｉ１１１子、２．０ツ＃Ｘ１０Ｒｎ １整数 とす′ると、 Ｌ−Ｎｐ ＋ （＃Ｏ／ （２π）） ｅ ｄ ＝ｎＪ
。
の関係がある。メモリ回路の電力消費、高速性の改善な
どの要求から、通常ｎの値Ｆｉ１または２程度である。
どの要求から、通常ｎの値Ｆｉ１または２程度である。
ところで、上述のような従来のジョセフソン素子非破壊
読み出し方式記憶回路では、マトリックス状に配列され
た単位記憶回路のうち、特定の単位記憶回路に情報を書
き込む必要から、縦書き込み線（７）および横書き込み
線（８）Ｋよ為２線一致方式の薔睡込みゲート（４）を
設けねばならなかった。そして、この書睡込みゲート（
４）は実際の回路構成では大色な面積を必要とし、回路
の小形化を困難にしていた。また、これらの書き込み線
（７）および（８）はリターンラインが必要であり、そ
れらのリターンラインは超伝導ループ（１）などと磁気
的に結合しないように注意する必要があるという問題点
があった。
読み出し方式記憶回路では、マトリックス状に配列され
た単位記憶回路のうち、特定の単位記憶回路に情報を書
き込む必要から、縦書き込み線（７）および横書き込み
線（８）Ｋよ為２線一致方式の薔睡込みゲート（４）を
設けねばならなかった。そして、この書睡込みゲート（
４）は実際の回路構成では大色な面積を必要とし、回路
の小形化を困難にしていた。また、これらの書き込み線
（７）および（８）はリターンラインが必要であり、そ
れらのリターンラインは超伝導ループ（１）などと磁気
的に結合しないように注意する必要があるという問題点
があった。
この発明は以上のような点に鑑みてなされたもので、書
無込み線を超伝導ループに磁気結合させることによって
書き込みゲートを単なるジョセフソン接合のみとすると
ともに１書自込み線のリターンラインを超伝導ループに
磁気結合させて積極的に利用するようにすることによっ
て、素子専有面積の小さいン、ヨセフンン素子記憶回路
を提供することを目的としている。、 第２図はこの発明の一実施例を示す回路構成図で、第１
図と同等部分は同一符号、で示し、その説明は重複を避
ける。（４ａ）は超伝導ループ（１）に挿入接続され書
き込みゲートに代るジョセフソン素子、（ツａ）および
（８ａ）はそれぞれ超伝導ループ（１）に磁気結合する
ように設けられた縦書き込み線および横書き込み線であ
る。
無込み線を超伝導ループに磁気結合させることによって
書き込みゲートを単なるジョセフソン接合のみとすると
ともに１書自込み線のリターンラインを超伝導ループに
磁気結合させて積極的に利用するようにすることによっ
て、素子専有面積の小さいン、ヨセフンン素子記憶回路
を提供することを目的としている。、 第２図はこの発明の一実施例を示す回路構成図で、第１
図と同等部分は同一符号、で示し、その説明は重複を避
ける。（４ａ）は超伝導ループ（１）に挿入接続され書
き込みゲートに代るジョセフソン素子、（ツａ）および
（８ａ）はそれぞれ超伝導ループ（１）に磁気結合する
ように設けられた縦書き込み線および横書き込み線であ
る。
この実施例において、
■０雪ジョセフソン素子（４ａ）の最大電流値とするＯ
Ｌおよび工０が（３／４） ＃ｏ ＜ Ｌ工ｏ＜ （／
４） −。
Ｌおよび工０が（３／４） ＃ｏ ＜ Ｌ工ｏ＜ （／
４） −。
を満足すると、電流供給線（６）か゛らの電流供給を無
くした場合でも超伝導ループＴｊｌ内の７ラクソイドは
一〇または−０の値をとる可能性がある０電流供給線（
６）を流れる電流を工、９両壷き込み線（７ａ）、 （
８ａ）に流れる電流の和をＩＣとし、この電流工、とＩ
ｃとの値を種々に変化させたときの超伝導ループ＋１１
内の７ラクソイドの値を第３図に示す。
くした場合でも超伝導ループＴｊｌ内の７ラクソイドは
一〇または−０の値をとる可能性がある０電流供給線（
６）を流れる電流を工、９両壷き込み線（７ａ）、 （
８ａ）に流れる電流の和をＩＣとし、この電流工、とＩ
ｃとの値を種々に変化させたときの超伝導ループ＋１１
内の７ラクソイドの値を第３図に示す。
図において、横軸は電流ＩＣ１縦軸は電流工８を示す０
ここでＦｉＬ工０＝（５／４）＃ｏの場合を示しており
、フラクソイドが−ｎｏの場合は示してない。図におい
て、２つの一点鎖線イ０口で挾まれた領域はフラクソイ
ドか生じない状態、２つの破線ノ・。
ここでＦｉＬ工０＝（５／４）＃ｏの場合を示しており
、フラクソイドが−ｎｏの場合は示してない。図におい
て、２つの一点鎖線イ０口で挾まれた領域はフラクソイ
ドか生じない状態、２つの破線ノ・。
二で挾まれた領域はフラクソイドが１個（即ち、＃０）
生じ得る状態である。
生じ得る状態である。
電流ｌ１．ＩＣともに零のときは動作点は原点０にある
。２進情報゛０°′を超伝導ループ１１１内に７ラクソ
イドが無い状態、２進情報゛１″を超伝導ループ＋１１
内にフラクソイドが１個ある状態に対応させる。
。２進情報゛０°′を超伝導ループ１１１内に７ラクソ
イドが無い状態、２進情報゛１″を超伝導ループ＋１１
内にフラクソイドが１個ある状態に対応させる。
さて、′°０”にある素子に１゛°を書き込むＫは、電
流工。
流工。
ｔ−流して動作点を図のａ点に移し、電流ＩＣを流して
動作点を）点に移す０これによって７ラクソイドは生じ
、その後、亀流工、およびＩＣｔ−零に戻しても、その
状態を保ち、４１″の書き込みが達成で龜る。次にごｒ
にある素子にパ０′を書色込むには、電流ＩＣを逆方向
に流すことによって、動作点を０点に移す。これＫよっ
てフラクンイドは消失し、その彼、電流ＩＣを零に戻し
ても、その状態を保ち、０′″の書き込みが達成で色る
。以上、丁の書き込みの場合も、０°の書き込みの場合
も、電流ＩＣの値が半分の場合、すなわち、書き込み線
（７ａ）、 （８ａ）のいずれか一方の電流だけでは動
作点はｄ点または０点まで移動するのみで、情報の反転
は起らない０従って、前述の二次元マトリックス配置の
記憶回路の電流一致書色込みを支障なく行なうことがで
きる。なお、情報の読み出しは従来回路と同様読み出し
ゲー） ｆｌＳｌによって行なう。
動作点を）点に移す０これによって７ラクソイドは生じ
、その後、亀流工、およびＩＣｔ−零に戻しても、その
状態を保ち、４１″の書き込みが達成で龜る。次にごｒ
にある素子にパ０′を書色込むには、電流ＩＣを逆方向
に流すことによって、動作点を０点に移す。これＫよっ
てフラクンイドは消失し、その彼、電流ＩＣを零に戻し
ても、その状態を保ち、０′″の書き込みが達成で色る
。以上、丁の書き込みの場合も、０°の書き込みの場合
も、電流ＩＣの値が半分の場合、すなわち、書き込み線
（７ａ）、 （８ａ）のいずれか一方の電流だけでは動
作点はｄ点または０点まで移動するのみで、情報の反転
は起らない０従って、前述の二次元マトリックス配置の
記憶回路の電流一致書色込みを支障なく行なうことがで
きる。なお、情報の読み出しは従来回路と同様読み出し
ゲー） ｆｌＳｌによって行なう。
なお、上記実施例では書き込み線（７ａ）、 （８ａ）
のリターンラインは示してないが、それらも超伝導ルー
プ（１）と磁気結合させてもよい。また、ジョセフソン
素子（４ａ）を１個用いたがＩＩＩ数個設けてもよい０ 以上説明したように、この発明になるジョセフソン素子
記憶回路では従来方式における書き込みゲートの代りに
単なるジョセフソン素子を用い誉き込み締を積極的に超
伝導ループに磁気結合させることによって書き込み機能
を達成できるよう圧したので、素子専有面積が小さくな
り装置の小形化が達成で―る。
のリターンラインは示してないが、それらも超伝導ルー
プ（１）と磁気結合させてもよい。また、ジョセフソン
素子（４ａ）を１個用いたがＩＩＩ数個設けてもよい０ 以上説明したように、この発明になるジョセフソン素子
記憶回路では従来方式における書き込みゲートの代りに
単なるジョセフソン素子を用い誉き込み締を積極的に超
伝導ループに磁気結合させることによって書き込み機能
を達成できるよう圧したので、素子専有面積が小さくな
り装置の小形化が達成で―る。
１８１図は従来のジョセフソン素子記憶回路の一例の１
ビット分を示す回路構成図、第２図はこの発明の一実施
例を示す回路構成図、第３図はこの実施例の動作説明図
である。 図において、ｉｌｌ ｉｉ、超伝導ループ、（４ａ）は
ジョセフソン素子、＋６１Ｆｉ読み出しゲート、（）ａ
）は縦書色地み線、（８ａ） ｔｉ横書き込み縁である
。 なお、図中同一符号は同一または相当部分を示す０ 代理人 葛 野 信 −（外１名）
ビット分を示す回路構成図、第２図はこの発明の一実施
例を示す回路構成図、第３図はこの実施例の動作説明図
である。 図において、ｉｌｌ ｉｉ、超伝導ループ、（４ａ）は
ジョセフソン素子、＋６１Ｆｉ読み出しゲート、（）ａ
）は縦書色地み線、（８ａ） ｔｉ横書き込み縁である
。 なお、図中同一符号は同一または相当部分を示す０ 代理人 葛 野 信 −（外１名）
Claims (1)
- 【特許請求の範囲】 （１） ジョセフソン素子を含む超伝導ループ、この
超伝導ループに磁気的に結合して設けられた書き込み電
流線、及び、上記超伝導ループを制御線とする読み出し
ゲートを備えたことを特徴とするジョセフソン素子記憶
回路。 （！ｌ 書き込み電流線はそのリターシラインをも超伝
導ループに磁気的に結合されたことを特徴とする特許請
求の範囲第１項記載のジョセフソン素子記憶回路。 （３） 書き込み電流線ｆ２本備え、これら両書き込
み電流線を流れる書き込み電流の和によって情報書色込
みが可能なようにしたこと管特徴とする特許請求の範囲
第１ｍまたは第２項記載のジョセフソン素子記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212015A JPS58111188A (ja) | 1981-12-24 | 1981-12-24 | ジヨセフソン素子記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56212015A JPS58111188A (ja) | 1981-12-24 | 1981-12-24 | ジヨセフソン素子記憶回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58111188A true JPS58111188A (ja) | 1983-07-02 |
Family
ID=16615465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56212015A Pending JPS58111188A (ja) | 1981-12-24 | 1981-12-24 | ジヨセフソン素子記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111188A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613396A (ja) * | 1984-06-15 | 1986-01-09 | Agency Of Ind Science & Technol | 両極性電流駆動型ジヨセフソン記憶装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361927A (en) * | 1976-11-16 | 1978-06-02 | Fujitsu Ltd | Programable reading exclusive memory unit |
-
1981
- 1981-12-24 JP JP56212015A patent/JPS58111188A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5361927A (en) * | 1976-11-16 | 1978-06-02 | Fujitsu Ltd | Programable reading exclusive memory unit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS613396A (ja) * | 1984-06-15 | 1986-01-09 | Agency Of Ind Science & Technol | 両極性電流駆動型ジヨセフソン記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0045349B1 (en) | Superconductive latch circuit | |
| JPS58148521A (ja) | ジヨセフソン接合ラツチ回路 | |
| US4601015A (en) | Josephson memory circuit | |
| CN118259872A (zh) | 一种级联运算电路和运算器 | |
| GB861281A (en) | Improvements in or relating to superconductive devices | |
| JPH0225958A (ja) | 高速データ転送システム | |
| JPS5829198A (ja) | ジヨセフソン・メモリ回路 | |
| US3422409A (en) | Magnetic switch for reading and writing in an ndro memory | |
| SU126663A1 (ru) | Магнитное запоминающее или логическое устройство | |
| JPS647440B2 (ja) | ||
| JP2656596B2 (ja) | 超伝導体メモリ装置 | |
| JPS63276788A (ja) | 超伝導メモリ・ル−プの記憶内容読出し方法 | |
| JPH0368478B2 (ja) | ||
| JPS58125281A (ja) | 記憶装置 | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH0334187A (ja) | 半導体記憶装置 | |
| JPS63276787A (ja) | ジヨセフソン・メモリセル | |
| JPH05225789A (ja) | 超電導メモリおよびセンス回路 | |
| JPH0448495A (ja) | ジョセフソンセンス回路 | |
| JPS59161960A (ja) | 電子交換機の保守用デ−タ記憶媒体中の記憶デ−タの複写および比較試験方式 | |
| JPH01107397A (ja) | 超伝導記憶素子 | |
| JPS6334655B2 (ja) | ||
| JPH03194796A (ja) | ジョセフソンメモリ | |
| JPH02252195A (ja) | ジョセフソンラッチ回路 | |
| JPH0338680B2 (ja) |