JPS6134111B2 - - Google Patents

Info

Publication number
JPS6134111B2
JPS6134111B2 JP51071802A JP7180276A JPS6134111B2 JP S6134111 B2 JPS6134111 B2 JP S6134111B2 JP 51071802 A JP51071802 A JP 51071802A JP 7180276 A JP7180276 A JP 7180276A JP S6134111 B2 JPS6134111 B2 JP S6134111B2
Authority
JP
Japan
Prior art keywords
timer
minutes
time
gate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51071802A
Other languages
Japanese (ja)
Other versions
JPS52154672A (en
Inventor
Eisaku Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP7180276A priority Critical patent/JPS52154672A/en
Publication of JPS52154672A publication Critical patent/JPS52154672A/en
Publication of JPS6134111B2 publication Critical patent/JPS6134111B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Measurement Of Predetermined Time Intervals (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は電子式タイマー装置に関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic timer device.

本発明は時計や計算機などに組み込まれるタイ
マー装置を提供するものである。
The present invention provides a timer device that can be incorporated into watches, calculators, and the like.

時計は現在の時刻に対する正しい時間情報を提
供することには適しているが、たとえば現在から
1時間後に約束がある場合等、その定めた時間に
対してはあと何分残つているかという時間情報に
対しては迅速な答えを与えることはできない。
A clock is suitable for providing correct time information for the current time, but for example, if you have an appointment an hour from now, you may need to provide time information that tells you how many minutes are left for the specified time. It is not possible to give a quick answer.

この様な問題を解決する方法としてタイマー装
置が考えられる。しかし、タイマー装置はまずタ
イマー時間を設定しなければならなく、この時間
設定に時間がかかる欠点を持つている。また、同
じタイマー時間をくり返し用いる時には、改めて
タイマー時間を設定しなければならない。
A timer device can be considered as a method to solve such problems. However, the timer device has the disadvantage that it is necessary to first set the timer time, and it takes time to set the time. Furthermore, when using the same timer time repeatedly, the timer time must be set again.

本発明は上記の欠点を解決するものであり、他
の機能からタイマー機能に切替えた時、自動的に
使用頻度の多いタイマー時間(例えば、60分、45
分、30分)に設定されるものである。またメモリ
ー回路を設けることによりタイマー時間をくり返
し使用できるようにしたタイマー装置を提供する
ものである。
The present invention solves the above drawbacks, and when switching from another function to the timer function, the frequently used timer time (for example, 60 minutes, 45 minutes, etc.) is automatically set.
minutes, 30 minutes). Furthermore, the present invention provides a timer device that is provided with a memory circuit so that the timer time can be used repeatedly.

以下本発明の実施例に基づいて説明する。 The present invention will be explained below based on embodiments.

第1図は本発明のタイマー装置実施例であり、
時計付タイマーのタイマー装置部分の回路図。第
2図は第1図のタイミング波形。第3図は第1図
の時計付タイマーの表示部の表示内容を示したも
のである。
FIG. 1 shows an embodiment of the timer device of the present invention,
A circuit diagram of a timer device part of a timer with a clock. Figure 2 is the timing waveform of Figure 1. FIG. 3 shows the display contents of the display section of the clock-equipped timer shown in FIG. 1.

第1図2は分周回路であり、アンドゲート1を
介して入力される32Hz信号を分周して1Hz信号を
出力する。ここでアンドゲート1にはスタートス
トツプスイツチAによつて制御されるフリツプフ
ロツプ22の出力s/sが入力され、32Hz信号の
伝送が制御される。1Hz信号はアンドゲート3に
より微分されて、減算回路4に入力される。4ビ
ツトシフトレジスタ5、アンドゲート8、アンド
ゲート9、12ビツトシフトレジスタ11、及び減
算回路4は閉ループを構成しており、時間情報を
循環記憶すると共に、減算回路4により、1Hz信
号に基づいて、時間情報から1秒づつ減算を行な
う。アンドゲート12,13,14は4ビツトシ
フトレジスタ5の状態からそれぞれ、10以上、6
以上、7以上の値を検出し、またアンドゲート1
6,17はそれぞれ1秒、1分の桁を9に、10
秒、10分の桁を5にそれぞれセツトする。アンド
ゲート12,13,14及びアンドゲート16,
17の働きにより、60分→59分、60秒→59秒のよ
うな減算時の桁上制御を行なう。以上によりタイ
マー回路が構成される。
FIG. 1 shows a frequency dividing circuit which divides the frequency of a 32 Hz signal inputted through an AND gate 1 and outputs a 1 Hz signal. Here, the output s/s of the flip-flop 22 controlled by the start/stop switch A is input to the AND gate 1, and the transmission of the 32 Hz signal is controlled. The 1 Hz signal is differentiated by an AND gate 3 and input to a subtraction circuit 4. The 4-bit shift register 5, the AND gate 8, the AND gate 9, the 12-bit shift register 11, and the subtraction circuit 4 constitute a closed loop, and store time information in a circular manner. , subtracts one second from the time information. AND gates 12, 13, and 14 are 10 or more and 6, respectively, from the state of 4-bit shift register 5.
Detects a value of 7 or more, and AND gate 1
6 and 17 have 1 second and 1 minute digits as 9 and 10, respectively.
Set the seconds and 10 minutes digits to 5. AND gates 12, 13, 14 and AND gates 16,
17 performs carry control when subtracting, such as from 60 minutes to 59 minutes or from 60 seconds to 59 seconds. The timer circuit is configured as described above.

メモリー回路18は、タイマー時間の記憶を行
なう回路であり、書き込み信号Dにより4ビツト
シフトレジスタ5から閉ループの時間情報を読み
込み記憶を行なう。また、このメモリー回路18
の時間情報は送り出し信号Eにより、12ビツトシ
フトレジスタ11に書き込まれ、閉ループに時間
情報を転送することができる。尚、このメモリー
回路、18の時間情報は読み出された後に空白と
なるので読み出し直後に、4ビツトシフトレジス
タ5から再び同じ情報が書き込まれる。フリツプ
フリツプフロツプ回路23は時間モードとタイマ
ーモードの切換を行なうもので、スイツチBに制
御される。19は零検出回路であり、タイマー回
路の残り時間が00分00秒となつたことを検出す
る。20はタイマーであり、零検出回路19の出力
から4秒間後に出力を生じる。図中信号D1
D2,D3,D4はデイジツト信号であり、それぞれ
秒10秒、分10分の桁を表わす信号であり、t1
t2,t3,t4はビツト信号であり各デイジツト内の
ビツトを表わす信号である。
The memory circuit 18 is a circuit for storing timer time, and reads closed loop time information from the 4-bit shift register 5 in response to the write signal D and stores it. In addition, this memory circuit 18
The time information is written into the 12-bit shift register 11 by the sending signal E, and the time information can be transferred to the closed loop. Incidentally, since the time information in this memory circuit 18 becomes blank after being read, the same information is written again from the 4-bit shift register 5 immediately after being read. The flip-flop circuit 23 switches between time mode and timer mode, and is controlled by switch B. Reference numeral 19 denotes a zero detection circuit, which detects when the remaining time of the timer circuit reaches 00 minutes and 00 seconds. 20 is a timer, which produces an output four seconds after the output of the zero detection circuit 19. In the figure, signal D 1 ,
D 2 , D 3 , and D 4 are digit signals representing digits of 10 seconds and 10 minutes, respectively, and t 1 ,
t 2 , t 3 , and t 4 are bit signals representing the bits within each digit.

次に、この実施例の動作を説明する。 Next, the operation of this embodiment will be explained.

フリツプフロツプF・F(以下F・Fを略す)
23はモード切替えF・Fであり時計機能とタイ
マー機能を切替えて、表示部と外部操作部材(以
下スイツチ)A,Bの両方の機能に共用できるよ
うにするためのものである。第3図aは時計機能
の状態であり、12時34分が表示されている。この
状態に於て、スイツチBを押すとF・F23の出
力が“H”になり、アンドゲート24により1
ワード信号が作られ、アンドゲート9によりセツ
ト信号を1ワード間送ると共に、アンドゲート2
1により10分の桁を6にセツトする信号をオアゲ
ート10に送る。これにより時計機能からタイマ
ー機能に切換えた時60分00秒にセツトされる。第
3図bはこの表示内容を示したものである。この
状態に於てはスイツチAはスタート・ストツプス
イツチS/Sになる。
Flip Flop F・F (hereinafter abbreviated as F・F)
Reference numeral 23 denotes a mode switch F/F for switching between the clock function and the timer function so that the functions of both the display section and external operation members (hereinafter referred to as switches) A and B can be shared. Figure 3a shows the state of the clock function, with 12:34 being displayed. In this state, when switch B is pressed, the output of F・F23 becomes "H", and the AND gate 24 causes 1
A word signal is generated, and AND gate 9 sends a set signal for one word, and AND gate 2
1 sends a signal to the OR gate 10 to set the 10th digit to 6. This will set the time to 60 minutes 00 seconds when switching from the clock function to the timer function. FIG. 3b shows this display content. In this state, switch A becomes a start/stop switch S/S.

第3図Cを説明する。 FIG. 3C will be explained.

スイツチAを押すとF・F22の出力Qが
“H”となりアンドゲート1は32Hzを分周回路2
に送る。更に、書き込み信号Dが1ワード間
“H”となり4ビツトのシフトレジスタ5、12ビ
ツトのシフトレジスタ11、アンドゲート8,
9、オアゲート10から成る循環ループにより記
憶されている60分00秒の情報をシフトレジスタか
ら成るメモリー回路18に記憶させる。分周回路
2が1Hz信号を送り出すとアンドゲート3により
微分して減算回路4に送る。アンドゲート12は
10以上の判断、アンドゲート13は6以上の判
断、アンドゲート14は7以上の判断を各おこな
いF・F15に信号を送る。アンドゲート16は
1秒、1分の桁を9にセツトするゲート、アンド
ゲート17は10秒、10分の桁を5にセツトするゲ
ートである。これにより60分00秒から1秒信号が
減算回路4に送られると59分59秒が表示される。
以下同様、第3図cは21分32秒の時スイツチAを
押してストツプ状態にして、またスイツチAを押
してスタート状態にしたものである。これにより
スタート・ストツプをくり返して用いることがで
きる。
When switch A is pressed, the output Q of F・F22 becomes "H" and AND gate 1 divides 32Hz into frequency dividing circuit 2.
send to Furthermore, the write signal D becomes "H" for one word, and the 4-bit shift register 5, the 12-bit shift register 11, the AND gate 8,
9. Store the information of 60 minutes and 00 seconds stored by the circular loop consisting of the OR gate 10 in the memory circuit 18 consisting of a shift register. When the frequency dividing circuit 2 sends out a 1 Hz signal, it is differentiated by the AND gate 3 and sent to the subtraction circuit 4. And gate 12 is
The AND gate 13 makes a judgment of 6 or more, the AND gate 14 makes a judgment of 7 or more, and sends a signal to the F/F 15. AND gate 16 is a gate that sets the digits of 1 second and 1 minute to 9, and AND gate 17 is a gate that sets the digits of 10 seconds and 10 minutes to 5. As a result, when a 1 second signal is sent to the subtraction circuit 4 from 60 minutes 00 seconds, 59 minutes 59 seconds is displayed.
Similarly, Fig. 3c shows the state in which the switch A is pressed at 21 minutes and 32 seconds to put it in the stop state, and the switch A is pressed again to put it in the start state. This allows repeated start and stop operations.

次に第3図dを説明する。この場合は60分では
なく45分のタイマーとして連続して使用する場合
を示したものである。まず45分にセツトする。第
1図の実施例は図示しないキーボードを有し、キ
ーボードのテンキーによるセツトを可能にしもの
である。キー□4が置数されるとクリアー信号Iが
分の桁の1ワード間“L”となり、シフトレジス
タ5からの分情報を禁止し置数信号Gより4の情
報がオアゲート10に送られる。よつて表示は04
分となる。次にキー□5を置数するとクリアー信号
Iが分の桁の1ワード間“L”となり、シフトレ
ジスタ5からの分情報を禁止し置数信号Gより5
の情報がオアゲート10に送られる。更にシフト
信号Hが10分の桁の1ワード間“H”となり4ビ
ツトシフトレジスタ6からの4の情報をアンドゲ
ート9に送る。よつて表示は45分となりセツトは
終了する。
Next, FIG. 3d will be explained. In this case, the timer is used continuously for 45 minutes instead of 60 minutes. First, set it to 45 minutes. The embodiment shown in FIG. 1 has a keyboard (not shown) and allows settings to be made using the keyboard's numeric keys. When the key □4 is set, the clear signal I becomes "L" for one word of the minute digit, inhibiting the minute information from the shift register 5, and the information of 4 is sent from the set signal G to the OR gate 10. The display is 04
It will be a minute. Next, when the key □5 is set, the clear signal I becomes "L" for one word of the minute digit, inhibiting the minute information from the shift register 5, and setting the 5 from the set signal G.
information is sent to the OR gate 10. Further, the shift signal H becomes "H" for one word of the 10th digit, and information 4 from the 4-bit shift register 6 is sent to the AND gate 9. Therefore, the display becomes 45 minutes and the set ends.

この状態に於て、スタート状態にするとダウン
カウントを始める。この45分のタイマー時間は第
3図cの時と同様にしてメモリー回路18に記憶
される。00分00秒になると00検出回路19が働き
4秒タイマー回路に信号を送る。4秒タイマー2
0は4秒間表示内容を保持しているので00分00秒
が表示されている。しかしこの間もカウントを行
なつているのでコロンは1秒点滅をこの間してい
る。00分00秒になると次の2ワード間書き込み信
号Dが“H”になり、最初の1ワード間送り出し
信号Eが“H”になる。これによりメモリー回路
18の内容45分がシフトレジスタ5,11に送ら
れ、シフトレジスタ5,11に送られた45分の情
報が2ワード目に再びメモリー回路18に書き込
まれる。これによりタイマー時間を新たにセツト
しなおすことなく連続して使うことができる。シ
フトレジスタ5,11の情報が44分56秒になると
4秒カウンタ20が停止して従来の表示方法にも
どる。以下同様にこれを継続することなく連続し
て何回でもくり返して使うことができる。秒の桁
もセツトしたい時には同様な方法でセツトするこ
とができる。
In this state, when the start state is set, a down count starts. This 45 minute timer period is stored in the memory circuit 18 in the same manner as in FIG. 3c. When the time reaches 00 minutes and 00 seconds, the 00 detection circuit 19 operates and sends a signal to the 4-second timer circuit. 4 second timer 2
0 holds the display content for 4 seconds, so 00 minutes 00 seconds is displayed. However, the colon is blinking for 1 second because counting is still being performed during this time. At 00 minutes and 00 seconds, the next two-word write signal D becomes "H", and the first one-word send signal E becomes "H". As a result, 45 minutes of the contents of the memory circuit 18 are sent to the shift registers 5 and 11, and the 45 minutes of information sent to the shift registers 5 and 11 is written into the memory circuit 18 again in the second word. This allows the timer time to be used continuously without having to reset it. When the information in the shift registers 5 and 11 reaches 44 minutes and 56 seconds, the 4-second counter 20 stops and the display returns to the conventional display method. You can use this as many times as you like without continuing. If you want to set the seconds digit, you can do so in the same way.

次に第3図eを説明する。この場合は一度セツ
トして使用したタイマー時間を使用終了後の次の
機会にくり返し使用したい場合である。タイマー
時間が00分00秒となり使用が一旦終了されてスト
ツプ状態となつている時にスタート状態にする
と、分周回路2がリセツトされると共にメモリー
回路18に記憶されている前回の使用のタイマー
時間が同様にしてシフトレジスタ5,11に書き
込まれ、時刻情報を送り出して空白となつたメモ
リー回路18に再度この情報を記憶される。
Next, FIG. 3e will be explained. In this case, the user wants to use the timer that has been set and used repeatedly at the next opportunity after the timer has been used. If the timer time reaches 00 minutes 00 seconds and the use is once stopped and the timer is set to the start state, the divider circuit 2 is reset and the timer time of the previous use stored in the memory circuit 18 is reset. The information is written in the shift registers 5 and 11 in the same manner, and the information is stored again in the memory circuit 18, which has become blank after transmitting the time information.

以下同様にダウンカウントが行なわれる。 A down count is performed in the same manner thereafter.

本実施例ではリセツトスイツチを持つていない
がリセツトスイツチを持つている時にはリセツト
されるとタイマー時間を表示することが望まし
い。
Although this embodiment does not have a reset switch, if it does have a reset switch, it is desirable to display the timer time when it is reset.

本発明は他の機能からタイマー機能に切替えた
時セツトするのではなく電源投入時タイマー時間
をセツトするようにしてタイマー機能だけでも価
値は大きい。
The present invention sets the timer time when the power is turned on, rather than setting it when switching from another function to the timer function, so that the timer function alone has great value.

更に設定時間を自由にかえられるようにするこ
ともできる。
Furthermore, it is also possible to freely change the set time.

以上の様に本発明は他の機能からタイマー機能
に切替えた時、自動的に設定されたタイマー時間
に設定され、さらにタイマー時間をくり返し用い
ることのできるタイマー装置を提供するものであ
る。
As described above, the present invention provides a timer device which is automatically set to a preset timer time when switching from another function to the timer function, and which can further use the timer time repeatedly.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例のタイマー装置の回路
図、第2図は第1図のタイミング波形、第3図は
第1図の実施例の表示内容。
1 is a circuit diagram of a timer device according to an embodiment of the present invention, FIG. 2 is a timing waveform of FIG. 1, and FIG. 3 is a display content of the embodiment of FIG. 1.

Claims (1)

【特許請求の範囲】[Claims] 1 時間標準信号を分周する分周回路、タイマー
時間がセツトされ前記分周回路からの信号に基づ
き減算計数を行う計数手段、前記タイマー時間を
記憶するメモリー回路、及び前記計数手段の計数
値が零となつたことを検出し、前記メモリー回路
に記憶されたタイマー時間を前記計数手段にセツ
トする零検出回路よりなることを特徴とするタイ
マー装置。
1 A frequency dividing circuit for dividing a time standard signal, a counting means for setting a timer time and performing subtraction counting based on the signal from the frequency dividing circuit, a memory circuit for storing the timer time, and a count value of the counting means. A timer device comprising a zero detection circuit that detects when the timer reaches zero and sets the timer time stored in the memory circuit in the counting means.
JP7180276A 1976-06-18 1976-06-18 Timer device Granted JPS52154672A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7180276A JPS52154672A (en) 1976-06-18 1976-06-18 Timer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7180276A JPS52154672A (en) 1976-06-18 1976-06-18 Timer device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP14639187A Division JPS6324191A (en) 1987-06-12 1987-06-12 timer device

Publications (2)

Publication Number Publication Date
JPS52154672A JPS52154672A (en) 1977-12-22
JPS6134111B2 true JPS6134111B2 (en) 1986-08-06

Family

ID=13471045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7180276A Granted JPS52154672A (en) 1976-06-18 1976-06-18 Timer device

Country Status (1)

Country Link
JP (1) JPS52154672A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5580089A (en) * 1978-12-12 1980-06-16 Citizen Watch Co Ltd Electronic watch with timer
JPS567084A (en) * 1979-06-29 1981-01-24 Toshiba Corp Electronic time-keeper

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4921582A (en) * 1972-06-28 1974-02-26
JPS6015909B2 (en) * 1974-06-22 1985-04-22 セイコーエプソン株式会社 electronic clock
JPS6010297B2 (en) * 1976-03-04 1985-03-16 キヤノン株式会社 camera control device

Also Published As

Publication number Publication date
JPS52154672A (en) 1977-12-22

Similar Documents

Publication Publication Date Title
US4157588A (en) Miniature type electronic device
JPS5741711B2 (en)
US4706288A (en) Speech synthesizer output device
JPS6134111B2 (en)
US4083175A (en) Solid state watch with single time and date selector button
JPS642909B2 (en)
US4110966A (en) Electronic timepiece with stop watch
US4367958A (en) Correction signal generating system for an electronic timepiece
JPS5912154B2 (en) digital display electronic clock
JPS6015909B2 (en) electronic clock
JPS57163890A (en) Message timepiece
JPS5920995B2 (en) Keisankitsukitokei
JPS6310553Y2 (en)
JPS5920996B2 (en) Keisankitsukitokei
JPS601437Y2 (en) electronic clock
JPS6124670B2 (en)
JPS6213636B2 (en)
JPH0729701Y2 (en) Frequency relay device
JPS6219996Y2 (en)
JPH0119117Y2 (en)
JPS6249942B2 (en)
JPS6118153B2 (en)
JPS5922587Y2 (en) random number generator
JPS6122310Y2 (en)
JPH0443834Y2 (en)