JPS6324191A - timer device - Google Patents
timer deviceInfo
- Publication number
- JPS6324191A JPS6324191A JP14639187A JP14639187A JPS6324191A JP S6324191 A JPS6324191 A JP S6324191A JP 14639187 A JP14639187 A JP 14639187A JP 14639187 A JP14639187 A JP 14639187A JP S6324191 A JPS6324191 A JP S6324191A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- timer
- time
- signal
- minutes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006870 function Effects 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 210000001072 colon Anatomy 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Measurement Of Predetermined Time Intervals (AREA)
Abstract
Description
【発明の詳細な説明】 本発明は電子式タイマー装置に関するものである。[Detailed description of the invention] The present invention relates to an electronic timer device.
本発明は時計や計算機などに組み込まれるタイマー装置
を提供するものである。The present invention provides a timer device that can be incorporated into watches, calculators, and the like.
時計は現在の時刻に対する正しい時間情報を提供するこ
とには適しているが、例えば現在から1時間後に約束が
ある場合等、その定めた時間に対してはあと何分残って
いるかという時間情報に対しては迅速な答えを与えるこ
とはできない。A clock is suitable for providing correct time information for the current time, but for example, if you have an appointment in an hour from now, it may be necessary to provide time information that indicates how many minutes are left for the specified time. It is not possible to give a quick answer.
この様な問題を解決する方法としてタイマー装置が考え
られる。しかし、タイマー装置はまずタイマー時間を設
定しなければならなく、この時間設定に時間がかかる欠
点を持っている。また、同じタイマー時間を繰り返し用
いる時には、改めてタイマー時間を設定しなければなら
ない。A timer device can be considered as a method to solve such problems. However, the timer device has the disadvantage that it is necessary to first set the timer time, and this time setting takes time. Furthermore, when using the same timer time repeatedly, the timer time must be set again.
本発明は上記の欠点を解決するものであり、他の機能か
らタイマー機能に切替えた時、自動的に使用頻度の多い
タイマー時間(例えば、60分、45分、30分)に設
定されるものである。またメモリー回路を設けることに
よりタイマー時間を繰り返し使用できるようにしたタイ
マー装置を提供するものである。更に、タイマー時間が
00分00秒になった時に表示をそのままの状態にして
おき、計数内容は繰り返しタイマーとして再びダウンカ
ウントを始めて、一定時間後に例えば4秒後に表示を0
0分00秒から実際の計数値とすることにより、使用者
にタイマー時間が計数し終ったことを強調して次の計数
に入る動作をわかり易くして、非常に使い勝手の良いタ
イマー装置を提供することを目的とするものである。The present invention solves the above-mentioned drawbacks, and when switching from another function to the timer function, it is automatically set to a frequently used timer time (for example, 60 minutes, 45 minutes, 30 minutes). It is. Furthermore, the present invention provides a timer device that is provided with a memory circuit so that the timer time can be used repeatedly. Furthermore, when the timer time reaches 00 minutes 00 seconds, the display remains as it is, and the counting content starts counting down again as a repeating timer, and after a certain period of time, for example 4 seconds, the display is set to 0.
To provide an extremely user-friendly timer device by emphasizing to the user that the timer time has finished counting and making it easy to understand the operation of starting the next count by setting the actual count value from 0 minutes 00 seconds. The purpose is to
以下本発明の実施例に基づいて説明する。The present invention will be explained below based on embodiments.
第1図は本発明のタイマー装置の実施例であり、時計付
タイマーのタイマー装置部分の回路図。第2図は第1図
のタイミング波形。第3図は第1図の時計付タイマーの
表示部の表示内容を示したものである。FIG. 1 shows an embodiment of the timer device of the present invention, and is a circuit diagram of the timer device portion of a timer with a clock. Figure 2 shows the timing waveforms of Figure 1. FIG. 3 shows the display contents of the display section of the clock-equipped timer shown in FIG. 1.
第1図において2は分周回路であり、アンドゲート1を
介して入力される32Hz信号を分周してIHzHz信
号力する。ここでアンドゲート1にはスタートストップ
スイッチAによって制御されるフリップフロップ22の
出力s/sが入力され、32Hz信号の伝送が制御され
る。I Hz信号はアンドゲート3により微分されて、
減算回路4に入力される。In FIG. 1, reference numeral 2 denotes a frequency dividing circuit, which divides the frequency of a 32 Hz signal inputted through an AND gate 1 to output an IHz Hz signal. Here, the output s/s of the flip-flop 22 controlled by the start/stop switch A is input to the AND gate 1, and the transmission of the 32 Hz signal is controlled. The I Hz signal is differentiated by AND gate 3,
It is input to the subtraction circuit 4.
4ビツトシフトレジスタ5、アンドゲート8、アンドゲ
ート9.12ビツトシフトレジスタ11、及び減算回路
4は閉ループを構成しており、時間情報を循環記憶する
と共に、減算回路4により、I Hz信号に基づいて、
時間情報から1秒づつ減算を行なう。アンドゲート12
.13.14は4ビツトシフトレジスタ5の状態からそ
れぞれ、10以上、6以上、7以上の値を検出し、また
アンドゲート16.17はそれぞれ1秒、1分の桁を9
に、10秒、10分の桁を5にそれぞれセットする。ア
ンドゲート12.13.14及びアンドゲート16.1
7の働きにより、60分→59分、60秒→59秒のよ
うな減算時の桁上制御を行なう。以上によりタイマー回
路が構成される。The 4-bit shift register 5, the AND gate 8, the AND gate 9, the 12-bit shift register 11, and the subtraction circuit 4 constitute a closed loop, and store time information in a circular manner. hand,
Subtract one second from the time information. and gate 12
.. 13.14 detects values of 10 or more, 6 or more, and 7 or more from the state of the 4-bit shift register 5, and AND gates 16 and 17 detect the digits of 1 second and 1 minute, respectively.
, set the 10 second and 10 minute digits to 5. ANDGATE 12.13.14 and ANDGATE 16.1
7 performs carry control when subtracting, such as from 60 minutes to 59 minutes or from 60 seconds to 59 seconds. The timer circuit is configured as described above.
メモリー回路18は、タイマー時間の記憶を行なう回路
であり、書き込み信号りにより4ビツトシフトレジスタ
5から閉ループの時間情報を読み込み記憶を行なう。ま
た、このメモリー回路18の時間情報は送り出し信号E
により、12ビツトシフトレジスタ11に書き込まれ、
閉ループに時間情報を転送することができる。尚、この
メモリー回路18の時間情報は読み出された後に空白と
なるので読み出し直後に、4ビツトシフトレジスタ5か
ら再び同じ情報が書き込まれる。フリップフロップ回路
23は時間モードとタイマーモードの切換を行なうもの
で、スイッチBに制御される。19は零検出回路であり
、タイマー回路の残り時間が00分00秒となったこと
を検出する。20はタイマーであり、零検出回路19の
出力から4秒後に出力を生じる。The memory circuit 18 is a circuit for storing timer time, and reads and stores closed loop time information from the 4-bit shift register 5 in response to a write signal. Moreover, the time information of this memory circuit 18 is transmitted by the sending signal E.
is written to the 12-bit shift register 11,
Time information can be transferred in a closed loop. Incidentally, since the time information in the memory circuit 18 becomes blank after being read, the same information is written again from the 4-bit shift register 5 immediately after being read. The flip-flop circuit 23 switches between time mode and timer mode, and is controlled by switch B. A zero detection circuit 19 detects that the remaining time of the timer circuit is 00 minutes 00 seconds. 20 is a timer, which produces an output four seconds after the output of the zero detection circuit 19.
図中信号D1、D2、D3、D4はディジット信号であ
り、それぞれ秒10秒、分10分の桁を表わす信号であ
り、tl、F% j3、L、はビット信号であり各ディ
ジット内のビットを表わす信号である。In the figure, signals D1, D2, D3, and D4 are digit signals representing digits of 10 seconds and 10 minutes, respectively, and tl, F% j3, and L are bit signals that represent the bits within each digit. This is a signal representing
次に、この実施例の動作を説明する。 ゛フリップフ
ロップF、P (以下F、Fと略す)23はモード切
替えF、Fであり時計機能とタイマー機能を切替えて、
表示部と外部操作部材(以下スイッチ)A、Bを両方の
機能に共用できるようにするためのものである。第3図
aは時計機能の状態であり、12時34分が表示されて
いる。この状態に於いて、スイッチBを押すとF、F
23の出力σがH゛になり、アンドゲート24により1
ワ一ド信号が作られ、アンドゲート9によりセット信号
を1ワ一ド間送ると共に、アンドゲート21により1o
分の桁を6にセットする信号をオアゲート10に送る。Next, the operation of this embodiment will be explained.゛Flip-flops F and P (hereinafter abbreviated as F and F) 23 are mode switching F and F, and switch between the clock function and the timer function,
This is so that the display section and external operation members (hereinafter referred to as switches) A and B can be used in common for both functions. FIG. 3a shows the state of the clock function, and 12:34 is displayed. In this state, when switch B is pressed, F, F
The output σ of 23 becomes H, and the AND gate 24 turns it into 1.
A word signal is generated, and the AND gate 9 sends a set signal for one word, and the AND gate 21 sends a set signal for one word.
A signal is sent to the OR gate 10 to set the minute digit to 6.
これにより時計機能からタイマー機能に切換えた時60
分00秒にセットされる。第3図すはこの表示内容を示
したものである。この状態に於いてはスイッチAはスタ
ート。ストップスイッチs/sになる。As a result, when switching from clock function to timer function 60
Set to minute 00 seconds. Figure 3 shows the contents of this display. In this state, switch A starts. It becomes stop switch s/s.
本発明を説明するための第3図Cについて記述する。FIG. 3C will be described to explain the present invention.
スイッチ八を押すとF、F 22の出力QがH゛となり
アンドゲート1は32Hzを分周回路2に送る。When switch 8 is pressed, the output Q of F and F22 becomes H, and AND gate 1 sends 32Hz to frequency divider circuit 2.
更に、書き込み信号りが1ワ一ド間゛H′となり4ビツ
トのシフトレジスタ5,12ビツトのシフトレジスタ1
1、アンドゲート8,9、オアゲート10から成る循環
ループにより記憶されている60分O0秒の情報をシフ
トレジスタから成るメモリー回路18に記憶させる。分
周回路2がI Hz倍信号送り出すとアンドゲート3に
より微分して減算回路4に送る。アンドゲート12は1
0以上の判断、アンドゲート13は6以上の判断、アン
ドゲート14は7以上の判断を各おこないF、F 15
に信号を送る。アンドゲート16は1秒、1分の桁を9
にセットするゲート、アンドゲート17は10秒、10
分の桁を5にセットするゲートである。これにより60
分oo秒から1秒信号が減算回路4に送られると59分
59秒が表示される。以下同様、第3図Cは21分32
秒の時スイッチAを押してストップ状態にして、またス
イッチAを押してスタート状態にしたものである。これ
によりスタート、ストップを繰り返して用いることがで
きる。Furthermore, the write signal becomes ``H'' for one word, and the 4-bit shift register 5 and the 12-bit shift register 1
1, the information of 60 minutes and 0 seconds stored in a circular loop consisting of AND gates 8, 9, and OR gate 10 is stored in a memory circuit 18 consisting of a shift register. When the frequency dividing circuit 2 sends out a signal multiplied by I Hz, it is differentiated by the AND gate 3 and sent to the subtraction circuit 4. and gate 12 is 1
The AND gate 13 makes a judgment of 6 or more, the AND gate 14 makes a judgment of 7 or more, and F, F 15
send a signal to. AND gate 16 is 9 for 1 second and 1 minute digits
The gate to set, AND gate 17 is 10 seconds, 10
This gate sets the minute digit to 5. This results in 60
When a 1 second signal is sent to the subtraction circuit 4 from minutes oo seconds, 59 minutes 59 seconds is displayed. Similarly, Figure 3 C is 21 minutes 32 minutes.
At the second, switch A is pressed to set the stop state, and switch A is pressed again to set the start state. This allows repeated start and stop operations.
次に、本発明の特徴を最も良く表わしている第3図dを
説明する。この場合は60分ではなく45分のタイマー
として連続して使用する場合を示したものである。まず
45分にセットする。第1図の実施例は図示しないキー
ボードを有し、キーボードのテンキーによるセットを可
能にしたものである。Next, FIG. 3d, which best represents the features of the present invention, will be explained. In this case, the timer is used continuously for 45 minutes instead of 60 minutes. First, set it to 45 minutes. The embodiment shown in FIG. 1 has a keyboard (not shown), and allows setting using the numeric keys on the keyboard.
キmが置数されるとクリアー信号■が分の桁の1ワ一ド
間−L’ となり、シフトレジスタ5からの分情報を禁
止して置数信号Gより4の情報がオアゲート10に送ら
れる。よって表示は04分となる。When Kim is set, the clear signal ■ becomes -L' between one word of the minute digit, inhibiting the minute information from the shift register 5 and sending the information of 4 from the set signal G to the OR gate 10. It will be done. Therefore, the display will be 04 minutes.
次にキー[E]を置数するとクリアー信号Iが分の桁の
1ワ一ド間゛L゛となり、シフトレジスタ5からの分情
報を禁止し置数信号Gより5の情報がオアゲート10に
送られる。更にシフト信号Hが10分の桁の1ワ一ド間
゛H゛となり4ビツトシフトレジスタ6からの4の情報
をアンドゲート9に送る。Next, when the key [E] is set, the clear signal I becomes "L" for one word of the minute digit, prohibiting the minute information from the shift register 5, and the information of 5 is sent to the OR gate 10 from the set signal G. Sent. Further, the shift signal H becomes "H" for one word of the 10th digit, and the information of 4 from the 4-bit shift register 6 is sent to the AND gate 9.
よって表示は45分となりセットは終了する。Therefore, the display will be 45 minutes and the set will end.
この状態に於いて、スタート状態にするとダウンカウン
トを始める。この45分のタイマー時間は第3図Cの時
と同様にしてメモリー回路18に記憶される。00分O
O秒になると00検出回路19が働き4秒タイマー回路
に信号を送る。4秒タイマー回路20は4秒間表示内容
を保持しているので00分00秒が表示されている。し
かしこの間もカウントを行っているのでコロンは1秒点
滅をこの間している。In this state, when the start state is set, a down count starts. This 45 minute timer period is stored in the memory circuit 18 in the same manner as in FIG. 3C. 00 minutes O
When the time reaches O seconds, the 00 detection circuit 19 operates and sends a signal to the 4 second timer circuit. Since the 4 second timer circuit 20 holds the display contents for 4 seconds, 00 minutes 00 seconds is displayed. However, the colon is blinking for 1 second because it is counting during this time.
00分00秒になると次の2ワード間書き込み信号りが
H゛になり、最初の1ワード間送り出し信号EがH゛に
なる。これによりメモリー回路18の内容45分がシフ
トレジスタ5,11に送られ、シフトレジスタ5,11
に送られた45分の情報が2ワード目に再びメモリー回
路18に書き込まれる。これによりタイマー時間を新た
にセットしなおすことなく連続して使うことができる。At 00 minutes and 00 seconds, the next two-word write signal becomes H, and the first one-word send signal E becomes H. As a result, the contents of the memory circuit 18 for 45 minutes are sent to the shift registers 5 and 11.
The 45 minutes of information sent to is written into the memory circuit 18 again as the second word. This allows you to use the timer continuously without having to reset it.
シフトレジスタ5.11の情報が44分56秒になると
4秒カウンタ2゜が停止して従来の表示方法にもどる。When the information in the shift register 5.11 reaches 44 minutes and 56 seconds, the 4-second counter 2° stops and the display returns to the conventional display method.
以下同様にこれを連続して何回でも繰り返して使うこと
ができる。秒の桁もセットしたい時には分と同様な方法
でセットすることができる。You can repeat this as many times as you like in a row. If you want to set the seconds digits, you can set them in the same way as the minutes.
次に第3図eを説明する。この場合は一度セットして使
用したタイマー時間を使用終了後の次の機会に繰り返し
使用したい場合である。タイマー時間が00分OO秒と
なり使用が一旦終了されてストップ状態となっている時
にスタート状態にすると、分周回路2がリセットされる
と共にメモリー回路1日に記憶されいてる前回の使用の
タイマー時間が同様にしてシフトレジスタ5.11に書
き込まれ、時刻情報を送り出して空白となったメモリー
回路18に再度この情報を記憶される。Next, FIG. 3e will be explained. In this case, the timer that has been set and used once is desired to be used repeatedly at the next opportunity after the timer has been used. When the timer time reaches 00 minutes OO seconds and the use is once finished and the stop state is started, the frequency divider circuit 2 is reset and the timer time of the previous use stored in the memory circuit 1 is reset. In the same manner, the information is written to the shift register 5.11, and this information is stored again in the memory circuit 18, which has become blank after transmitting the time information.
以下同様にダウンカウントが行なわれる。A down count is performed in the same manner thereafter.
本実施例ではリセットスイッチを持っていないがリセッ
トスイッチを持っている時にはリセットされるとタイマ
ー時間を表示することが望ましい。This embodiment does not have a reset switch, but if it does have a reset switch, it is desirable to display the timer time when it is reset.
本発明は他の機能からタイマー機能に切替えた時セット
するのではなく電源投入時タイマー時間をセットするよ
うにしてタイマー機能だけでも価値は大きい。The present invention sets the timer time when the power is turned on, rather than setting it when switching from another function to the timer function, so that the timer function alone has great value.
更に設定時間を自由にかえられるようにすることもでき
る。Furthermore, it is also possible to freely change the set time.
以上の様に本発明は、タイマー時間が00分00秒にな
った時に表示をそのままの状態にしておき、計数内容は
繰り返しタイマーとして再びダウンカウントを始めて、
一定時間後に例えば4秒後に表示を00分OO秒から実
際の計数値とする構成なので、計数し終わって空白の時
間を設けなくても直ちに繰り返しタイマーとして再びダ
ウンカウントを始められると共に、計数し終わったこと
を使用者が確実に認識することができる。これにより、
本発明のタイマー装置は空白の時間を設けな(でも、非
常に使い勝手が良いという効果の得られるものである。As described above, in the present invention, when the timer time reaches 00 minutes 00 seconds, the display is left in the same state, and the counted contents are repeated as a timer and starts counting down again.
After a certain period of time, for example 4 seconds, the display changes from 00 minutes OO seconds to the actual counted value, so you can immediately start counting down again as a repeat timer without having to set a blank time after counting, and you can also start counting down again as a repeat timer when counting is finished. The user can reliably recognize that the This results in
Although the timer device of the present invention does not provide any blank time, it is very easy to use.
第1図は、本発明の実施例を示すタイマー装置の回路図
。
第2図は、第1図のタイミング波形図。
第3図は、第1図のタイマー装置の表示内容を示す図。
以上FIG. 1 is a circuit diagram of a timer device showing an embodiment of the present invention. FIG. 2 is a timing waveform diagram of FIG. 1. FIG. 3 is a diagram showing the display contents of the timer device of FIG. 1. that's all
Claims (1)
イマー装置に於て、他の機能からタイマー機能に切替え
た時、設定された時間にセットするセット信号が発生す
ることを特徴とするタイマー装置。 2、外部操作部材、タイマー回路、メモリー回路を有す
るタイマー装置に於て、設定されたタイマー時間は前記
メモリー回路に記憶され、前記外部操作部材の操作によ
り前記タイマー回路にプリセツトされることを特徴とす
るタイマー装置。[Claims] 1. In a timer device having at least one function in addition to the timer function, when switching from another function to the timer function, a set signal to set the set time is generated. Features a timer device. 2. In a timer device having an external operating member, a timer circuit, and a memory circuit, the set timer time is stored in the memory circuit, and is preset in the timer circuit by operating the external operating member. A timer device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639187A JPS6324191A (en) | 1987-06-12 | 1987-06-12 | timer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14639187A JPS6324191A (en) | 1987-06-12 | 1987-06-12 | timer device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7180276A Division JPS52154672A (en) | 1976-06-18 | 1976-06-18 | Timer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6324191A true JPS6324191A (en) | 1988-02-01 |
| JPS642909B2 JPS642909B2 (en) | 1989-01-19 |
Family
ID=15406640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14639187A Granted JPS6324191A (en) | 1987-06-12 | 1987-06-12 | timer device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6324191A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126152U (en) * | 1990-03-30 | 1991-12-19 |
-
1987
- 1987-06-12 JP JP14639187A patent/JPS6324191A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03126152U (en) * | 1990-03-30 | 1991-12-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS642909B2 (en) | 1989-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4270193A (en) | Electronic timepiece | |
| JPS5741711B2 (en) | ||
| US4188776A (en) | Electronic watch | |
| JPS6324191A (en) | timer device | |
| JPS6134111B2 (en) | ||
| US4110966A (en) | Electronic timepiece with stop watch | |
| US4250571A (en) | Portable electronic device | |
| JPS6236560B2 (en) | ||
| JPH0729701Y2 (en) | Frequency relay device | |
| JPS6015909B2 (en) | electronic clock | |
| JPS602639B2 (en) | clock timer | |
| JPS5912154B2 (en) | digital display electronic clock | |
| JPS5922587Y2 (en) | random number generator | |
| JPS6343514Y2 (en) | ||
| JPH0119117Y2 (en) | ||
| JPS5920995B2 (en) | Keisankitsukitokei | |
| JPS6124670B2 (en) | ||
| JPH0443834Y2 (en) | ||
| US6831878B2 (en) | Electronic device capable of counting down to an integral time point | |
| JPS6310553Y2 (en) | ||
| JPS601437Y2 (en) | electronic clock | |
| JPS5934987B2 (en) | electronic clock | |
| GB1498476A (en) | Circuits for selecting the display mode and the correction mode of electronic timepieces | |
| JPS608470B2 (en) | Timekeeping method | |
| JPS6247572A (en) | Pointer type timepiece |