JPS613425A - 半導体装置の素子分離方法 - Google Patents
半導体装置の素子分離方法Info
- Publication number
- JPS613425A JPS613425A JP59123231A JP12323184A JPS613425A JP S613425 A JPS613425 A JP S613425A JP 59123231 A JP59123231 A JP 59123231A JP 12323184 A JP12323184 A JP 12323184A JP S613425 A JPS613425 A JP S613425A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- silicon
- nitride film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
Landscapes
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の素子分離領域を形成する方法に関
する。
する。
従来、半導体装置の素子分離方法の一つにＬＯＯＯ８法
（Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃ
ｏｎ ）と呼ばれるものがある。これはシリコン窒化膜
を熱酸化防止用マスクに用いるもので、選択的な熱酸化
が可能で、その形成方法が簡便のため、ＭＯ８集積回路
やバイポーラ集積回路に広く適用されていた。しかし熱
酸化時に酸化膜のエツジから横方向に酸化膜が喰い込む
現象、所謂バーズ・ピークが生じるので、バーズ・ピー
クによる寸法変化量を見込んだマスク設計を必要として
いた。
（Ｌｏｃａｌ ０ｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉｃ
ｏｎ ）と呼ばれるものがある。これはシリコン窒化膜
を熱酸化防止用マスクに用いるもので、選択的な熱酸化
が可能で、その形成方法が簡便のため、ＭＯ８集積回路
やバイポーラ集積回路に広く適用されていた。しかし熱
酸化時に酸化膜のエツジから横方向に酸化膜が喰い込む
現象、所謂バーズ・ピークが生じるので、バーズ・ピー
クによる寸法変化量を見込んだマスク設計を必要として
いた。
近年素子の微細化が進むにつれて素子分離に要する寸法
の微細化が進歩してきてはいるもののバーズ・ピークに
よる変化量を素子のスケーリング側にしたがって小さく
することは困難であり素子の大容量化に対する大きな障
壁となっていた。最近、シリコン基板に反応性スパッタ
エツチング法を用いてシリコン基板に深く微細な溝を設
け、その溝内に種々の絶縁体を埋込む方法がヨイチタマ
キ等によってジャパニーズ・ジャーナル・オプアプライ
ド・フィジックス１９８２年サブリメント２１−１巻８
７頁から４０頁に紹介された。この溝の埋込み分離方法
は、溝内に埋込む材料として多結晶シリコンが多用され
るのであるが、この方法によれば、素子活性領域に堆積
した多結晶シリコンを除去して平坦化する工程が必要で
あり、その工程が複雑で低歩留であること、広いフィー
ルド領域には従来のＬＯＣＯ９法が用いられているので
素子分離に要するマスク工程が増える々どの欠点をもっ
ていた。また埋込まれる多結晶シリコンは電気的に浮遊
状態にあるので集積化したｉ合す−ク電流が増えたり、
不安定動作を引き起したりするという問題点があった。
の微細化が進歩してきてはいるもののバーズ・ピークに
よる変化量を素子のスケーリング側にしたがって小さく
することは困難であり素子の大容量化に対する大きな障
壁となっていた。最近、シリコン基板に反応性スパッタ
エツチング法を用いてシリコン基板に深く微細な溝を設
け、その溝内に種々の絶縁体を埋込む方法がヨイチタマ
キ等によってジャパニーズ・ジャーナル・オプアプライ
ド・フィジックス１９８２年サブリメント２１−１巻８
７頁から４０頁に紹介された。この溝の埋込み分離方法
は、溝内に埋込む材料として多結晶シリコンが多用され
るのであるが、この方法によれば、素子活性領域に堆積
した多結晶シリコンを除去して平坦化する工程が必要で
あり、その工程が複雑で低歩留であること、広いフィー
ルド領域には従来のＬＯＣＯ９法が用いられているので
素子分離に要するマスク工程が増える々どの欠点をもっ
ていた。また埋込まれる多結晶シリコンは電気的に浮遊
状態にあるので集積化したｉ合す−ク電流が増えたり、
不安定動作を引き起したりするという問題点があった。
本発明は上記欠点を解消し、素子分離領域の微細化並び
に平坦化を容易ならしめ、活性領域の寸法変化の小ない
半導体装置の素子分離方法を提供するものである。
に平坦化を容易ならしめ、活性領域の寸法変化の小ない
半導体装置の素子分離方法を提供するものである。
本発明は、シリコン基板上にパターン形成され九〇ＶＤ
酸化膜、窒化膜、熱酸化膜の三層膜から成るマスクを介
してシリコン基板表面に対して垂直な溝を形成し、該溝
側壁に酸化膜を形成した後、水溶液を用いて側壁酸化膜
を除去し、再び溝側壁部に酸化膜を形成した後に窒化膜
を堆積せしめ、溝側壁にのみ絶縁膜を設けて素子間を分
離することを特徴とする半導体装置の素子分離方法であ
る。
酸化膜、窒化膜、熱酸化膜の三層膜から成るマスクを介
してシリコン基板表面に対して垂直な溝を形成し、該溝
側壁に酸化膜を形成した後、水溶液を用いて側壁酸化膜
を除去し、再び溝側壁部に酸化膜を形成した後に窒化膜
を堆積せしめ、溝側壁にのみ絶縁膜を設けて素子間を分
離することを特徴とする半導体装置の素子分離方法であ
る。
以下に本発明の実施例を従来法と対比しながら図によっ
て説明する。第１図（ａ）〜（ｃ）は本発明法と従来法
とに共通の工程である。
て説明する。第１図（ａ）〜（ｃ）は本発明法と従来法
とに共通の工程である。
第１図（ａ）は、半導体シリコン基板１の平面上に熱酸
化法により得られた酸化膜２を５００＾の膜厚で形成し
、次いで気相成長によシ窒化膜３を２０００１の膜厚で
堆積した後に、シリコン基板エツチングの主マスク材５
となるＣＶＤ酸化膜４を０．５〜１μに堆積する。この
レジストマスク材５を用いて写真蝕刻技術によシバター
ン転写を行ない、次いで反応性スパッタエツチング法を
用いてＣＦ４＋Ｈ１エツチングガスにて、熱酸化膜２と
窒化膜３とＣＶＤ酸化膜４との三層膜の所望パターンを
得る（第１図（ｂ））。
化法により得られた酸化膜２を５００＾の膜厚で形成し
、次いで気相成長によシ窒化膜３を２０００１の膜厚で
堆積した後に、シリコン基板エツチングの主マスク材５
となるＣＶＤ酸化膜４を０．５〜１μに堆積する。この
レジストマスク材５を用いて写真蝕刻技術によシバター
ン転写を行ない、次いで反応性スパッタエツチング法を
用いてＣＦ４＋Ｈ１エツチングガスにて、熱酸化膜２と
窒化膜３とＣＶＤ酸化膜４との三層膜の所望パターンを
得る（第１図（ｂ））。
前記三層膜２．８．４をマスクに用いてシリコン基板１
を反応性スパッタエツチング法を用い、５ｉＣ１４＋Ｃ
１１のエツチングガスにて所定の深さに溝堀を行なう（
第１図（Ｃ））。
を反応性スパッタエツチング法を用い、５ｉＣ１４＋Ｃ
１１のエツチングガスにて所定の深さに溝堀を行なう（
第１図（Ｃ））。
以上までの工程は従来法と本発明方法とに共通である。
以下の工程より従来法と本発明法に工程が分れる。第２
図は従来法によシ、第８図は本発明法によシ、いずれも
溝堀したシリコン露光部を含む溝側壁に熱酸化法によシ
酸゛化膜６を形成したものである。第２図では５ｏｏｎ
、第３図では５００〜１０００Ｘとなっている。
図は従来法によシ、第８図は本発明法によシ、いずれも
溝堀したシリコン露光部を含む溝側壁に熱酸化法によシ
酸゛化膜６を形成したものである。第２図では５ｏｏｎ
、第３図では５００〜１０００Ｘとなっている。
本発明では、第４図に示すように第８図で得た酸化膜６
を水溶液エッチャント、例えばバッフ弗酸等によりエツ
チング除去する。シリコンｌの側壁酸化膜６を除去する
際にマスクパターンを形成している三層マスク部の中間
部の窒化膜３を選択的に除いて、上部のＣＶＤ酸化膜４
と下部の熱酸化膜２とをエツチング後退させることによ
り窒化膜３をひさし形状に張り出させる。
を水溶液エッチャント、例えばバッフ弗酸等によりエツ
チング除去する。シリコンｌの側壁酸化膜６を除去する
際にマスクパターンを形成している三層マスク部の中間
部の窒化膜３を選択的に除いて、上部のＣＶＤ酸化膜４
と下部の熱酸化膜２とをエツチング後退させることによ
り窒化膜３をひさし形状に張り出させる。
第５図において、本発明法では同じく熱酸化法を用いて
露出シリコン部（溝底、溝側壁）に酸化膜、７を再び形
成する。ただし今回の酸化膜厚は前回の酸化膜６（第３
図）の膜厚よりも多少、薄く、４００〜８００Ａ程度と
する。
露出シリコン部（溝底、溝側壁）に酸化膜、７を再び形
成する。ただし今回の酸化膜厚は前回の酸化膜６（第３
図）の膜厚よりも多少、薄く、４００〜８００Ａ程度と
する。
第２図に示す従来法による基板と、第５図に示す本発明
方法による基板とについてそれぞれ以下の処理を施す。
方法による基板とについてそれぞれ以下の処理を施す。
第６図（ａ） ” （ｅ）は従来法による工程、第７図
（ａ）〜（ｅ）は本発明法の工程を示す。
（ａ）〜（ｅ）は本発明法の工程を示す。
第６図（ａ）、第７図（ａ）において、マスク表面に窒
化膜８を１０００〜２０００λ程度の範囲に堆積する。
化膜８を１０００〜２０００λ程度の範囲に堆積する。
第６図（ａ）、第７図（ａ）は同じ条件で窒化膜を堆積
した場合の比較形状を示す模式図であるが、従来法での
窒化膜堆積では第６図（ａ）のようにマスク形状に沿っ
て台形状に窒化膜８が堆積するが、本発明法では、第７
図（ａ）のようにマスク中間部の窒化膜８のひさし形状
の下部に窒化膜８が喰い込んだ形状で窒化膜８の堆積形
状が得られる。以後の素子分離壁での重要な点になる。
した場合の比較形状を示す模式図であるが、従来法での
窒化膜堆積では第６図（ａ）のようにマスク形状に沿っ
て台形状に窒化膜８が堆積するが、本発明法では、第７
図（ａ）のようにマスク中間部の窒化膜８のひさし形状
の下部に窒化膜８が喰い込んだ形状で窒化膜８の堆積形
状が得られる。以後の素子分離壁での重要な点になる。
次にマスク材を用いず、ＣＦ４−１−Ｈｌをエツチング
ガスとして反応性スパッタエツチング法によりこれをエ
ツチング除去すると、第６図（ｂ）では溝堀のの側壁の
みに酸化膜６と窒化膜８とが残り、第７図（ｂ）では酸
化膜７と窒化膜８とが残る。このエツチング工程の際、
従来法（第７図（ｂ））では台形状テーパエツチングに
よシ側壁上部のシリコンｌが一部露出するのに対し、本
発明法（第７図（ｂ）、）では、三層マスク下部パター
ン側壁を垂直形状に保って酸化膜７と窒化膜８とがシリ
コンｌの溝側壁を完全に包み込んでいる。
ガスとして反応性スパッタエツチング法によりこれをエ
ツチング除去すると、第６図（ｂ）では溝堀のの側壁の
みに酸化膜６と窒化膜８とが残り、第７図（ｂ）では酸
化膜７と窒化膜８とが残る。このエツチング工程の際、
従来法（第７図（ｂ））では台形状テーパエツチングに
よシ側壁上部のシリコンｌが一部露出するのに対し、本
発明法（第７図（ｂ）、）では、三層マスク下部パター
ン側壁を垂直形状に保って酸化膜７と窒化膜８とがシリ
コンｌの溝側壁を完全に包み込んでいる。
次にエツチング工程により露出したシリコン面に選択的
なシリコンのエピタキシャル成長を施すと、従来法の第
６図（Ｃ）では選択エピタキシャルシリコン成長層９の
形成とともに一部が露出したシリコンパターン上部にも
エピタキシャルシリコンの異状成長ｌＯを生じる。本発
明法では第７図（ｃ）のように所望部のみエピタキシャ
ルシリコン成長層９が形成される。
なシリコンのエピタキシャル成長を施すと、従来法の第
６図（Ｃ）では選択エピタキシャルシリコン成長層９の
形成とともに一部が露出したシリコンパターン上部にも
エピタキシャルシリコンの異状成長ｌＯを生じる。本発
明法では第７図（ｃ）のように所望部のみエピタキシャ
ルシリコン成長層９が形成される。
絶縁領域を得る熱酸化工程では、従来法第６図（ｄ）に
よると、絶縁領域の酸化膜１１の成長に伴なって窒化膜
８のエツジから横方向に酸化膜１１が喰い込む現象、い
わゆるバーズ・ピークを生じて活性領域の寸法変化が増
大する。
よると、絶縁領域の酸化膜１１の成長に伴なって窒化膜
８のエツジから横方向に酸化膜１１が喰い込む現象、い
わゆるバーズ・ピークを生じて活性領域の寸法変化が増
大する。
一方、本発明法では第７図（ｄ）のように絶縁領域の酸
化膜１１の成長によっても溝側壁の絶縁層等は所定パタ
ーン寸法を精度良く保つ。
化膜１１の成長によっても溝側壁の絶縁層等は所定パタ
ーン寸法を精度良く保つ。
第６図（ｅ）、第７図（ｅ）は三層マスクを除去して絶
縁領域の酸化膜１１、と活性領域のシリコン基板１０部
分の寸法変化形状を比較したものである。図に明らかな
とうり、本発明方法によれば活性領域の寸法変化が極め
て少ない素子間の分離構造が得られる。
縁領域の酸化膜１１、と活性領域のシリコン基板１０部
分の寸法変化形状を比較したものである。図に明らかな
とうり、本発明方法によれば活性領域の寸法変化が極め
て少ない素子間の分離構造が得られる。
以上のように本発明によれば、素子分離領域を微細化及
び平坦化が極めて容易であり、素子分離領域形成工程で
マスクの工程を必要とせず、選択エピタキシャルシリコ
ン成長時の溝側壁の異状成長を防止するとともに熱酸化
工程時のバーズ−ビークによる活性領域の寸法変化を防
止して絶縁領域と活性領域とを精度よく分離できる効果
を有するものである。
び平坦化が極めて容易であり、素子分離領域形成工程で
マスクの工程を必要とせず、選択エピタキシャルシリコ
ン成長時の溝側壁の異状成長を防止するとともに熱酸化
工程時のバーズ−ビークによる活性領域の寸法変化を防
止して絶縁領域と活性領域とを精度よく分離できる効果
を有するものである。
第１図（ａ）〜（ｃ）は本発明方法と従来法とに共通の
工程を工程順に示す断面図、第２図、第８図は上記工程
によって得られた従来法および本発明法の工程途中の半
導体装置の断面図、第４図、第５図は本発明法に固有の
工程図、第６図（ｍｌ−（ｅ）および第７図（ａ）〜（
ｅ）は従来法と本発明法との対応する工程の比較図であ
る。 図中１はシリコン基板、２はマスク熱酸化膜、８はマス
ク窒化膜、４は主マスクＣＶＤ酸化膜、５はマスク転写
レジストマスク、６は側壁熱酸化膜、７は水溶液エツチ
ング除去後、新に形成した熱酸化膜、８は側壁絶縁窒化
膜、９は選択エピタキシャルシリコン、ｌＯはシリコン
露出により生じるエピタキシャルシリコンの異状成長、
１１は絶縁領域酸化膜である。
工程を工程順に示す断面図、第２図、第８図は上記工程
によって得られた従来法および本発明法の工程途中の半
導体装置の断面図、第４図、第５図は本発明法に固有の
工程図、第６図（ｍｌ−（ｅ）および第７図（ａ）〜（
ｅ）は従来法と本発明法との対応する工程の比較図であ
る。 図中１はシリコン基板、２はマスク熱酸化膜、８はマス
ク窒化膜、４は主マスクＣＶＤ酸化膜、５はマスク転写
レジストマスク、６は側壁熱酸化膜、７は水溶液エツチ
ング除去後、新に形成した熱酸化膜、８は側壁絶縁窒化
膜、９は選択エピタキシャルシリコン、ｌＯはシリコン
露出により生じるエピタキシャルシリコンの異状成長、
１１は絶縁領域酸化膜である。
Claims (1)
- （１）シリコン基板上にパターン形成されたＣＶＤ酸化
膜、窒化膜、熱酸化膜の三層膜からなるマスクを介して
シリコン基板表面に対して垂直な溝を形成し、該溝側壁
に酸化膜を形成した後、水溶液を用いて側壁酸化膜を除
去し、再び溝側壁部に酸化膜を形成した後に窒化膜を堆
積せしめ、溝側壁にのみ絶縁膜を設けて素子間を分離す
ることを特徴とする半導体装置の素子分離方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123231A JPS613425A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置の素子分離方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59123231A JPS613425A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置の素子分離方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613425A true JPS613425A (ja) | 1986-01-09 |
Family
ID=14855444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59123231A Pending JPS613425A (ja) | 1984-06-15 | 1984-06-15 | 半導体装置の素子分離方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613425A (ja) |
-
1984
- 1984-06-15 JP JP59123231A patent/JPS613425A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4771328A (en) | Semiconductor device and process | |
| US6372601B1 (en) | Isolation region forming methods | |
| US5470781A (en) | Method to reduce stress from trench structure on SOI wafer | |
| US4583281A (en) | Method of making an integrated circuit | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| EP0068275B1 (en) | Method for producing semiconductor devices including the use of reactive ion etching | |
| EP0095328B1 (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| US5061653A (en) | Trench isolation process | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| EP0127814B1 (en) | Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor | |
| US5824594A (en) | Integrated circuit device isolating methods including silicon spacers and oxidation barrier films | |
| US4886763A (en) | Device isolation by etching trench in dielectric on substrate and epitaxially filling the trench | |
| US5208167A (en) | Method for producing SOI substrate | |
| CN1257609A (zh) | 制造平面沟槽的方法 | |
| KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
| USRE34400E (en) | Method for fabricating isolation region in semiconductor devices | |
| EP0137195B1 (en) | Dielectric isolated circuit and method of making | |
| JPH05121321A (ja) | シリコンの結晶成長法 | |
| KR0124482B1 (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| KR0154140B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| JP2969722B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS61285754A (ja) | 半導体装置の製造方法 | |
| JPS61177743A (ja) | 半導体装置の製造方法 | |
| JPH0669065B2 (ja) | 半導体装置の素子分離方法 |