JPS613520A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPS613520A JPS613520A JP59124134A JP12413484A JPS613520A JP S613520 A JPS613520 A JP S613520A JP 59124134 A JP59124134 A JP 59124134A JP 12413484 A JP12413484 A JP 12413484A JP S613520 A JPS613520 A JP S613520A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- oscillation circuit
- voltage controlled
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は出力信号の波形歪を極小とする発振回路に関す
るものである。
るものである。
第１図に従来の発振回路を示す。第１図において、１は
発振周波数を制御する電圧を印加するための入力端子、
２は発振周波数を制御する電圧を入力とし発振信号を出
力とする電圧制御発振回路、３は電圧制御発振回路から
出力される信号を外部へ出力するための出力端子である
。
発振周波数を制御する電圧を印加するための入力端子、
２は発振周波数を制御する電圧を入力とし発振信号を出
力とする電圧制御発振回路、３は電圧制御発振回路から
出力される信号を外部へ出力するための出力端子である
。
このように構成された発振回路においては、電圧制御発
振回路２の回路形式をかなり慎重に選択しても、特に周
波数が高い場合は、第２図に示すように発振回路から出
力、される信号の波形４はそのデユーティファクタが５
０％にならない。このことはその信号が偶数次の高調波
歪を持っていることを意味し、その信号をＶＴＲの映像
変調回路に使用した場合に画質を損なうなどの問題点が
あった。
振回路２の回路形式をかなり慎重に選択しても、特に周
波数が高い場合は、第２図に示すように発振回路から出
力、される信号の波形４はそのデユーティファクタが５
０％にならない。このことはその信号が偶数次の高調波
歪を持っていることを意味し、その信号をＶＴＲの映像
変調回路に使用した場合に画質を損なうなどの問題点が
あった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、周波数が高くても信号のデユー
ティファクタを正確に５０％とすることができる発振回
路を提供することにある。
の目的とするところは、周波数が高くても信号のデユー
ティファクタを正確に５０％とすることができる発振回
路を提供することにある。
このような目的を達成するために本発明は、発振回路に
、所望値の整数倍の周波数の信号を発振する電圧制御発
振回路とその信号の周波数を整数分の１に分周する分周
器とを設けたものである。
、所望値の整数倍の周波数の信号を発振する電圧制御発
振回路とその信号の周波数を整数分の１に分周する分周
器とを設けたものである。
本発明を実施例に基づき詳細に説明する。
第３図に本発明に係わる発振回路の一実施例を示し、第
４図にその動作を説明するための波形を示す。第３図に
おいて、５は入力信号の周波数を分周する分周器、６は
電圧制御発振回路２から出力される信号を分周器５へ伝
送する伝送線路である。なお第３図において第１図と同
一部分又は相等部分には同一符号が付しである。
４図にその動作を説明するための波形を示す。第３図に
おいて、５は入力信号の周波数を分周する分周器、６は
電圧制御発振回路２から出力される信号を分周器５へ伝
送する伝送線路である。なお第３図において第１図と同
一部分又は相等部分には同一符号が付しである。
本実施例の発振回路は、電圧制御発振回路２から出力さ
れる信号を所望値め２倍の周波数を有する信号とし、こ
の信号を分周器５で１／２に分周するような構成になっ
ている。このときの信号波形を第４図（ａ） 、 （ｂ
）に示す。第４図ｔａ＋において、７は電圧制御発振回
路２から出力される信号の波形、Ｔ１およびＴ２は高レ
ベルの時間幅および低レベルの時間幅である。また、第
４図（ｂ）において、８は分周器５から出力される信号
の波形、Ｔ３およびＴ４は高レベルの時間幅および低レ
ベルの時間幅である。
れる信号を所望値め２倍の周波数を有する信号とし、こ
の信号を分周器５で１／２に分周するような構成になっ
ている。このときの信号波形を第４図（ａ） 、 （ｂ
）に示す。第４図ｔａ＋において、７は電圧制御発振回
路２から出力される信号の波形、Ｔ１およびＴ２は高レ
ベルの時間幅および低レベルの時間幅である。また、第
４図（ｂ）において、８は分周器５から出力される信号
の波形、Ｔ３およびＴ４は高レベルの時間幅および低レ
ベルの時間幅である。
第３図および第４図において、電圧制御発振回路２から
出力される信号の波形７が第４図（ａｌに示すようにＴ
、 ＞Ｔ、となっていても、１／２に分周する分周器５
から出力される信号の波形８、すなわち、この発振回路
から出力される信号の波形は第４図中）に示すようにＴ
３＝Ｔｔ＝Ｔ＋ ＋Ｔ２であるためにデユーティファク
タは正確に５０％であり、偶数次の歪は発生しない。本
実施例では電圧制御発振回路２の発振周波数が所望の周
波数の２倍の場合について説明したが、任意の整数倍の
場合でもその効果は全く同様である。
出力される信号の波形７が第４図（ａｌに示すようにＴ
、 ＞Ｔ、となっていても、１／２に分周する分周器５
から出力される信号の波形８、すなわち、この発振回路
から出力される信号の波形は第４図中）に示すようにＴ
３＝Ｔｔ＝Ｔ＋ ＋Ｔ２であるためにデユーティファク
タは正確に５０％であり、偶数次の歪は発生しない。本
実施例では電圧制御発振回路２の発振周波数が所望の周
波数の２倍の場合について説明したが、任意の整数倍の
場合でもその効果は全く同様である。
本発明は、所望値の整数倍の周波数の信号を発振する電
圧制御発振回路と電圧制御発振回路から出力される信号
の周波数を整数分の１に分周する分周器とを設けること
により、発振回路から出力される信号のデユーティファ
クタを正確に５０％とすることができるので、その出力
信号をＶＴＲの映像変調回路に使用しても画質を損なわ
ないなどの効果がある。
圧制御発振回路と電圧制御発振回路から出力される信号
の周波数を整数分の１に分周する分周器とを設けること
により、発振回路から出力される信号のデユーティファ
クタを正確に５０％とすることができるので、その出力
信号をＶＴＲの映像変調回路に使用しても画質を損なわ
ないなどの効果がある。
第１図は従来の発振回路の系統図、第２図は従来の発振
回路から出力される信号の波形図、第３図は本発明に係
わる発振回路の系統図、第４図（ａｌはその発振回路を
構成する電圧制御発振回路から出力される信号の波形図
、第４図（ｂ）はその発振回路を構成する分周器から出
力される信号の波形図である。 １・・・・入力端子、２・・・・電圧制御発振回路、３
・・・・出力端子、５・・・・分周器、６・・・・伝送
線路、７，８・・・・波形、ＴＩ＋ Ｔ２、 Ｔ３．
Ｔａ・・・・時間幅。
回路から出力される信号の波形図、第３図は本発明に係
わる発振回路の系統図、第４図（ａｌはその発振回路を
構成する電圧制御発振回路から出力される信号の波形図
、第４図（ｂ）はその発振回路を構成する分周器から出
力される信号の波形図である。 １・・・・入力端子、２・・・・電圧制御発振回路、３
・・・・出力端子、５・・・・分周器、６・・・・伝送
線路、７，８・・・・波形、ＴＩ＋ Ｔ２、 Ｔ３．
Ｔａ・・・・時間幅。
Claims (1)
- 所望値の整数倍の周波数を有する信号を発振する電圧制
御発振回路と、前記電圧制御発振回路から出力される信
号の周波数を整数分の１に分周する分周器とを備えたこ
とを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124134A JPS613520A (ja) | 1984-06-15 | 1984-06-15 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124134A JPS613520A (ja) | 1984-06-15 | 1984-06-15 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613520A true JPS613520A (ja) | 1986-01-09 |
Family
ID=14877761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124134A Pending JPS613520A (ja) | 1984-06-15 | 1984-06-15 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS613520A (ja) |
-
1984
- 1984-06-15 JP JP59124134A patent/JPS613520A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4308508A (en) | Phase locked loop frequency modulator | |
| JPH0527300B2 (ja) | ||
| JPS613520A (ja) | 発振回路 | |
| US5020079A (en) | Apparatus for generating a minimum-shift-keying signal | |
| US4343219A (en) | Delay line oscillator | |
| JP2706088B2 (ja) | 周波数発生装置 | |
| US5153712A (en) | Apparatus for inserting color character data into composite video signal | |
| JPH0496428A (ja) | 無線装置 | |
| JP2572066Y2 (ja) | スペクトラムアナライザ | |
| JPH07114327B2 (ja) | マイクロ波１／ｎ分周器 | |
| JPS62171228A (ja) | デジタルｐｌｌ回路 | |
| JPS63154063A (ja) | スイツチング安定化電源方式 | |
| JPH04252502A (ja) | 電圧制御圧電発振器 | |
| JP2600714Y2 (ja) | Ｒｆモジュレータのキャリア信号およびテスト信号発生回路 | |
| JPS58101587A (ja) | リミツタ回路 | |
| US4400668A (en) | Period proportional two-phase voltage controlled oscillator | |
| JPH0613248U (ja) | タイミング信号抽出回路 | |
| JPH02262713A (ja) | クロックパルス発生回路 | |
| JPH01143405A (ja) | アナログ型周波数分周器 | |
| JPS60190018A (ja) | 周波数逓倍回路 | |
| JPS60190019A (ja) | 周波数逓倍回路 | |
| JPH06224753A (ja) | 送信装置 | |
| KR970058037A (ko) | 영상신호의 지연특성보정장치 | |
| JPS5915310A (ja) | 周波数変調回路 | |
| JPH04107010A (ja) | 位相同期発振回路 |