JPS6136382B2 - - Google Patents
Info
- Publication number
- JPS6136382B2 JPS6136382B2 JP53138676A JP13867678A JPS6136382B2 JP S6136382 B2 JPS6136382 B2 JP S6136382B2 JP 53138676 A JP53138676 A JP 53138676A JP 13867678 A JP13867678 A JP 13867678A JP S6136382 B2 JPS6136382 B2 JP S6136382B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- opening
- contact
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
この発明は多層配線を有する半導体装置に関す
るものである。従来半導体装置における配線や回
路素子の劣化や破壊を防止するために例えばシリ
コン（Si）の半導体基板上にアルミ（Ａ）によ
る二層配線パターンを形成する時、各々のＡ膜
の下に、予め、Ａ膜中に溶解する量のSiを蒸着
して、Ａ膜中へ供給するSi―Ａ構造が知られ
ているが、かかる構造は実現に際し、工程が複雑
になるため歩留りが悪くなる欠点があつた。さら
に上記の劣化や破壊を防止するために実施されて
いた半導体装置は、例えばSiの半導体基板上にＡ
による二層配線パターンを形成する時、一層Ａ
膜下に予め、一層Ａ膜中に溶解する量のSiを
蒸着して一層Ａ膜中に供給せしめてSi―Ａ構
造にしておき、一層Si―Ａ配線パターンがコン
タクトからスルホールを介して二層Ａ配線に接
続している時、該コンタクトと該スルホールをつ
なぐSi―Ａ配線形状をＡのSiへの拡散を防止
するために細長くしたり、又は曲りくねらせたり
する型状パターンになつていたため、マスクパタ
ーン型状を複雑にし、そのためチツプサイズが大
きくなる欠点があつた。
るものである。従来半導体装置における配線や回
路素子の劣化や破壊を防止するために例えばシリ
コン（Si）の半導体基板上にアルミ（Ａ）によ
る二層配線パターンを形成する時、各々のＡ膜
の下に、予め、Ａ膜中に溶解する量のSiを蒸着
して、Ａ膜中へ供給するSi―Ａ構造が知られ
ているが、かかる構造は実現に際し、工程が複雑
になるため歩留りが悪くなる欠点があつた。さら
に上記の劣化や破壊を防止するために実施されて
いた半導体装置は、例えばSiの半導体基板上にＡ
による二層配線パターンを形成する時、一層Ａ
膜下に予め、一層Ａ膜中に溶解する量のSiを
蒸着して一層Ａ膜中に供給せしめてSi―Ａ構
造にしておき、一層Si―Ａ配線パターンがコン
タクトからスルホールを介して二層Ａ配線に接
続している時、該コンタクトと該スルホールをつ
なぐSi―Ａ配線形状をＡのSiへの拡散を防止
するために細長くしたり、又は曲りくねらせたり
する型状パターンになつていたため、マスクパタ
ーン型状を複雑にし、そのためチツプサイズが大
きくなる欠点があつた。
本発明の目的は製造プロセスを簡単にし、又マ
スクパターン形状を簡単にしさらにチツプサイズ
を小さくせしめた半導体装置を提供することにあ
る。
スクパターン形状を簡単にしさらにチツプサイズ
を小さくせしめた半導体装置を提供することにあ
る。
本発明による半導体装置は複数個の電気的に絶
縁された素子領域をもつシリコン基板上を覆う第
１の絶縁被膜と第１の絶縁被膜に選択的に設けら
れたシリコン基板に達する第１の開孔部と第１の
絶縁被膜上に設けられた第１層目のSi―Ａ配線
と第１層目のSi―Ａ配線の表面を覆う第２の絶
縁被膜と、第２の絶縁被膜に選択的に設けられた
第１層目のSi―Ａ配線に達する第２の開孔部と
第２の絶縁被膜上に設けられた第２層目のＡ配
線とを有する半導体装置において、第１の開孔部
と第２の開孔部との間に位置する該シリコン基板
の電気的に不働な領域上の第１の絶縁被膜に該領
域のシリコン基板に達する第３の開孔部を設け、
該第３の開孔部で第１層目のSi―Ａ配線と上記
電気的に不働な領域とを接続させたことを特徴と
する。
縁された素子領域をもつシリコン基板上を覆う第
１の絶縁被膜と第１の絶縁被膜に選択的に設けら
れたシリコン基板に達する第１の開孔部と第１の
絶縁被膜上に設けられた第１層目のSi―Ａ配線
と第１層目のSi―Ａ配線の表面を覆う第２の絶
縁被膜と、第２の絶縁被膜に選択的に設けられた
第１層目のSi―Ａ配線に達する第２の開孔部と
第２の絶縁被膜上に設けられた第２層目のＡ配
線とを有する半導体装置において、第１の開孔部
と第２の開孔部との間に位置する該シリコン基板
の電気的に不働な領域上の第１の絶縁被膜に該領
域のシリコン基板に達する第３の開孔部を設け、
該第３の開孔部で第１層目のSi―Ａ配線と上記
電気的に不働な領域とを接続させたことを特徴と
する。
次に本発明について説明する。
次１図に示すように複数個の電気的に絶縁され
た領域をもつ半導体基板１上を第１の絶縁被膜２
で覆い、第１の絶縁被膜２に選択的に基板１に達
する第１の開孔部６を設け第１の絶縁被膜２上に
第１の開孔部６を覆う第１の導電被膜３パターン
を形成した後、第１の絶縁被膜２及び第１の導電
被膜３の表面を第２の絶縁被膜４で覆い第２の絶
縁被膜４に選択的に第１の導電被膜３に達する第
２の開孔部７を設け、第２の開孔部７を覆う第２
の導電被膜パターン５が設けられる。ここで第１
の開孔部６と第２の開孔部７の間に、該半導体基
板１上の他の領域から電気的に絶縁された領域１
０上の第１の絶縁被膜２に該領域１０の半導体基
板１に達する第３の開孔部９が形成される。第１
の開孔部６と第２の開孔部７との間に、該半導体
基板１上の他の領域から電気的に絶縁された領域
以外に、第１の絶縁被膜２に該領域の半導体基板
１に達する第３の開孔部８も必要に応じ設けられ
る。かかる構成によれば高温度で製造あるいは長
時間使用しても、第２の導電被膜５中に溶解して
いく半導体基板物質が、第３の開孔部から供給さ
れるため、回路素子を形成している第１の開孔部
６の下の半導体基板１はほとんど溶解していかな
くなりそのため素子の劣化や破壊が防止される。
た領域をもつ半導体基板１上を第１の絶縁被膜２
で覆い、第１の絶縁被膜２に選択的に基板１に達
する第１の開孔部６を設け第１の絶縁被膜２上に
第１の開孔部６を覆う第１の導電被膜３パターン
を形成した後、第１の絶縁被膜２及び第１の導電
被膜３の表面を第２の絶縁被膜４で覆い第２の絶
縁被膜４に選択的に第１の導電被膜３に達する第
２の開孔部７を設け、第２の開孔部７を覆う第２
の導電被膜パターン５が設けられる。ここで第１
の開孔部６と第２の開孔部７の間に、該半導体基
板１上の他の領域から電気的に絶縁された領域１
０上の第１の絶縁被膜２に該領域１０の半導体基
板１に達する第３の開孔部９が形成される。第１
の開孔部６と第２の開孔部７との間に、該半導体
基板１上の他の領域から電気的に絶縁された領域
以外に、第１の絶縁被膜２に該領域の半導体基板
１に達する第３の開孔部８も必要に応じ設けられ
る。かかる構成によれば高温度で製造あるいは長
時間使用しても、第２の導電被膜５中に溶解して
いく半導体基板物質が、第３の開孔部から供給さ
れるため、回路素子を形成している第１の開孔部
６の下の半導体基板１はほとんど溶解していかな
くなりそのため素子の劣化や破壊が防止される。
以下本発明の第２の実施例を第２図を参照して
詳細を説明する。
詳細を説明する。
本実施例はSi基板上にエピタキシヤル成長させ
た二層配線を有する半導体装置について示すもの
でエピ成長層中に形成した拡散層１１上のコンタ
クト１６を一層Si―Ａ配線１３で覆い、その一
層Si−Ａ配線１３が、スルホール１７を介して
二層Ａ配線１５に接続している時、コンタクト
１６とスルホール１７の間で、一層Si―Ａ配線
１３が覆つている領域で、コンタクト１８をもつ
他の絶縁層で囲まれた領域と電気的に接続された
絶縁層で囲まれた領域１９を設けることにより、
高温度で製造あるいは長時間使用しても、二層Ａ
配線中へ拡散していくSiはコンタクト１８の下
の領域１９から供給され、コンタクト１６の下の
回路素子からSiの拡散はほとんどなくなるため回
路素子の特性の劣化や破線が防止される。さら
に、二層がＡのみの配線となつているため、製
造工程は複雑さが解消され、そのため歩留りも向
上する。又、回路素子を形成しているコンタクト
部から二層Ａ配線中へのSiの拡散が無くなるた
め、配線パターン形状を大変シンプルな形状にで
きそのためのチツプサイズも小さくでき明らかに
従来の欠点も解消される。
た二層配線を有する半導体装置について示すもの
でエピ成長層中に形成した拡散層１１上のコンタ
クト１６を一層Si―Ａ配線１３で覆い、その一
層Si−Ａ配線１３が、スルホール１７を介して
二層Ａ配線１５に接続している時、コンタクト
１６とスルホール１７の間で、一層Si―Ａ配線
１３が覆つている領域で、コンタクト１８をもつ
他の絶縁層で囲まれた領域と電気的に接続された
絶縁層で囲まれた領域１９を設けることにより、
高温度で製造あるいは長時間使用しても、二層Ａ
配線中へ拡散していくSiはコンタクト１８の下
の領域１９から供給され、コンタクト１６の下の
回路素子からSiの拡散はほとんどなくなるため回
路素子の特性の劣化や破線が防止される。さら
に、二層がＡのみの配線となつているため、製
造工程は複雑さが解消され、そのため歩留りも向
上する。又、回路素子を形成しているコンタクト
部から二層Ａ配線中へのSiの拡散が無くなるた
め、配線パターン形状を大変シンプルな形状にで
きそのためのチツプサイズも小さくでき明らかに
従来の欠点も解消される。
又第３図に示すようにエピ成長中に形成した拡
散層２１上のコンタクト２６を、一層Si―Ａ配
線２３で覆いその一層配線２３がスルホール２７
を介して二層Ａ配線２５に導通している時コン
タクト２６下の拡散層２１の電位が最低電位の
時、コンタクト２６とスルホール２７の間で一層
Si―Ａ配線２３が覆つている領域で、エピ成長
層を絶縁層としている領域に、コンタクト２８を
開けることにより、上記実施例と同様、コンタク
ト２８下のSiが二層配線２５中へ拡散していくた
め、回転素子の特性の劣化や破壊が防止され、さ
らに上記実施例と同様に明らかに従来の欠点も解
消される。
散層２１上のコンタクト２６を、一層Si―Ａ配
線２３で覆いその一層配線２３がスルホール２７
を介して二層Ａ配線２５に導通している時コン
タクト２６下の拡散層２１の電位が最低電位の
時、コンタクト２６とスルホール２７の間で一層
Si―Ａ配線２３が覆つている領域で、エピ成長
層を絶縁層としている領域に、コンタクト２８を
開けることにより、上記実施例と同様、コンタク
ト２８下のSiが二層配線２５中へ拡散していくた
め、回転素子の特性の劣化や破壊が防止され、さ
らに上記実施例と同様に明らかに従来の欠点も解
消される。
次に第４図を参照して本発明の第４の実施例を
説明する。
説明する。
Si基板中へ拡散層を形成した３重拡散プロセス
をもつ半導体装置においてSi基板３０中に形成し
た拡散層３１上のコンタクト３６を、一層Si―Ａ
配線３３で覆い、その一層配線３３がスルホー
ル３７を介して二層Ａ配線３５に導通している
時、コンタクト３６とスルホール３７の間で一層
Si―Ａ配線３３が覆つている領域で、Si基板３
０と導通している基板と同タイプで他の拡散層と
電気的に絶縁された拡散層３９に接するコンタク
ト３８を設けることにより上記実施例と同様二層
Ａ配線３５中へ拡散していくSiはコンタクト３
８下より供給されるため回路素子の特性の劣化や
破壊が防止され、さらに実施例１と同様明らかに
従来の欠点も解消される。
をもつ半導体装置においてSi基板３０中に形成し
た拡散層３１上のコンタクト３６を、一層Si―Ａ
配線３３で覆い、その一層配線３３がスルホー
ル３７を介して二層Ａ配線３５に導通している
時、コンタクト３６とスルホール３７の間で一層
Si―Ａ配線３３が覆つている領域で、Si基板３
０と導通している基板と同タイプで他の拡散層と
電気的に絶縁された拡散層３９に接するコンタク
ト３８を設けることにより上記実施例と同様二層
Ａ配線３５中へ拡散していくSiはコンタクト３
８下より供給されるため回路素子の特性の劣化や
破壊が防止され、さらに実施例１と同様明らかに
従来の欠点も解消される。
又第５図に示すようにSi基板４０中に形成した
拡散層４１上のコンタクト４６を一層Si―Ａ配
線４３で覆い、その一層配線４３がスルホール４
７を介して二層Ａ配線４５に導通している時、
コンタクト４６下の拡散層４１の電位が最低電位
の時、コンタクト４６とスルホーン４７の間で、
一層Si―Ａ配線４３が覆つている領域で、Si基
板４０と導通している基板と同タイプの拡散層で
成り立つている領域上にコンタクト４８を有する
ことにより、実施例１と同様、二層Ａ配線４５
中へ拡散していくSiはコンタクト４８下より供給
されるため回路素子の特性の劣化や破壊が防止さ
れ、さらに実施例１と同様、明らかに従来の欠点
も解消される。
拡散層４１上のコンタクト４６を一層Si―Ａ配
線４３で覆い、その一層配線４３がスルホール４
７を介して二層Ａ配線４５に導通している時、
コンタクト４６下の拡散層４１の電位が最低電位
の時、コンタクト４６とスルホーン４７の間で、
一層Si―Ａ配線４３が覆つている領域で、Si基
板４０と導通している基板と同タイプの拡散層で
成り立つている領域上にコンタクト４８を有する
ことにより、実施例１と同様、二層Ａ配線４５
中へ拡散していくSiはコンタクト４８下より供給
されるため回路素子の特性の劣化や破壊が防止さ
れ、さらに実施例１と同様、明らかに従来の欠点
も解消される。
次に本発明の効果について説明する。
この発明によれば多層配線になつても製造プロ
セスは複雑にならず又一層配線パターンの形状を
複雑にする事なく、従つてチツプサイズも小さく
でき、そして高温度で製造あるいは長時間使用し
ても回路素子は特性が劣化したり破壊することは
ない。なお最近は浅い接合をもつ小さな素子にす
る事で集積度を上げる傾向が著しい。この発明に
より高い集積度をねらう半導体装置に、より大き
な効果を期待できることは明らかである。この発
明の技術的範囲は上記実施例に限定されるもので
なく、この発明の権利は特許請求の範囲に示す装
置に及ぶ。
セスは複雑にならず又一層配線パターンの形状を
複雑にする事なく、従つてチツプサイズも小さく
でき、そして高温度で製造あるいは長時間使用し
ても回路素子は特性が劣化したり破壊することは
ない。なお最近は浅い接合をもつ小さな素子にす
る事で集積度を上げる傾向が著しい。この発明に
より高い集積度をねらう半導体装置に、より大き
な効果を期待できることは明らかである。この発
明の技術的範囲は上記実施例に限定されるもので
なく、この発明の権利は特許請求の範囲に示す装
置に及ぶ。
第１図ないし第５図は本発明の第１ないし第５
の実施例を示すそれぞれ断面図である。 １，３０，４０……半導体基板、２，１２，２
２，３２，４２……第１絶縁被膜、３，１３，２
３，３３，４３……第１導電被膜、４，１４，２
４，３４，４４……第２絶縁被膜、５，１５，２
５，３５，４５……第２導電被膜、６，１６，２
６，３６，４６……第１開孔部、７，１７，２
７，３７，４７……第２開孔部、８，９，１８，
２８，３８，４８……第３開孔部、１０，１９，
３９……半導体基板上の他の領域から電気的に絶
縁された領域、１１，２１，３１，４１……回路
素子を形成している、第１開孔部を有している領
域の拡散層。
の実施例を示すそれぞれ断面図である。 １，３０，４０……半導体基板、２，１２，２
２，３２，４２……第１絶縁被膜、３，１３，２
３，３３，４３……第１導電被膜、４，１４，２
４，３４，４４……第２絶縁被膜、５，１５，２
５，３５，４５……第２導電被膜、６，１６，２
６，３６，４６……第１開孔部、７，１７，２
７，３７，４７……第２開孔部、８，９，１８，
２８，３８，４８……第３開孔部、１０，１９，
３９……半導体基板上の他の領域から電気的に絶
縁された領域、１１，２１，３１，４１……回路
素子を形成している、第１開孔部を有している領
域の拡散層。
Claims (1)
- １ 複数個の電気的に絶縁された素子領域をもつ
シリコン基板上を覆う第１の絶縁被膜と第１の絶
縁被膜に選択的に設けられたシリコン基板に達す
る第１の開孔部と第１の絶縁被膜上に設けられた
第１層目のSi―Ａ配線と第１層目のSi―Ａ配
線の表面を覆う第２の絶縁被膜と、第２の絶縁被
膜に選択的に設けられた第１層目のSi―Ａ配線
に達する第２の開孔部と第２の絶縁被膜上に設け
られた第２層目のＡ配線とを有する半導体装置
において、第１の開孔部と第２の開孔部との間に
位置する該シリコン基板の電気的に不働な領域上
の第１の絶縁被膜に該領域のシリコン基板に達す
る第３の開孔部を設け、該第３の開孔部で第１層
目のSi―Ａ配線と上記電気的に不働な領域とを
接続させたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13867678A JPS5565446A (en) | 1978-11-10 | 1978-11-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13867678A JPS5565446A (en) | 1978-11-10 | 1978-11-10 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5565446A JPS5565446A (en) | 1980-05-16 |
| JPS6136382B2 true JPS6136382B2 (ja) | 1986-08-18 |
Family
ID=15227497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13867678A Granted JPS5565446A (en) | 1978-11-10 | 1978-11-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5565446A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422188U (ja) * | 1990-06-08 | 1992-02-24 | ||
| JPH0498381U (ja) * | 1991-01-17 | 1992-08-25 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900005354B1 (ko) * | 1987-12-31 | 1990-07-27 | 삼성전자 주식회사 | Hct 반도체 장치의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53103383A (en) * | 1977-02-22 | 1978-09-08 | Toshiba Corp | Semiconductor device |
-
1978
- 1978-11-10 JP JP13867678A patent/JPS5565446A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0422188U (ja) * | 1990-06-08 | 1992-02-24 | ||
| JPH0498381U (ja) * | 1991-01-17 | 1992-08-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5565446A (en) | 1980-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3456335A (en) | Contacting arrangement for solidstate components | |
| JPS6321351B2 (ja) | ||
| US3849270A (en) | Process of manufacturing semiconductor devices | |
| KR970018416A (ko) | 도트 패턴이 없는 다중층 배선 구조를 갖는 반도체 집적회로장치 및 그 제조공정 | |
| US4185294A (en) | Semiconductor device and a method for manufacturing the same | |
| JPS6136382B2 (ja) | ||
| KR920018849A (ko) | 반도체장치 및 그의 제조방법 | |
| US4017769A (en) | Integrated circuits and method of producing the same | |
| US3825453A (en) | Method of preventing a chemical reaction between aluminum and silicon dioxide in a semiconductor device | |
| JPS5887848A (ja) | 半導体装置 | |
| JPS6140133B2 (ja) | ||
| JP2799731B2 (ja) | 半導体装置の製造方法 | |
| KR950011982B1 (ko) | 전도물질 패드를 갖는 반도체 접속장치 및 그 제조방법 | |
| JPS59208750A (ja) | 半導体装置の配線構造 | |
| KR930020639A (ko) | 반도체 장치 및 그 제조방법 | |
| JPH0685093A (ja) | 半導体集積回路の製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPS5915094Y2 (ja) | 多層印刷配線板 | |
| JP2551077B2 (ja) | 半導体集積回路装置 | |
| JPS6141138B2 (ja) | ||
| JPS6037749A (ja) | 配線層の形成方法 | |
| JPS60180143A (ja) | 半導体装置 | |
| JPS6320845A (ja) | 半導体集積回路 | |
| JPS606098B2 (ja) | 半導体集積回路 | |
| JPS5877248A (ja) | 半導体装置 |