JPS6137625B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子写真複写機の制御にかかり、特に
複写制御だけでなく感光体の交換も含めた制御を
１つの制御素子にて遂行するようにした電子写真
複写機に関する。一般に電子写真複写機等にあつ
ては、各所に一連の複写動作を検知するための、
例えばマイクロスイツチ等を設け、このマイクロ
スイツチの動作状態により各種の複写工程を行う
ための機構等を制御するようにしている。

ここで、静電複写動作を簡単に説明すれば、導
電層の上面に光導電層を形成した感光体を用い、
この感光体の光導電層に均一に帯電を行う。上記
かかる感光体の光導電層に光像を露光させること
でその表面には光像に対応した静電荷潜像が形成
される。その後、上記静電荷潜像は可視像にすべ
く現像部にてトナーが塗布されて可視像化され
る。そして、給送されてくる普通紙を感光体に密
着させ、トナー像を上記普通紙に転写し、かかる
普通紙を定着部に送り、転写されたトナー像を定
着させ、出口に送り出すようになつている。

上記のものは一般的な乾式の複写機である。

ここで、複写工程即ち、帯電、露光、現像、転
写、定着等の各工程の制御であるが、先にも述べ
た如く各所に紙の給送状態又は感光体ドラムの回
転位置等を検知するマイクロスイツチ等を適宜配
置し、このマイクロスイツチの動作状態により各
制御を行うようにしている。

上記制御回路として、TTL−ICを多数接続し
上記スイツチ群の動作状態により、例えば帯電を
行わせるものであれば制御回路より帯電部制御信
号を出力し、ドライバー回路を介して帯電部が作
動するようにしている。

又、画像を形成するための感光体は、一定枚数
の複写後、新しいものと交換される。この場合、
感光体交換を制御する制御回路は、上記の複写制
御を行う制御回路とは別個に設けられている。従
つて、複写制御回路及び交換制御回路を含めた、
複写機全体としての回路構成は、非常に複雑にな
つていた。

一方、複写機は紙のジヤムを検出した場合の出
力信号を含めて、各検出信号、即ち、制御を行う
ための電気信号とメカ出力に変える手段として、
ソレノイドが用いられている。これ等ソレノイド
を含めて複写機全体としては、電子制御回路に対
する雑音源となる。又、配線が複雑でしかもかな
りの線長を要することは電子的に雑音源の影響を
受けやすいことは明らかである。しかも複写機自
体は、感光体の回転ドラムに同期して各種動作、
例えば帯電、露光、又は原稿台の移動等が成され
るが、制御回路は非同期に入るスイツチ群からの
動作状態の信号により制御を行うようにしてお
り、対雑音性には本質的に弱い一面があつた。

従つて、複写制御が実行されているにもかかわ
らず、ソレノイドの作用時のノイズにより、感光
体交換制御回路が動作し、感光体交換制御が合わ
せて行われることにもなる。又、逆に感光体交換
制御時に、複写動作が同時に実行されることもあ
る。

そこで本発明は、複写制御及び感光体交換制御
を同一制御手段を用いて、択一的に選択制御する
ものである。尚、複写機は、複写時間及び感光体
の交換時間等の制御時間が充分長く、スイツチ群
等の判別を並列的に行なわなくとも、時間が許す
限り直列的に動作状態を判別できる。このことは
余分な配線を省けることになり、上述した対雑音
性に余裕度が増す効果は大きくなる。

このことを実現するために、本発明は例えば１
チツプ、１パツケージのMOS−FET使用のROM
−RAM方式のマイクロプロサーを用いて複写制
御及び感光体交換制御を行うものである。

上記マイクロプロセツサーは細分化されたデイ
ジタル制御、演算回路をリードオンリーメモリー
（Read Only Memory、ROM）に記載されたイ
ンストラクシヨン群によつて、リード ライト
メモリ（Read Write Memory、RAM）との相互
伝送も含めて動作させる様にした処理装置であ
る。

複写機にマイクロプロセツサーを有効に活用で
きたのは先にも簡単に述べたが、一連の複写機の
制御時間は充分長いため、プロセツサーのもつ処
理時間に対する欠点を充分補うことができ、非常
に適した活用が成される。

特に、MOS−FETを用いることで、TTLに比
べて消費電力が格段に少なくてすむ上、集積度も
向上するので効率的に使用できる。

又、複写機の制御にマイクロプロセツサーを利
用することにより、電子制御回路の大幅な小型化
即ち、従来の制御回路がこのマイクロプロセツサ
ー１つで済み、部品点数の大幅な低減による信頼
性、サービス性の向上、更に外来ノイズによる影
響の防止、複写機の各種状態例えばマイクロスイ
ツチ群の検知状態の確認を行う上で、直列制御を
行うので、相互配線の低減ができる。更に、将来
予測される周辺装置、仕様の変更においては、マ
イクロプロセツサー自体のROMの修正で対応す
ることができ従来の制御方式を用いた複写機と比
べ簡単に大幅な改善を行うことができその成果も
大きい。

以下本発明である、複写機の制御をマイクロプ
ロセツサーにより行うように成したものを順次詳
細に説明する。

まず、本発明にかかる複写機の構成を説明して
おく。第１図において、図中、１は軸２を中心と
して一定速度で矢印方向に回転される回転ドラム
であり、該ドラム１はその外周面にマスターペー
パ即ち、表面を光導電体で形成し、その裏面を導
電体層で構成された感光体３が着脱自在に装着さ
れる。上記感光体３は図示していないがその先端
部を回転ドラム１の周面に装着された押え爪にて
押えられドラム１の外周面に固定されている。又
上記感光体３の変換時、上記押え爪が開き、古い
感光体が外部即ち出紙口５に搬送され、新しい感
光体３が感光体挿入口４より挿入され、その先端
部が押え爪にて押えられ固定される。この動作は
上記ドラム１の回転に連動して自動的に行われ
る。上記感光体３が挿入されたのを検知するのが
感光体挿入口４の近くに設けられたマイクロスイ
ツチMS₇で、このスイツチMS₇がONすれば後に
説明するが、感光体３の交換サイクルに移り、感
光体の交換が実行される。上記感光体３の自動交
換については、この種の装置で従来から開発され
て公知の機構により実施されており説明は省く。
上記回転ドラム１附近には感光体３の表面に原稿
に対応した像を形成すべく各種装置が設けられて
いる。図中６は感光体３の表面に均一に帯電を行
うための帯電器である。該帯電器６は第２図の回
路図に示す如き帯電用高圧発生部CHVUが通電さ
れることで高圧が発生し、この高圧にて感光体３
の表面が均一帯電される。この時の通電は帯電用
リレーに通電し、その接点CHVR−ａが閉じるこ
とで実行される。

７は露光部にして、帯電された感光体３に光像
を照射し静電荷潜像が形成される。この露光は複
写原稿が載置された原稿台８の透明ガラス面を照
明装置９にて照射し、その反射光を光学系１０を
介して行つている。

ここで、原稿台８は回転ドラム１と同期して移
動すべく成つている。即ち、回転ドラム１の感光
体が露光部７に来るのと同時に原稿台８の移動が
開始され、この時の移動速度は、回転速度（ドラ
ム１の周速度）と当然等しい。

１１は上記静電荷潜像を可視像化するための現
像装置にて、静電荷潜像の形成部にトナーを付着
させトナー像を形成する。

１２は上記トナー像を転写紙１３に転写するた
めの転写用の帯電器である。上記転写紙１３は給
紙ローラ２０により自動給紙され、第１ローラ２
１にて複写機内部に搬送され、各ローラを介して
回転ドラム１の回転に同期して給送されるべく成
つており、人紙部に設けられたペーパーストツパ
１４にて一旦給紙が停止される。この入紙状態を
検知するのが人紙部に設けられたマイクロスイツ
チMS₁であり、このマイクロスイツチMS₁が人紙
を検知している状態で、回転ドラム１がある位置
まで回転すれば、上記ストツパ１４が開き転写紙
１８が給送され、タイミングよく上記回転ドラム
１と同期し、トナー像が形成された感光体３と密
接される。そして、転写用の帯電器１２にて帯電
され、転写紙１３にトナー像が転写される。又、
１５は上記トナー像が転写され、ドラム１の感光
体３に密接された転写紙１３を感光体３より剥離
するための装置である。

転写紙１３は感光体３より剥離されると、剥離
装置１５において空気吸引力（矢印で方向を示し
た）により搬送ベルト１５ａに吸着され次工程に
送られる。上記転写紙１３が剥離されたのを検知
するのが剥離装置１５近傍に設けたマイクロスイ
ツチMS₂である。

ここで、上記転写紙１３に転写されたトナー像
はまだ不安定な状態で、転写紙１３に完全に定着
されておらず、トナーの定着を行う必要がある。
これはかかる転写紙１３が剥離装置１５の搬送ベ
ルト１５ａにて搬送され、定着部１６に送られ、
トナー像が定着される。

上記トナー定着部１６は熱源となるヒータラン
プHLを設けており、この熱源にて熱定着を行つ
ている。又、定着部１６におけるトナー定着を行
うためには最適温度範囲があり、この温度以上に
上昇しないとコピー動作が実行されない。上記温
度は約300℃程度である。また、定着部１６の転
写紙の受台１７は電源投入時に実線で示す位置に
あり、電源開成時には点線で示す位置にある。こ
の状態を検知するのがマイクロスイツチMS₈であ
る。この受台１７を電源が供給されなくなると点
線で示す如く移動させるのは、例えば定着部１６
で転写紙のジヤムが発生した場合電源部が開成さ
れ、この時、定着部１６での転写紙１３の発火等
を防ぐためにヒータランプHLより遠ざけてお
り、又上記転写紙１３の除去を容易にしている。

上記定着部１６内を搬送される転写紙１３は送
り出しローラ２２の回転で出紙口５より搬出され
る。この出紙を検知するのが出紙口５の近くに設
けたマイクロスイツチMS₃である。尚、２３はス
リツプローラジヤムを検知するためのもので、ロ
ーラ２３ａを駆動ローラとし２３ｂを従動ローラ
としており、該ローラ２３ｂは転写紙１３が正常
に搬送されていれば駆動ローラ２３ａの回転が伝
達され、正常に搬送されていない、例えば、ジヤ
ムが発生すれば回転が伝達されないようになつて
おり、ジヤムの検知を行うようにしている。

一方、図中１８は転写紙１３の除電を行う除電
器にして、他の帯電器６及び１２とは違い交流コ
ロナ放電にて除電を行うようにしている。又、感
光体１３は図には示していないがヒータランプ
HLからの光線にて除電され、クリーナーブラシ
１９にてその表面が清掃されて、次の静電潜像形
成に備えられる。

ここで、上記除電器１８及び転写用の帯電器１
２は共に、高圧発生部THVUが通電されること
でコロナ放電により除電及び転写のための帯電を
行うようになつており、また上記高圧発生部
THVUの通電は制御回路からの制御信号により
リレーをONしその接点THVR−ａの閉成時に実
行される。

更に原稿台８は回転ドラム１が所定の回転位置
に達する動作に同期して移動（フイード）を開始
し又、所定長さの移動を越えれば（以下オーバラ
ンと称す）元の位置に復帰すべく制御される。そ
こで上記原稿台８の初期の停止位置を検知するの
が原稿台８の移動により連動する作動片８ａに対
向して設けられたマイクロスイツチMS₄で、原稿
台８のオーバランを検知するのがマイクロスイツ
チMS₄と相対して設けられたマイクロスイツチ
MS₅である。

本発明は上述の如く成した一般的な複写機にお
ける、各種機構の制御、例えば回転ドラム１の駆
動原稿台８のフイード及びリターン、転写紙の搬
送及び帯電器６，１２、及び除電器１８等を１チ
ツプからなるマイクロプロセツサーにより制御す
るものである。尚、第１図に示す如き構成された
複写機の一連の動作を簡単に説明しておく。

まず、電源スイツチMSWを投入すればメイン
モータMMが回転する。又、パワーリレーの接点
PR−ａ及びｂ（第２図参照）が閉成され、ヒー
タランプHL₂，HL₃を点灯させて、定着部１６の
温度を上昇させ、規定温度以上に達すればコピー
可なる表示が成される。そこで、プリントスイツ
チPSWを押圧すれば回転ドラム１が回転しそれ
に同期して各マイクロスイツチの動作状態により
各種機構が作用する。従つて、回転ドラム１があ
る位置に達すれば、照明装置９の光源用ランプ
CLが点灯し、各帯電器にて感光体３の表面が帯
電され、且つ原稿台８が移動を開始する。一方マ
イクロスイツチMS₁が入紙を検知していれば上記
ドラム１の回転に同期してペーパストツパ１４が
開き、搬送ローラ２１にて転写紙１３が搬送され
る。

一方、感光体３は露光部７で静電荷潜像が形成
されこの潜像が現像装置１１にてトナー像となり
次工程の転写部へ送られる。かかる感光体３に搬
送されてくる転写紙１３がタイミングよく密接さ
れ、転写用の帯電器１２にて、トナー像が転写紙
１３に転写される。その後、トナー像が転写され
た転写紙はドラム１の感光体３より剥離され、剥
離装置１５において、空気吸引力により搬送ベル
ト１５ａに吸着されると共に除電器１８にて除電
され、ヒータランプELを内蔵した定着部１６に
搬送される。そして、上記転写紙１３は定着部１
６内を搬送され送り出しローラー２２にて出紙口
５より外部に搬出される。

一方、ドラム１の回転により感光体３の表面は
定着部１６のヒータランプHLからの光線により
除電され、且つクリーナブラシ１９を通り除電及
び清掃がなされ次の静電荷潜像を形成するために
備えられる。更に原稿台８はオーバラン状態で、
その状態がマイクロスイツチMS₅にて検知されリ
ターンされ元の停止位置に戻ればそれを検知する
スイツチMS₄が働き、停止する。又、回転ドラム
１も最初の停止位置で停止する。この場合コピー
枚数が一枚であり、複数枚の場合上述の動作が何
度か繰り返され所定枚数のコピーを行つた後に、
コピー動作が停止する。例えば複数枚のコピーを
行う場合、マルチコピーダイアルを設けこのダイ
アルが０になつた時点でコピー動作を停止するも
ので、それを検知するのが上記マルチコピーダイ
ヤル部に設けたマイクロスイツチMS₆である。

以上の如く動作し複写を行う訳で本発明の制御
はマイクロプロセツサーにて行つている。第３図
は本発明における複写機の制御ブロツク図であ
る。第３図において、３０は１チツプ１パツケー
ジから成るマイクロプロセツサー（以下制御素子
と称す）であり、この制御素子３０からの制御信
号３１にてドライバー回路３２を介して複写動作
にかかるソレノイド、リレー等に通電（以下通電
された時を“ON”、通電されない時を“OFF”
として記載する。）を行う。例えばドラムフイー
ドクラツチDFCをONすれば回転ドラム１が回転
を開始する。この各種ソレノイド、リレー等の制
御を行うために、ドラム１の回転に伴つた複写動
作の同期信号３３を制御素子３０に入力し、その
同期信号３３により、第１図で説明した各種複写
動作を検知するマイクロスイツチ群３４の検知状
態を確認する信号３５（以下ストローブ信号と称
す）を制御素子３０より導出する。このストロー
ブ信号３５をスイツチ群等に与えその出力を制御
素子３０が入力することで各マイクロスイツチが
今どのような状態であるかが確認される。この時
の確認状態と上記同期信号３３とを合わせて制御
素子３０より上述の如き制御信号３１を出力し、
複写機の複写制御を行う。

上記制御素子３０に入力する同期信号３３は回
転ドラム１の回転により信号発生部３７より発生
させている。つまり同期信号発生部３７は第１図
に示す如き回転ドラム１の軸２と同一軸上に設け
た第４図に示す円板２４に外周縁にスリツトPa
を内周部にスリツトPbを設け、該スリツトを介
して夫々に発光、受光素子から成る光電変換装置
を配置して構成される。従つて、ドラム１の回転
に同期した信号３３が同期信号発生部３７より出
力される。尚、第４図において矢印で示す位置が
回転ドラム１の初期状態の停止位置である。又、
この状態でスリツトPa−０、Pb−１を介して同
期信号を得ている。又、図中３８は制御素子３０
を初期状態に設定するための信号発生源で複写機
の電源投入時に上記制御素子３０が初期状態に設
定される。

３９は定着部１６における温度を制御する部分
で２本のヒータランプHL₂，HL₃を制御すること
で上記温度を一定に保つようにしたWTLレベル
コントロール回路である。この回路からの出力は
制御素子３０に入力されるが、回路３９からの出
力が論理値“１”であれば定着部１６の温度は規
定値に達しており、論理値“０”であれば規定値
以下として制御素子３０に入力されるように成つ
ている。

更に４０はスリツプローラジヤムを検知する回
路である。即ち、第１図で説明したローラ２３の
動作に異常が生じればそれを検知して制御素子３
０にその状態の信号を入力するようになつてい
る。要するに論理値“１”であればジヤム状態を
検知した信号であり、論理値“０”であれば正常
に動作している信号である。

第３図に示すブロツク図の動作を簡単に説明す
ると、第２図に示す電源スイツチMSWを閉成す
ることによりメインモータMMが回転し、同時に
信号発生源３８からの信号を入力することで制御
素子３０は初期状態に設定される。その後ドラム
及び原稿台８は夫々回転、移動して停止位置で止
まる。今、WTL回路３９からの信号が“１”で
あれば、プリントスイツチPSWを押すと、制御
素子３０より制御信号３１が出力されドライバー
回路３２を介してドラムフイードクラツチDFC
がONし、回転ドラム１が回転する。このドラム
１の回転により同期信号３３が制御素子３０に入
力される。そこで制御素子３０はストローブ信号
３５を導出し各マイクロスイツチ等の動作状態を
確認し、その時の制御信号３１をドライバー回路
３２へ出力する。上記制御信号３１によりドライ
バー回路３２を介してソレノイド又はリレー等が
ONし帯電又は原稿台移動の制御がなされ複写動
作が順次実施される。

次に本発明の要旨である制御素子３０について
説明する。制御素子３０は読み出し用のリード・
オンリー・メモリ部（以下ROMと称す）、読み出
し、書き込み用のリード・ライト・メモリ部（以
下RAMと称す）、演算制御用のアキユムレータ
部、入出力部、タイミングを採るためのクロツク
発生部及び電源入力部とから成つている。第５図
は制御素子３０の内部構造を示すブロツク図であ
り、ROM４１は出力８ビツトのパラレルでI₁〜I₈
の信号で構成されるインストラクシヨンを記憶し
ており、64語（ステツプ）を１つの区切りとして
P₀ページからP₁₃ページの構成となつている。

即ち本発明における複写機の制御を行うために
必要となる各種インストラクシヨンをROM４１
に記憶させており、この記憶させたインストラク
シヨンを順次読み出し、読み出したインストラク
シヨンを構成する信号I₁〜I₈を後に説明するが各
制御回路に入力すると共に、この制御回路の論理
処理にて制御素子３０の外部へ制御信号等の信号
を導出するようにしている。

もつと詳しく説明すれば上記ROM４１の制御
部としては各ページにおける任意のステツプをア
ドレスするための６ビツト構成のカウンタPLを
有し、このカウンタPLはジヤンプ指令のインス
トラクシヨンがROMより出力される以外は１ス
テツプづつカウントアツプしていくようになつて
いる。又、P₀ページからP₁₃ページまでの任意の
ページをアドレスするための４ビツト構成のカウ
ンタPuを有している。このカウンタPuは上記カ
ウンタPLとは違いカウンタ内容はジヤンフイン
ストラクシヨン時にその内容を変える。カウンタ
PLからのアドレス信号はデコーダ４２を介し
て、ROM４１の任意のステツプをアドレスする
もので、これによつてROM４１よりP₀ページか
らP₁₃ページまでの同一ステツプの全てのインス
トラクシヨンが出力され、ゲート回路４３に入力
される。このゲート回路４３はページをアドレス
するカウンタPuからの信号がデコーダ４５を介
して入力されることで、任意のページのインスト
ラクシヨンのコード信号I₁〜I₈が出力される。こ
の出力されたインストラクシヨンのコード信号I₁
〜I₈は、該インストラクシヨンを解読するインス
トラクシヨンマトリクスROM４４に転送され
る。このインストラクシヨンマトリクスROM４
４は、読み出されたインストラクシヨンを処理す
る各制御部の論理回路の開閉制御、即ち入力条件
となるマイクロオーダを出力する。これは、マイ
クロプロセツサーの一つの特徴である。

上記カウンタPL，Puはインストラクシヨンに
より、任意のステツプへジヤンプする時以外、イ
ンストラクシヨン実行後、カウンタPLが現在の
状態に１つカウントアツプし、カウンタPuがそ
のままの状態で維持され、順次ROM４１に書き
込まれたインストラクシヨンを読み出すようにし
ている。一方、スタツクレジスタSLとSuとを有
しており、カウンタPLとPuと同じビツト構成か
ら成つている。即ち、上記ジヤンプ指令を示すイ
ンストラクシヨンがROM４１より読み出される
と、現在実行中のカウンタPLのカウント内容に
１つカウントアツプされた内容がスタツクレジス
タSLに、カウンタPuの内容がそのままスタツク
レジスタSuに記憶される。そしてジヤンプ先を
ジヤンプインストラクシヨンからカウンタPL，
Puに記憶させ、この状態で上述の如くインスト
ラクシヨンを実行すると共に、カウンタPLの内
容が順次カウントアツプされ順次インストラクシ
ヨンが読み出される。その後ジヤンプ先から元に
戻るインストラクシヨンがROM４１より読み出
されると、スタツクレジスタSL，Suの内容がカ
ウンタPL，Puに移され、ジヤンプインストラク
シヨンが読み出されたステツプから１ステツプ、
カウントアツプした状態に戻る。

以上がROM４１の概要である。

次にROM４１に書き込まれるインストラクシ
ヨンを第６図に示している。第６図において、
ROM４１のアドレスを制御するインストラクシ
ヨンにはTR₁，TR₀，SSR，RTN，RTN₁があ
る。ここで、ROM４１はサブルーチンページを
P₀，P₁，P₂，P₃と予め決めているが、全てのペー
ジをメインルーチンとして使用することも可能で
ある。上記SSRはメインルーチン時において、こ
のインストラクシヨンがROM４１により読み出
されるとインストラクシヨンのコード信号I₁〜I₄
をスタツクレジスタSuに転送するインストラク
シヨンである。このSSRのコードを第６図に示す
如く、I₈〜I₁は「0111××××」である。該コー
ドをインストラクシヨンマトリクスROM４４に
入力することで、SSRのインストラクシヨンを処
理するための上述のカウンタPL，Pu、スタツク
レジスタSL，Su等各種論理回路の入力条件とな
るマイクロオーダが出力される。このことから
スタツクレジスタSuの論理回路を第７図に示す
如く、マイクロオーダがアンドゲート１０６ａ
〜１０９ａに入力され、このアンドゲード１０６
ａ〜１７９ａが有効となり、オアゲート１０６〜
１０９を介してI₁〜I₄が、夫々スタツクレジスタ
Su₁〜Su₄に入力される。

TR₀は、メインルーチン時では、インストラク
シヨンコードI₁〜I₆の内容で同一ページ内の０〜
63ステツプへジヤンプするインストラクシヨンで
ある。この時のコードは「10××××××」であ
り、これによりインストラクシヨンマトリクス
ROM４４よりマイクロオーダが出力される。
即ち第８図において、インストラクシヨンコード
I₈が“１”であることからアンドゲート７１ａ〜
７６ａが有効状態となり、コードI₁〜I₆の内容が
オアゲート７１〜７６を介してカウンタPL₁〜
PL₆に入力されその内容が上記コードI₁〜I₆に示
す内容に変更され、このコードI₁〜I₆で示す内容
のステツプをアドレスする訳である。

又、スタツクレジスタSuにデータが記憶され
ていると、その内容がカウンタPuに転送され、
任意のページへジヤンプする。これはSSRとTR₀
とで複合インストラクシヨンを構成しており、ま
ずSSRが読み出されると、スタツクレジスタSu
にI₁〜I₄の内容が転送され、次にTR₀が読み出さ
れると上記スタツクレジスタSuの内容がカウン
タPuに転送されると共に、カウンタPLにI₁〜I₆の
内容が入力されることで、任意のページのカウン
タPLで指定するステツプへジヤンプする訳であ
る。

次にTR₁はメインルーチン時でこのインストラ
クシヨンが読み出されるとサブルーチンへのジヤ
ンプを行うインストラクシヨンである。この時サ
ブルーチンP₀ページへジヤンプする。この場合コ
ードI₈〜I₁は「11××××××」でありマイクロ
オーダは出力されない。まず第１０図において、
カウンタPL₁〜PL₆の内容が加算器４６により１
ステツプカウントアツプされ、スタツクレジスタ
SL₁〜SL₆に転送される。I₈＝I₇＝“１”であるこ
とから後に説明するがクロツクC₁のタイミング
でカウンタPL₁〜PL₆の内容に１ステツプカウン
トアツプされたものがスタツクレジスタSL₁〜
SL₆に転送される。又、第７図において、マイク
ロオーダが出力されないためアンドゲート１０６
ｂ〜１０９ｂが有効となりカウンタPu₁〜Pu₄の
内容がスタツクレジスタSu₁〜Su₄に転送され
る。一方、カウンタPu₁〜Pu₄には信号が入力さ
れず、該カウンタPu₁〜Pu₄は全て“０”となり
サブルーチンページであるP₀ページを指定する。
更に、第８図において、コードI₈が“１”である
のでI₁〜I₆の内容がカウンタPL₁〜PL₆に転送さ
れ、P₀ページのI₁〜I₆内容のステツプを指示す
る。

又、RTNはサブルーチンからメインルーチン
へ戻るためのインストラクシヨンで、前記インス
トラクシヨンTR₁でサブルーチンにジヤンプした
次のステツプへ戻る。即ち、サブルーチン時にお
いて、RTNが読み出されると、サブルーチンジ
ヤンプを行つた次のステツプを指示するような
Pu，PL各カウンタの内容にする。サブルーチン
ジヤンプを行うインストラクシヨンTR₁が読み出
された場合、カウンタPuの内容がスタツクレジ
スタSuに移されており、一方カウンタPLの内容
がスタツクレジスタSLに１ステツプカウントア
ツプされて移されている。そのためスタツクレジ
スタSuの内容をカウンタPuに、スタツクレジス
タSLの内容をカウンタPLに移せばよいことが理
解できるであろう。このRTNのインストラクシ
ヨンのコードは“01011110”であり、マイクロオ
ーダは、が導出される。

すなわち第９図において、アンドゲート８９
ａ，９０ｈ，９１ａ，９２ａが有効となり、オア
ゲート８９、アンドゲート９０、オアゲート９
１，９２を介して、スタツクレジスタSu₁〜Su₄
の内容がカウンタPu₁〜Pu₄に夫々転送される。
ここで、図中ACLは電源投入時にある一定時出
力される第３図で説明した電源投入時の信号発生
源３７からの信号である。即ち、該信号が入力部
ACLに入力された状態でカウンタPu₁は“１”
Pu₂は“０”、Pu₃は“１”、Pu₄は“１”となり
ROM４１のP13ページが指定される。RTN₁は上
記インストラクシヨンRTNと同様サブルーチン
からメインルーチンに戻るものであり、且つTR₁
のインストラクシヨンによりサブルーチンへジヤ
ンプしたステツプの次のステツプに書き込まれて
いるインストラクシヨンをスキツプする。即ち
TR₁のインストラクシヨンのステツプから２ステ
ツプ目のインストラクシヨンが導出され実行され
る。これは次のステツプのインストラクシヨンを
スキツプさせるためのフリツプフロツプＪの出力
信号がインバータを介してゲート回路４３に入力
されており上記フリツプフロツプＪがセツトして
いれば次のステツプのインストラクシヨンがスキ
ツプされる。従つてRTN１が読み出されると、
フリツプフロツプＪがセツトされTR１のインス
トラクシヨンによりサブルーチンへジヤンプした
ステツプの次のインストラクシヨンがスキツプさ
れる。

以上の如く、ROM４１の制御が行われ、ROM
４１に書き込まれたインストラクシヨンが読み出
されると、かかるインストラクシヨンを処理する
各種論理回路の入力条件となるマイクロオーダが
出力される。このマイクロオーダの出力により、
読み出されたインストラクシヨンが処理され、後
に詳細するが複写機の制御を行うための制御信号
が出力部より導出される訳である。

次に制御素子３０内のRAM５０について説明
する。RAM５０の制御部としてはROMと同様に
任意語（ステツプ）をアドレスするための４ビツ
ト構成のカウンタBLを有し、このカウンタBLは
インストラクシヨンによつてそのカウント内容が
変えられるように成つている。しかし、上記イン
ストラクシヨンがカウンタBLの内容を変えるも
のでない場合、上記カウンタBLはその内容を常
に保持している。又、RAM５０のブロツク０〜
３の任意のブロツクをアドレスする２ビツト構成
のカウンタBuとを有し、カウンタBLと同様ROM
４１より読み出されたインストラクシヨンが上記
カウンタBuの内容を変えるもの以外はその内容
を維持している。

上記カウンタBLの出力はデコーダ５１に入力
され、デコーダ５１の出力によりRAM５０の同
一ステツプのブロツク０〜３の任意語がアドレス
され、アドレスされている任意語がゲート回路５
３を介して入出力可能となる。又、カウンタBu
の出力はデコーダ５４に入力され、デコード出力
によりRAM５０のブロツク０〜３の内、選択さ
れた任意のブロツクのゲート回路５３のゲート部
が有効となる。従つて、カウンタBL及びBuの出
力によりRAM５０の１つのブロツク中の任意ス
テツプが入出力可能となる。

又、入出力信号は４ビツトのパラレルでゲート
回路５３を介して入出力される。即ち、入力信号
M₁I〜M₄IはカウンタBuにてアドレスされる任意
のブロツク中のカウンタBLにてアドレスされる
任意のステツプにその内容が記憶される。出力信
号M₁₀〜M₄₀は上記とは逆に、任意のブロツク中
の任意のステツブに記憶された内容の出力信号で
ある。

ここで、クロツク発生器６０より第１１図のタ
イムチヤートに示す如く、クロツク信号C₁，
C₂，C₃が出力されており、上記入力信号M₁I〜
M₄Iはクロツク信号C₁のタイミングでRAM５０
に入力可能となり、その内容が記憶され、一方、
クロツク信号C₃のタイミングでRAM５０内に記
憶された内容がゲート回路５３を介して出力信号
M₁₀〜M₄₀として出力される。尚、ROM４１のと
ころで記載していないが、該ROM４１のインス
トラクシヨンの読み出しは、上記クロツク信号
C₁のタイミングで行なわれ、次のステツプのイ
ンストラクシヨンを読み出すまでの時間は約10μ
secである。

一方、デコーダ５１はRAM５０をアドレスす
ると共に制御素子の外部にデコード出力を導出す
るようになつている。この出力信号は上記カウン
タBLの内容が“15”の状態で端子S₁より信号が
導出され、“14”の状態で端子S₂、“13”の状態で
端子S₃，………“９”の状態で信号端子S₇より信
号が導出されるようになつている。この出力端子
S₁〜S₇の信号は、例えば電子計算機等における入
力部のキーが接続された時のキーストローブ信号
として使用されているもので、本発明では後に説
明するが、各所に設けられたマイクロスイツチ群
の作動状態を確認するために使用している。

以上の如くRAM５０部が構成されており、次
にROM４１より読み出されるインストラクシヨ
ンによりその動作を２、３簡単に説明する。

例えば、インストラクシヨンLBがROM４１か
ら読み出されると、インストラクシヨンコードI₁
〜I₅の内容をアドレスカウンタBu，BLに移し、
RAM５０の任意の位置を指定するものである。
カウンタBLはその内容が“0000”“1100”
“1101”“1110”“1111”の何れかにセツトされ
る。またカウンタBuは０〜３ブロツクを指定で
きるようになつている。この状態を第１２図に示
している。つまり、第６図に示すようにLBが読
み出されると、マイクロオーダが出力されるこ
とからこのマイクロオーダとインストラクシヨ
ンコードI₃とをアンドゲートを介してカウンタ
BL₁に入力し、カウンタBL₂にはとI₄とのアン
ドゲート出力をBLに_３にはI₃，I₄，I₅のオア出力
ととのアンドゲート出力を、更にBL₃と同様の
BL₄にはI₃，I₄，I₅のオア出力ととのアンドゲー
ト出力を夫々入力するように制御回路を構成して
いる。従つて第１２図からカウンタBLの内容を
“0000”にする場合、インストラクシヨンコード
はI₅，I₄，I₃が“000”であればよく、又カウンタ
BLの内容を“1100”にする場合I₅，I₄，I₃が
“100”、カウンタBLの内容を“1101”にする場合
I₅，I₄，I₃が“001”、“1110”にする場合“010”、
“1111”にする場合“011”にすればよいことが理
解できるであろう。

一方、インストラクシヨンコードI₂，I₁はRAM
ブロツクの１つのブロツクを指定するものであ
り、インストラクシヨンコードI₁とマイクロオー
ダとのアンドゲート出力をカウンタBu₁に、I₂
ととのアンドゲート出力をカウンタBu₂に入力
している。即ち、RAM５０のブロツク「０」を
指定する場合、Buのカウンタ内容は“00”であ
り、上記コードI₂，I₁を“00”にすればよい。以
下同様にI₂，I₁が“01”であればカウンタBuは
“01”となりRAMブロツクの第１ブロツクを、又
I₂，I₁が“10”であればカウンタBuは“10”とな
り第２ブロツクを、I₂，I₁が“11”であればカウ
ンタBuは“11”となり第３ブロツクを指定す
る。

ここで、ROM４１よりインストラクシヨンLB
が読み出され、その時のコードが“01000100”で
あれば、I₅，I₄，I₃が“011”で且つI₂，I₁が
“00”であることから、カウンタBLの内容は
“1101”となり、カウンタＢの内容は“00”と
なる。このことから第１２図に示す如く上記イン
ストラクシヨンLBはRAM５０の第０ブロツクの
13ステツプ目の４を指定することが判かる。尚、
各ステツプは４ビツトから成つており、各ビツト
は上述した如く各々の入出力信号M₁I〜M₄I，M₁₀
〜M₄₀に対応しており、１ビツトが１つのフリツ
プフロツプで構成されている。

又、インストラクシヨンSM（“000011××”）
が出力されると例えば、LBにてアドレスされて
いるRAM５０の４ビツトの内、インストラクシ
ヨンコードI₂，I₁で指定する１ビツトをセツトす
るものである。すなわち、上記コードI₂，I₁が
“00”で０ビツト目を、“01”で１ビツト目を、
“10”で２ビツト目を、“11”で３ビツト目をセツ
トする。例えば、３ビツト目をセツトする場合、
I₂，I₁が“11”であればよく、この時入力信号
M₄Iが“１“となるように論理回路が構成され
る。又、他のビツトは前の状態が保持される。更
に、RSMが出力されると上記インストラクシヨ
ンSMとは反対にアドレスされている４ビツトの
内、インストラクシヨンI₂，I₁で指定する１ビツ
トをリセツトするものである。この時のインスト
ラクシヨンコードI₈〜I₁は“000001××”とな
り、SMのインストラクシヨンではI₄が“１”で
あり、このRSMではI₄が“０”であることから、
コードI₄をアンドゲートの一方の入力端に入力
し、他の入力端にI₂，I₁を入力することで、I₂，I₁
とで指定されるビツトの入力信号M₁I〜M₄Iを
“０”としてゲート回路５３に入力し、指定され
たビツト目をリセツトする。ここで、RSM，及
びSM時に導出されるマイクロオーダは〓であ
り、この〓をゲートの制御信号としてROM４１
の所で説明した論理回路を構成している。続いて
第５図に示すアキユムレータ部について説明す
る。このアキユムレータ部はデータ転送の中継部
となるものである。又、このアキユムレータ部は
４ビツト構成のアキユムレータA₁〜A₄があり、
アキユムレータに入力されるクロツク信号は転送
を実行するためのインストラクシヨンが読み出さ
れた時のみ上記クロツク信号C₁がアキユムレー
タに入力されるようになつており、このインスト
ラクシヨンによりアキユムレータA₁〜A₄はセツ
ト又はリセツトされる。又、アキユムレータA₁
〜A₄は４ビツト構成の２進加算器FA₁〜FA₄に接
続されていて、加算、或は転送時にはキヤリーフ
リツプフロツプＣを介して実行され、全ての演算
制御がアキユムレータA₁〜A₄を介して行われ
る。

ここで、第６図に示すインストラクシヨン
KTAが読み出されると、カウンタK₁〜K₄の内容
をアキユムレータに転送するものである。この時
インストラクシヨンマトリクス４４よりマイクロ
オーダ〓、〓が導出される。そこで、第１４図に
おいてアキユムレータA₁〜A₄のセツト入力とな
るオアゲート６１〜６４は、マイクロオーダ〓が
導出されていることからアンドゲート６１ａ〜６
４ａが有効となりカウンタK₁〜K₄の内容を出力
する。従つて各アキユムレータA₁〜A₄にカウン
タK₁〜K₄の内容が入力され、又マイクロオーダ
〓が導出されていることからクロツクC₁のタイ
ミングでアキユムレータA₁〜A₄にはカウンタK₁
〜K₄の内容が転送される。又インストラクシヨ
ンTAMが読み出されると、アキユムレータA₁〜
A₄とアドレスされているRAM５０からの出力信
号M₁₀〜M₄₀が一致すれば次のROM４１のステツ
プのインストラクシヨンを実行せず２つ目のイン
ストラクシヨンを実行する。即ち一致すればスキ
ツプする。この時マイクロオーダはが出力
される。マイクロオーダが出力されること
で、第１３図の論理回路に示す如くアンドゲート
８１，８２ｂ，８３，８４ｂ，８５，８６ｂ，８
７，８８ｂが有効となり、加算器FA₄〜FA₁の入
力端a₄〜a₁にはアンドゲート８１，８３，８５，
８７を介してアキユムレータA₄〜A₁の内容が入
力されており、入力端b₄〜b₁にはオアゲート８
２，８４，８６，８８を介してRAM５０の出力
M₄₀〜M₁₀が入力されている。ここで、上記加算
器FA₄〜FA₁に入力されるアキユムレータA₄〜A₁
の内容と、RAM５０の出力M₄₀〜M₁₀を夫々一致
ゲートを介して一致しているかどうかを確認し上
記一致ゲートからの各出力のアンドをとり、その
出力にてスキツプを行うためのフリツプフロツプ
Ｊに入力している。

即ちアキユムレータA₄〜A₁とRAM５０の出力
M₄₀〜M₁₀の内容が一致していれば各一致ゲート
より論理出力“１”が導出され且つアンドゲート
を介しその出力がフリツプフロツプＪに入力され
る。そのため上記フリツプフロツプＪがセツトさ
れ、次のインストラクシヨンをスキツプする。

逆に、アキユムレータA₄〜A₁とRAM５０の出
力M₄₀〜M₁₀の内容が一致していなければ、フリ
ツプフロツプＪがセツトされず、次のインストラ
クシヨンが読み出され、そのインストラクシヨン
が実行される。

一方、入出力部であるが、この入出力部は
ROM４１より読み出されるインストラクシヨン
によつて制御される。

まず、本発明に係る入力部としては第３図で説
明した制御素子３０より導出されるストローブ信
号が本発明におけるスイツチ群を介して入力され
る入力部TAB，AK，KN₂制御素子３０により制
御駆動される複写機の同期をとる同期信号入力部
α，βがある。この入力部α，βは回転ドラム１
と同一軸上に設けられた円板２４のスリツト
Pa，Pbを介して得られる同期信号発生装置から
の信号が入力される。上記入力部αは円板２４の
スリツトPaより得られる信号が入力され、入力
部βは円板２４のスリツトPbより得られる信号
が入力される。以下の説明ではPA，PBを同期信
号として記載する。

又、WTL回路３９からの信号を入力する入力
部KN₁及びスリツプローラジヤム検知回路からの
信号を入力する入力部KFがある。

更に、入力部として第３図で説明したが、電源
投入時に初期設定を行うACL入力部があり、こ
の入力部ACLに信号が入力されるとフリツプフ
ロツプ類がリセツトされると共に、ROM４１の
P13ページが設定されるようになつている。

一方、出力部としては４ビツト構成のレジスタ
F₁〜F₄と15ビツト構成のレジスタW₁〜W₁₅があ
り、これらはパラレルに出力される。上記レジス
タW₁〜W₁₅はフリツプフロツプNpがセツトされ
ると出力されるようになつている。

即ち、本発明では上記レジスタF₁〜F₄とレジ
スタW₁〜W₁₅よりパラレルに出力される信号に
て複写機の各制御を行う。尚、制御素子３０内の
各回路を動作させるためのクロツク信号C₁〜C₃
はクロツク発生器６０より出力しており、このク
ロツク発生器６０は外接続されたクロツク発生手
段５９よりの信号がクロツク信号入力部φに入力
されることで実行され、第１１図のタイムチヤー
トに示す如き関係でクロツク信号C₁，C₂，C₃が
発生される。又電源入力部は制御素子３０に電源
を供給し動作を行わせるためのもので説明は省略
する。

以上の如く、本発明にかかるマイクロプロセツ
サー即ち、制御素子３０内は構成されている。

そこで、本発明における複写機の制御であるが
この制御を行うためのインストラクシヨンを制御
素子３０内のROM４１に記憶させている。上記
ROM４１のP₀〜P₁₃に書き込まれているインスト
ラクシヨンの内容を各ページ毎に第１５図から第
２８図に示している。この内容は第１図に示す構
成の複写機の制御を行うもので、他の機能を付加
したい場合においては上記ROM４１に書き込む
インストラクシヨンの内容を変えることで簡単に
実施できる。

第１５図から第２８図に示すインストラクシヨ
ンにおけるフローチヤート図を第２９図から第３
４図に示しており、このフローチヤートを参照し
て以下本発明における複写制御を詳細に説明す
る。

まず、複写機の電源スイツチを投入すると、第
２図に示す回路図のメインスイツチMSWが閉成
され、メインモータMMが回転すると共に、制御
素子３０を初期状態に設定するための信号が入力
部ACLに入力され、この信号入力によりROM４
１のP₀〜P₁₃ページをアドレスするカウンタPuは
Pu₁が“１”、Pu₂が“０”、Pu₃が“１”、Pu₄が
“１”となり、P13ページを指定する。一方カウ
ンタPLは全て“０”となる。

そこで、制御素子３０内のレジスタF₁〜F₄が
クリヤーされ、又RAM５０の内容を全て“０”
にする。これは電源投入時にカウンタPuの内容
が“1101”を指定し、且つカウンタPLが“０”
であるのでROM４１のP13ページ（第１５図参
照）の０ステツプ目のインストラクシヨンLAX
が読み出される。このLAXはインストラクシヨ
ンコードI₄〜I₁をアキユムレータに入力するもの
で、この時のI₄〜I₁のコードは“0000”となる。
このインストラクシヨン実行後、カウンタPLは
１ステツプカウントアツプするため次のインスト
ラクシヨンATFがROM４１より読み出される。
上記ATFはアキユムレータA₁〜A₄のデータをレ
ジスタF₁〜F₄に転送するためのインストラクシ
ヨンであり、上記レジスタF₁〜F₄はクリヤーさ
れる。即ち、制御信号が出力されない。その後
IDFSなるインストラクシヨンが読み出される。
該インストラクシヨンIDFSは制御素子３０内の
フリツプフロツプIDFをセツトするためのもの
で、上記フリツプフロツプIDFの入力端子にはこ
のインストラクシヨン時に導出されるマイクロオ
ーダによりゲートが開き、セツト入力が加わる
ため、フリツフフロツプIDFはセツトされる。こ
こで上記フリツプフロツプIDFの出力は後に
説明するジヤムランプJLの制御信号として出力
される。続いてNPRが読み出され外部に制御信
号を導出するためフリツプフロツプNPがリセツ
トされる。又、次のインストラクシヨンRSCが
読み出されるとフリツプフロツプＣをリセツトす
る。上記フリツプフロツプＣはその出力をゲート
５２に加えストローブ信号を導出するもので、セ
ツト状態であれば全てのストローブ信号が端子S₁
〜S₇より出力され、リセツトされていればカウン
タBLの内容によりストローブ信号が何れかの端
子S₁〜S₇より出力される。

上述のインストラクシヨン終了後LBなるイン
ストラクシヨンが読み出される。このインストラ
クシヨンLBはRAM５１の所で説明した如くであ
り、この時のコードI₅〜I₁が“00000”であるため
第０ブロツクの０ステツプをカウンタBu及びBL
にて指定する。第１２図に示す如くRAM５０の
指定地０が指定される。

そして、次のTR₁なるインストラクシヨンが読
み出されサブルーチンジヤンプが行われる。この
インストラクシヨンでカウンタPuの内容がスタ
ツクレジスタSuに移され、且つカウンタPLの内
容が１ステツプカウントアツプされスタツクレジ
スタSLに移される。このことはROM４１の制御
の所で説明した通りである。以下の説明において
は昇略する。尚、上記カウンタBuの内容は
“00”、カウンタBLの内容は“0000”である。上
記インストラクシヨンTR₁の読み出された後、サ
ブルーチンのP0ページ（第２８図参照）にジヤ
ンプし６ステツプ目のインストラクシヨンTR₁が
読み出される。このサブルーチンP0ページで読
み出されるTR₁はサブルーチンページP₁ページに
ジヤンプするもので、第９図においてアンドゲー
ト８９ｂが開き、オアゲート８９を介してカウン
タPu₁に“１”が入力されその他のカウンタPu₂
〜Pu₄は“０”となる。従つてカウンタPuはP1ペ
ージを指定する。一方カウンタPLの内容は
“110110”となる。そのためP1ページの54ステツ
プ目のインストラクシヨンLAXが読み出され
る。

上記インストラクシヨンLAXは先に説明した
通りであり、この時のコードI₄〜I₁は“0000”で
あるからアキユムレータＡの内容は“0000”とな
る。このインストラクシヨン終了後、EXCIが読
み出される。上記EXCIはアキユムレータＡの内
容とアドレスされているRAM５０の内容を交換
し、同時にインストラクシヨンコードI₁，I₂と現
在アドレスしているRAMブロツクのアドレスカ
ウンタBu₁，Bu₂の内容と、図には示していない
が不一致回路を通した出力をアドレスカウンタ
Buに入力するものである。更に、各ステツプの
アドレスカウンタBLをカウントアツプし、BLの
内容が“1111”であれば次のステツプのインスト
ラクシヨンをスキツプする。

このインストラクシヨンEXCIが読み出される
と、第０ブロツクの０ステツプ目のRAM５０内
が“0000”となり、カウンタBuはコードI₁，I₂が
“０”であることからその内容は“00”となり、
一方カウンタBLは“0001”となり第０ブロツク
の１ステツプ目を指定する。ここで、上記カウン
タBLはその内容が“0001”であることから、次
のインストラクシヨンTROが読み出される。こ
のインストラクシヨンは同一ページ内にジヤンプ
するもので、カウンタPLにコードI₁〜I₆が入力さ
れる訳で、そのカウンタの内容は“110110”とな
る。従つてP1ページの54ステツプにジヤンプ
し、このステツプのインストラクシヨンLAXが
読み出される。

要するに上述の動作が繰り返えされRAM５０
の第０ブロツクの各ステツプの内容が全て“０”
にされ、BLのカウント内容が“1111”になれば
インストラクシヨンTROが実行されず、次のイ
ンストラクシヨンRTNが出力される。該RTNは
スタツクレジスタSu，SLの内容を、カウンタ
Pu，PLに移す、即ちジヤンプインストラクシヨ
ンが読み出された次のステツプに戻るものでこの
場合サブルーチンからメインルーチンに戻る。そ
のためカウンタPuは“1011”、カウンタPLは
“000111”となり、そのアドレスのインストラク
シヨンLBが読み出される。このLBにてRAM５０
のアドレスカウンタBuが“01”カウンタBLが
“0000”となり、RAM５０の第１ブロツクの０ス
テツプを指定する。（第１２図参照）上述のこと
からインストラクシヨンTR₁が読み出され、第１
ブロツクの各ステツプの内容が全て“０”にされ
る。

以下、第２ブロツク及び第３ブロツクにおいて
も同様でありRAM５０の内容が“０”にされ
る。即ち、上述の動作は制御素子３０を初期の状
態に設定するものである。

次にフローチヤート第２９図に戻つて０→
RAMの操作が完了すると、Testジヤツジを行
う。このTestジヤツジは本発明における複写機
を製作した上で各動作が確実に実行されるかどう
かを見るためのもので、本説明においては全て
NOとして判断されるものとする。

以上説明した如くTestジヤツジが完了すれば
次にジヤムリレーJRの接点JR−ａのジヤツジを
行う。転写紙等のジヤムが発生すれば、上記接点
JR−ａが閉じ使用者にジヤムであることを報知
する。ここでは説明の都合上、ジヤムリレーJR
は動作しておらずその接点JR−ａは開成されて
いるものとする。

この場合、上記ジヤツジはNOと判断され、次
のマイクロスイツチMS₁をジヤツジする。このマ
イクロスイツチMS₁、各マイクロスイツチMS₂〜
MS₈、上記ジヤムリレー接点JR−ａマスター交
換時に閉成する接点CSSR−ａ及びプリントスイ
ツチPSWの一方は第３７図に示す如く、制御素
子３０のストローブ出力端子S₁〜S₇に接続され、
もう一方は共通接続され制御素子３０の入力部の
端子TAB，AK，KN₂に接続される。上述のこと
は本発明の一つの特徴であり、第３７図から明ら
かな如く、マイクロスイツチ群の制御素子３０へ
の接続線の本数が大幅に減少することが分かるで
あろう。即ち本発明では各スイツチの状態がどの
ような状態であるかをシリアルに見るようにして
おり、パラレルに見る場合のように各スイツチよ
り各々の接続線を必要としない訳で要するに各ス
トローブ信号S₁〜S₇を全て導出せず、例えばドラ
ム１の回転に合わせてS₁〜S₇の何れかの信号を導
出するようにしている。

そこで、マイクロスイツチMS₁をジヤツジする
場合、第１５図に示すインストラクシヨンにおい
て、37ステツプ目のTR₁がROM４１より読み出
される。そのため、サブルーチンPOページの12
ステツプ目にジヤンプする。従つて上記ジヤンプ
先のインストラクシヨンLBが読み出されRAM５
０の第１ブロツクの14ステツプ目の９が指定さ
れ、次のインストラクシヨンTR₁でサブルーチン
P1ページにジヤンプしジヤンプ先のインストラ
クシヨンSSRが読み出される。ここで、上述のイ
ンストラクシヨンLBによりステツプをアドレス
するカウンタBLは、その内容が“1110”となり
デコーダ５０を介しゲート５２よりストローブ信
号が端子S₂より出力されている。このストローブ
信号S₂は第３７図に示す如くマイクロスイツチ
MS₁に入力されておりこのマイクロスイツチMS₁
のNC側が制御素子３０の入力部TABにNO側が
KN₂に接続される。即ち、マイクロスイツチMS₁
がNC側にあればTABにストローブ信号S₂が入力
される。尚、マイクロスイツチMS₁は入紙を検知
するものであり、現時点では入紙されておらず接
点NC側に倒れている。

上述のジヤンプ先のインストラクシヨンSSRが
読み出されると次のインストラクシヨンTROと
で複合インストラクシヨンを実行し、サブルーチ
ンP2ページに再度ジヤンプする。この時のジヤ
ンプ先はコードI₈〜I₁よりP2ページの０ステツプ
目となりそこのインストラクシヨンLAXが読み
出される。このことからアキユムレータＡの内容
は“0000”にされ、次のインストラクシヨン
EXCが読み出される。上記EXCはアキユムレー
タA₁〜A₄の内容と、アドレスされているRAM５
０の内容（第１ブロツクの14ステツプ目）とを交
換するためのインストラクシヨンであり、且つ、
コードI₁，I₂をRAMブロツクのアドレスカウンタ
Bu₁，Bu₂とで不一致回路を通したものをカウン
タBuに入力する。即ち、アドレスしているRAM
ブロツクを次のステツプから変更する。そのた
め、RAMブロツクはI₂＝I₁＝“１”であるからカ
ウンタBuは“10”となり第２ブロツクが指定さ
れる。この時、第１２図に示すRAM５０の指定
地１０が指定される。上記インストラクシヨン実
行後、インストラクシヨンLAXが読み出されア
キユムレータＡは“0000”となり、次のインスト
ラクシヨンEXCでRAM５０の第２ブロツク14ス
テツプ目の内容が“0000”とされ、且つアドレス
カウンタBuを“01”として第１ブロツクを指定
させる。

以上の後P2ページ（第２６図参照）の第４ス
テツプのインストラクシヨンLAXが読み出され
るとアキユムレータＡに３即ち“0011”が入力さ
れる。そして、インストラクシヨンTTABが出力
される。このTTABは制御素子３０の入力部
TABが“１”であれば次のインストラクシヨン
をスキツフさせるものである。従つて、上記入力
部TABはマイクロスイツチS₁がNC側に倒れてい
ることから“１”なるストローブ信号S₂が入力さ
れ、マイクロスイツチMS₁の動作状態が確認でき
る。そこで、入力端子TABが“１”であること
から、次のインストラクシヨンTROがスキツプ
される。これによりP2ページの７ステツプ目の
ADD１１が実行される。ここでADDは、アキユ
ムレータＡのデータとアドレスされているRAM
のデータとを２進加算し、且つこの加算結果をア
キユムレータＡにセツトするもので、上記ADD
１１は上記加算結果において加算器FAからのキ
ヤリーが“０”であれば次のステツプのインスト
ラクシヨンをスキツプする。

従つて、加算器FAの各入力端ａにアキユムレ
ータA₁〜A₄の内容が入力され、且つ入力端ｂに
RAM５０の出力データM₁₀〜M₄₀が入力され、加
算が実行されるが、フリツプフロツプＣの１ビツ
ト目も合わせて加算される。尚、フリツプフロツ
プＣはリセツトされている。つまり出力データ
M₁₀〜M₄₀は“0000”であることから加算器FAか
らの加算出力は“0011”で、キヤリー出力は
“０”となり、上記“0011”なる出力がアキユム
レータＡに転送される。

そのため、次に９ステツプ目のEXCが実行さ
れる。このインストラクシヨンにより、アキユム
レータＡの内容がRAM５０の第１ブロツク14ス
テツプ目の指定地(9)に記憶される。ここで、コー
ドI₂，I₁が“00”であることからカウンタBuの内
容（“10”）は変更されることなくRAM５０の第
１ブロツクが指定される。その後10ステツプ目の
インストラクシヨンTROが実行される。従つて
同一ページのステツプ４に戻りLAXが実行され
る。これにより、アキユムレータＡが“0011”と
なり次のインストラクシヨンTTABにて再度マイ
クロスイツチMS₁の確認が実行され、７ステツプ
目のADD１１が読み出される。そして、先程
RAM５０の指定地(9)に記憶された“0011”とア
キユムレータＡの“0011”とが加算されその内容
が（“0110”）アキユムレータＡにセツトされ、９
ステツプ目のインストラクシヨンEXCにてアキ
ユムレータＡの内容が(9)番地のRAM５０に記憶
される。

以上の様に、上述した動作が繰り返えされ、７
ステツプ目のインストラクシヨンADD１１が読
み出された時点で、加算器FA₁〜FA₄の加算内容
が15以上であればキヤリーが“１”となり次のイ
ンストラクシヨンTROが読み出され実行され
る。そのため同一ページ内の32ステツプにジヤン
プし、インストラクシヨンRSCが読み出され、
フリツプフロツプＣがリセツトされる。そして、
RTNなるインストラクシヨンが読み出される
と、メインルーチンに戻り、P13ページのステツ
プ３８のインストラクシヨンが読み出される。

以上の様なインストラクシヨンの読み出し、実
行によりマイクロスイツチMS₁の動作状態の確認
を行うのであるが、かかる確認を行うのは、１度
の信号を確認して判断するのではなく、加算器
FAよりキヤリー“１”が出力されるまで加算を
行い何度も入力端TABに入力されるストローブ
信号“１”を確認して判断する訳である。即ち、
マイクロスイツチMS₁の動作状態の確認がより確
実なものとなることが分かるであろう。本実施例
では６回の動作を繰り返えしマイクロスイツチ
MS₁の動作状態を確認している。

つまり、外来ノイズ等により入力端子TAB又
はKN₂に信号が入力された場合、この誤信号によ
り一議的にマイクロスイツチMS₁の動作確認を行
うことはなく、信頼性が向上することが判るであ
ろう。

一方、先に記載したジヤムリレーJRの接点JR
−ａをジヤツジする時も上記マイクロスイツチ
MS₁のジヤツジと同様であり、各マイクロスイツ
チMS₂〜MS₈においても同様に動作状態の確認を
行つている。

以上説明した如くここではマイクロスイツチ
MS₁は“NO”と判断され、次のマイクロスイツ
チMS₂がジヤツジされる。ここで、上記マイクロ
スイツチMS₁及びMS₂がYesとして判断されれば
ジヤムJAMとして処理されるが、この説明は後
に記載する。上記マイクロスイツチMS₂は転写紙
１３の剥離検知用のもので、この状態では動作し
ておらず、NC側に倒れており、ストローブ信号
S₃が出力され制御素子３０の入力部TABに入力
される。そのため上記マイクロスイツチMS₂の動
作状態が何回となく確認され、マイクロスイツチ
MS₂は“NO”として判断される。続いてマイク
ロスイツチMS₈がジヤツジされる。このマイクロ
スイツチMS₈は定着部１６の受台１７を検知する
もので先述した如く、電源スイツチ投入時、上記
受台１７が上昇し、それを検知する。そのため上
記マイクロスイツチMS₈がNO即ち受台１７の上
昇を検知できないと判断されると再度マイクロス
イツチMS₈をジヤツジする。そこで、マイクロス
イツチMS₈がYesとして判断されれば次にCSSR
がジヤツジされる。このCSSRは感光体３を交換
する場合にそのリレーCSSRのセツトがONされ
ることで第３７図に示す如くNO側（閉成状態）
に倒れる接点でこの場合においては上記リレー
CSSRはNO側に倒れておらず“NO”として判断
される。上記CSSRがNOであれば次にパワーリ
レーPRをONさせる制御信号を制御素子３０の出
力部より出力する。但し、現地点ではその制御信
号はまだ導出されない。これは第１５図のインス
トラクシヨンによつて説明すればP13ページのス
テツプ５２のTR₁が読み出され、サブルーチンへ
ジヤンプする。そこでP0ページステツプ５３の
インストラクシヨンLBが出力され、RAM５０の
第０ブロツク13ステツプ即ち第１２図の(4)が指定
される。そして、インストラクシヨンSMが読み
出されると、上記指定地(4)の４ビツトの内２ビツ
ト目がセツトされる。ここで、ブロツク図で示し
た各負荷の動作状態は第３５図に示す如くRAM
５０の第０ブロツクであるステツプ１２〜１５に
記憶されるようになつている。従つて、上記パワ
ーリレーPRはRAM５０の指定地(4)の２ビツト目
にONとして“１”が記憶される。

上述の後、サブルーチンP0ページでインスト
ラクシヨンRTNが読み出されるとメインルーチ
ンに戻り、又、Testジヤツジを行うために再度
サブルーチンP0ページにジヤンプする。そこで
Testジヤツジが行なわれるが説明上NOとして判
断されたとすれば、次にWTLがジヤツジされ
る。該WTLとは定着部１６で説明したヒータ近
傍が必要な温度以上になつた時、WTLレベルコ
ントロール回路３９より“１”なる信号を制御素
子３０の入力部KN₁に入力するものである。従つ
て、WTLのジヤツジは上記入力部KN₁に“１”
なる信号が入力されておれば、Yesと判断される
とレデイーランプをOFFにすると共にドラムフ
イードクラツチDFCをONする。逆にNOと判断
されると、ヒータランプリレーHLRをONさせた
後に上記の動作を行わせる。この時WTLがNOと
して判断された場合、第３５図において、RAM
の指定地(8)の０ビツト目に“１”(12)のビツト目に
“１”、１ビツト目に“０”が記憶される。上述の
ことを第１５図を参照して説明すれば、WTLの
ジヤツジがNOとして判断されるとサブルーチン
よりメインルーチンに戻りP13ページ59ステツプ
目のLBがROM４１より読み出され、RAM５０
の第１２図に示す指定地(12)が指定され、そして
SMのインストラクシヨンにて、上記指定地(12)の
０ビツト目に“１”が記憶される。その後、SSR
及びTROの複合インストラクシヨンでP₁₂にジヤ
ンプし０ステツプのインストラクシヨンTR₁が読
み出されサブルーチンへジヤンプする。このジヤ
ンプ先のインストラクシヨンLBにて、RAM５０
の指定地(12)が指示され、RSMに上記指定地(12)の
１ビツト目がリセツトされ“０”が記憶され、次
のインストラクシヨンLBにて指定地(8)が指定さ
れる。従つて、次のインストラクシヨンSMにて
指定地(8)の０ビツト目が“１”となり、ドラムフ
イードクラツチDFCはON状態であることが記憶
される。続いて、TR₁が読み出され上述のRAM
５０の第０ブロツクの各指定地（16）(4)(8)(12)の内
容（第３５図参照）をレジスタW₁〜W₁₅に移し
制御信号を導出する。このことは、上記TR₁にて
P₁にジヤンプし再度SSR及びTROのインストラ
クシヨンでP₂にジヤンプする。この時のジヤンプ
先であるNPRが読み出され、フリツプフロツプ
NPがリセツトされ、レジスタＷの内容が出力さ
れず制御信号がストツプされる。上記レジスタＷ
からの制御信号はRAM５０の内容をレジスタＷ
に移した後にフリツプフロツプNPをセツトして
上記信号をパラレルに導出するようにしている。
ここで、上記フリツプフロツプNPをリセツトす
れば制御信号が一旦出力されなくなるがこの時間
は極めて短いために問題にならない。

RAM５０の内容をレジスタＷに移す動作であ
るが、インストラクシヨンNPRが読み出された
後次のLBが読み出され、RAM５０の第０ブロツ
クである指定地（16）が指定される。そこで、
TMが出力されると指定地（16）の１ビツト目に
はCSSRがセツトされているかが記憶されており
今の状態では“０”であることから次のインスト
ラクシヨンTROが出され、同一ページにジヤン
プしW₁Rなるインストラクシヨンが読み出され
る。このW₁RはレジスタＷのW₁に“０”を入力
して、１回右シフトするものである。又、W₁Sが
あり、これは上記とは逆にレジスタW₁に“１”
を入力し１回右シフトするインストラクシヨンで
ある。

従つて、インストラクシヨンW₁Rが読み出さ
れると、レジスタW₁に“０”が入力され右シフ
トされる。その後TMが出力されRAM５０の指定
地（16）の２ビツト目が出力されて、この出力が
“１”であれば次のインストラクシヨンをスキツ
プする訳であるが、この指定地（16）の２ビツト
目には上述同様のCSSRのリセツト状態が記憶さ
れており、当然その出力は“０”となりこの
“０”がレジスタW₁に入力され右シフトされる。

以上のようにしてRAM５０の内容がレジスタ
W₁〜W₁₅に移される訳で、例えばインストラク
シヨンINCBが読み出されるとカウンタBLがカウ
ントアツプされ、その内容を“1101”とする。即
ちRAM５０の指定地(4)が指定される。このこと
からこの指定地(4)の内容がレジスタW₁〜W₁₅に
移される。ここで、指定地(4)の２ビツト目はパワ
ーリレーPRが記憶されており、この２ビツト目
は“１”として出力されレジスタＷに移される。
そして、第３５図に示すRAMの内容がレジスタ
W₁〜W₁₅に全て移されるとインストラクシヨン
NPSが読み出され、フリツプフロツプNPがセツ
トされると同時に上記レジスタW₁〜W₁₅の内容
が制御信号として導出される。この場合、ドラム
フイードクラツチDFC、パワーリレーPR及びヒ
ータランプリレーHLRがONとなり回転ドラム１
が回転しヒータランプHL₂，HL₃及びHL₁も点灯
して定着部における温度を上昇させるべく作用す
る。一方、次のインストラクシヨンRTNにてメ
インルーチンにジヤンプする。尚、上記回転ドラ
ム１が回転するのは該ドラム１の初期状態即ち複
写機の初期状態を設定するためのものである。従
つて複写機が初期状態でありWTLがYesであれ
ばプリント可能状態が表示されプリントスイツチ
PSWを押すことで、コピーサイクルに移るが、
説明の都合上、第２９図のフローチヤートに従つ
て説明する。第２９図のフローチヤートにおいて
フリツプフロツプＤをリセツトする。このフリツ
プフロツプＤはRAM５０内におけるフリツプフ
ロツプであり第３６図に示す如くRAM５０内に
フリツプフロツプを指定している。要するに今の
状態では第３６図に示す各フリツプフロツプは全
て、リセツト状態にある。上記Ｄフリツプフロツ
プをリセツトした後、ウエイトタイムレベル
WTLがジヤツジされる。これは、上述の如くあ
る温度以上であればYesとして判断され、ヒータ
ランプリレーHLRをOFFにしてマイクロスイツ
チMS₄をジヤツジする。即ち、WTLが指定する
温度以上でないと、ヒータランプリレーHLRを
ONさせたまま、３本のヒータランプHL₁〜HL₃
にて更に温度を上昇させる。

一方、マイクロスイツチMS₄であるが、これは
第１図で説明した如く原稿台８の初期の停止位置
を検知するもので、この原稿台８が初期状態にあ
れば、Yesとして判断される。そこで原稿台リタ
ーンソレノイドTRSをOFFにしマイクロスイツ
チMS₇をジヤツジする。上記マイクロスイツチ
MS₄のジヤツジであるが、このジヤツジも先に説
明したマイクロスイツチMS₁と同様であり、何度
もその状態を確認し決定している。又上記原稿台
リターンソレノイドTRSは原稿台３を元の位置
に戻すだけのもので、逆にTFCは原稿台８の移
動を行わせるものである。

又、マイクロスイツチMS₇は感光体３を交換す
る場合に、感光体３の入紙を検知するもので、第
３７図において、通常はNC側に倒れており、ジ
ヤツジされた場合NOとして判断され感光体スト
ツパーソレノイドMSSをOFFにする。その後ス
リツプローラージヤムSRJがジヤツジされる。こ
のSRJは第１図で説明したローラ２３にて検知を
行うもので、その信号を第３図に示すブロツク図
のスリツプローラージヤム検知回路４０より制御
素子３０の入力部KFに入力される。従つてこの
場合NOとして判断され同期信号PBのジヤツジが
行われる。

上記同期信号PBのジヤツジはP₁₂のインストラ
クシヨンTR₁が読み出され、サブルーチンPOに
ジヤンプし、且つP₁にジヤンプする。従つてP₁の
０ステツプLAXが読み出され、アキユムレータ
Ａが“0000”にされ、その後TBなるインストラ
クシヨンが出力される。上記TBは同期信号入力
部βが“１”であれば次のインストラクシヨンを
スキツプするもので、一方、TAなるインストラ
クシヨンがあるがこれは同期信号入力部αが
“１”であればTB同様次のインストラクシヨンを
スキツプする。尚、上記入力部αには同期信号
PAが入力されると、セツトするフリツプフロツ
プαＦがあり、TAのインストラクシヨンでフリ
ツプフロツプαＦをリセツトする。そこでTBが
読み出されることで制御素子３０の入力部βに同
期信号PBが入力されておればADXが読み出さ
れ、入力されていなければメインルーチンへ戻る
インストラクシヨンRTNが読み出される。上記
RTNが読み出されることは、ドラム１が初期状
態でないことを示しており、再度WTLをジヤツ
ジすると云う動作を繰り返す。その後同期信号
PBが入力されるとPBのジヤツジでYesとして判
断される。上記PBのジヤツジにおいて同期信号
PBが入力されていることからADXが読み出さ
れ、アキユムレータＡの“0000”とコードI₄〜I₁
の“0101”が加算器FAにて加算されると共にそ
の内容がアキユムレータＡに移される。一方加算
器FAよりキヤリーが出力されず、次のインスト
ラクシヨンRTN₁がスキツプされ、TROが実行さ
れ再度インストラクシヨンTBが読み出される。
このことから又、ADXが実行され、アキユムレ
ーターＡの“0101”とI₄〜I₁の“0101”とが加算
されその内容“1010”がアキユムレータＡに移さ
れる。上述のことが繰り返えされ、加算器FAよ
りキヤリー“１”が出力されればインストラクシ
ヨンRTN₁が読み出され、メインルーチンへ戻
り、P₁₂の12ステツプインストラクシヨンLBが読
み出される。そして次のインストラクシヨンTA
が出力され、フリツプフロツプαＦが“１”であ
れば、即ち同期信号PAが入力されていれば、そ
の次のインストラクシヨンTR₁が実行され、
WTLをジヤツジするために、サブルーチンPOへ
ジヤンプする。WTL以下の各動作は先に説明し
たものと同一でありその説明は省く。

次に第２９図のフローチヤートにおいて、PB
ジヤツジでYesとして判断された場合、次にPA
のジヤツジが行われる。ここで、PBがYesの状態
即ち、同期信号PB−１が制御素子３０に入力さ
れている状態でPAが２度（第４図に示すPa−１
１とPa−０）検知されるとドラム１は初期状態
と判断され、ドラムの回転を停止させる動作が実
行される。即ち、PBがYesの状態で同期信号PA
−１１が制御素子に入力されていれば、PAのジ
ヤツジはYesでありフリツプフロツプＤのジヤツ
ジに移る。しかし、PAがNOとして判断されれ
ば、再度ウエートタイムレベルWTLのジヤツジ
を行う。そこで、PAがYesとして判断されれ
ば、Ｄフリツプフロツプのジヤツジに移るが、こ
のフリツプフロツプはセツト（“１”）されておら
ずNOとして判断される。次にＤフリツプフロツ
プがセツト（“１”）される。この場合、第３６図
に示すRAM５０の指定地（０）の第３ビツト目
に“１”が記憶され、Ｄフリツプフロツプをセツ
ト状態にしている。そして再度WTLの確認が実
行された後、PA−０の入力状態を確認する。そ
こで、上記同期信号PA−０が制御素子３０のα
端子に入力されればPAジヤツジにおいてYesと
して判断される。この時、次のＤフリツプフロツ
プのジヤツジを行えば先程のフリツプフロツプが
セツトされていることからYesとして判断され
る。ちなみに、その後のインストラクシヨンの実
行によりRAMの指定地（０）の第３ビツト目に
は“０”が入力され、これが記憶される。上述の
動作完了後、Ａフリツプフロツプがジヤツジされ
るが、Ａフリツプフロツプはリセツト状態であ
り、NOとして判断され又次のＢフリツプフロツ
プにおいても同様である。更にCSSRにおいても
同様でNOとして判断される。尚、CSSRは感光
体３を交換する場合に使用となるもので以下の説
明においては省略する。

以上のことから次に高圧発生用リレーTHVR及
びドラムフイードクラツチDFCがOFFされる。
上記リレーTHVRは第１図で説明した通りで、該
リレーTHVRがONすることで帯電器１２，１８
にて帯電を行う。リレーTHVRは電源スイツチ
MSW投入時からOFFされた状態であり、一方、
フイードクラツチDFCはONされそのドラム１の
回転が停止する。尚、説明が後述するようである
がドラム１の回転は電源投入時においてドラム１
がどのような状態においても回転を始め、初期状
態の位置にドラム１が回転してくれば停止する。
つまり、制御素子３０のα、β端子に入力される
同期信号PA，PBの相互関係によりドラム１の停
止を行う。

今までのことを簡単に説明すれば、電源スイツ
チMSWの投入時に制御素子３０内が初期状態に
設定され且つパワーリレーPRをONして定着部１
６のヒータランプHL₂，HL₃を点灯させる。又ド
ラム１等を初期状態に設定する。尚、上記定着部
１６のヒータランプHL₂，HL₃以外にHL₁が必要
な場合、ヒータランプHL₁を点灯させるべくヒー
タランプリレーHLRがONする。

以上の如く複写機が初期状態に設定されると、
次の動作を行うべく、ROM４１より順次インス
トラクシヨンが読み出され、各種複写制御が実行
されていく。

電源が投入され初期状態が設定されれば、第３
０図のフローチヤートにおいて、まずマイクロス
イツチMS₄がジヤツジされる。このMS₄のジヤツ
ジにおいては先に説明した通りであり、ストロー
ブ信号S₁が出力され、この信号が入力部KN₂に入
力され、上記マイクロスイツチMS₄はYesとして
判断される。そのため原稿台リターンソレノイド
TRSをOFF（以前よりOFF）にして、スリツプ
ローラジヤムSRJ及びマイクロスイツチMS₂をジ
ヤツジする。このジヤツジは何れにおいてもNO
と判断される。一方、マイクロスイツチMS₂がこ
の状態に動作していれば、ジヤムとして処理され
る。

次にPBがジヤツジされるがこの同期信号PBは
回転ドラム１が初期状態であるので当然制御素子
３０の入力部βに入力されており、Yesとして判
断される。尚、上記PBのジヤツジでNOとして判
断されれば、再度回転ドラム１の初期状態の位置
を探すためにドラムフイードクラツチDFCがON
され上述に説明した動作がなされる。

以上の後、WTLをジヤツジするが、ここで、
定着部１６における温度が規定値以上であれば、
WTLはYesとして判断されるが、かりに規定値
以下であれば、NOと判断されヒータランプリレ
ーHLRをONさせ更にレデイーランプRLをOFF
にして、上述した同一動作が繰り返えされる。そ
して、定着部１６の温度が上昇し、規定値以上に
なれば、ウエイトタイムレベル検知回路３９から
“１”なる信号が入力部KN₁に入力されるため、
WTLがYesとして判断され、ヒータランプリレ
ーHLRがOFFにされる。その後、マイクロスイ
ツチMS₄がYesとして判断されTRS，CHVR，
THVR，CLRがOFFにされる。ここで、CLRは
照明装置の光源用ランプのリレーであり、該リレ
ーがONすればそのランプCL（第２図参照）が点
灯し、原稿台８を照明する。

次の動作としてプレヒートPHがジヤツジされ
る。このプレヒートとは電源が投入され定着部１
６の温度を比較的低温の定常状態に保つたことを
意味している。即ちPHをジヤツジする場合、第
１７図のインストラクシヨンによつて説明すれば
Ｐ１１の12ステツプ目のインストラクシヨンLB
が読み出されRAM５０のアドレスカウンタBLは
“1100”Buは“01”となり（17）を指定する。次
のインストラクシヨンDECBにより上記アドレス
カウンタBLはカウントダウンされ、その内容が
“1011”となる。ここで、上記カウンタBLが
“1011”となることで、ストローブ信号が端子S₅
より出力されダイオードを通して制御素子３０の
入力部AK端子に入力されている。一方、次のイ
ンストラクシヨンTR₁によりサブルーチンPOに
ジヤンプするが、このジヤンプ先でTR₁が読み出
されることから、サブルーチンＰ１に飛び再度
SSR，TROの複合インストラクシヨンでＰ３に
ジヤンプし第２５図に示す如き45ステツプ目の
LAXが読み出される。このインストラクシヨン
にLAXにてアキユムレータＡは“0000”となり
次のADXでこの時のコードI₄〜I₁の“0011”と上
記アキユムレータＡの内容とが加算され、その加
算結果がアキユムレータＡに入力される。上記
ADXで加算器FAよりキヤリーが出ないことから
次のインストラクシヨンをスキツプし、TAKな
るインストラクシヨンが実行される。このTAK
は端子S₅から出力されているストローブ信号がダ
イオードを介して入力端AKに入力されているこ
とから次のインストラクシヨンがスキツプされ
る。このことはPHがYesとして判断されること
であり、又上述の動作が繰り返えされマイクロス
イツチ等と同様、何度となくストローブ信号が入
力部に入力されるのを確認してその判定を行う訳
である。そこでADXのインストラクシヨンで加
算器FAからキヤリー“１”が出力されるとメイ
ンルーチンに戻るインストラクシヨンRTN₁が読
み出され、PHがYesとして判定されると共に
Testジヤツジを行うためのインストラクシヨン
TR₁が読み出される。

プレヒートPHを設けているのは、例えば複写
機の電源が投入されて、そのまま放置された場合
定着部におけるヒータランプHLが点灯されつぱ
なしであり電力の無駄となる。そこで、上述した
如くプレヒートPHを行うためにダイオードDPH
を第３７図に示す如く接続し、且つ、上記PHを
ジヤツジした時点より例えば２分経過後、オート
プレヒートの状態になるようにしている。即ち、
この状態でヒータランプHLへの電源の供給を制
御し消費電力の低減を行つている。又、オートプ
レヒート状態を示すPHランプを点灯させて、そ
の状態にあることを報知する。

一方、第３７図に示すダイオードDPHを接続
していなければ２分経過した後にオートプレヒー
ト状態になることはない。即ちPHジヤツジでNO
として判断される。

以上のことを詳しく説明すれば、PHジヤツジ
でYesとして判断されればTestジヤツジにてNO
として判断され、２分タイマ回路が形成される。
該２分タイマーは制御素子３０内で形成される。
これはインストラクシヨンが読み出された時点か
らそのインストラクシヨンが実行され、次のイン
ストラクシヨンが読み出されるまでの時間は、先
にも述べた如く約10μsecである。そこでインス
トラクシヨンの実行回数等をカウントすることで
達成される。このタイマの説明については後に詳
細に説明する。

次に２分タイマのジヤツジが行われるが、この
ジヤツジは２分の経過後Yesとして判断される。
従つて電源投入時からプリントを行いそのまま放
置状態にしておけば、２分経過後自動的にオート
プレヒート状態が設定される。この時、２分タイ
マがリセツトされ、ヒータランプリレーHLRが
ON、レデイランプOFF、プレヒートPHがONさ
れる。上記ヒータランプリレーHLRがONするこ
とで予備ヒータであるヒータランプHL₁が点灯さ
れるが、一方、上記プレヒートPHがONされるこ
とで、図には示していないがヒータランプHL₂，
HL₃がWTL回路３９の制御により切れるように
なつている。つまり、第３５図に示すRAM５０
の指定地（16）、(4)、(8)、(12)の内容がレジスタW₁
〜W₁₅に移され、レジスタW₂より制御信号が出
力され、ドライバー回路３２にてプレヒート状態
を示す表示ランプ等を点灯させて使用者に報知す
る。又、上記レジスタW₂からの制御信号を、ド
ライバー回路３２等を介してWTL回路３９に入
力し、ヒータランプHL₂，HL₃を制御、例えば切
るように制御する。

次にマイクロスイツチMS₄がジヤツジされYes
として判断される。又、PBのジヤツジはドラム
１が初期状態にあることから、Yesとして判断さ
れ次のスリツプローラジヤムSRJがジヤツジさ
れ、マイクロスイツチMS₂及びプリントスイツチ
PSWがジヤツジされ、いずれもNOとして判断さ
れる。このことから再度マイクロスイツチがジヤ
ツジされ、同じ動作を繰り返えす。要するにオー
トプレヒートの状態に設定された訳である。又、
上記プリントスイツチPSWはオートプレヒート
の状態を解除するためのスイツチとプリントを行
うためのスイツチとを兼用しておりここで、プリ
ントスイツチPSWを押圧するとオートプレヒー
ト状態が解除され、レデイー状態が指示される。
一方、レデイー状態でPSWを押すことでプリン
トサイクルに入る。

即ち、オートプレヒート状態でプリントスイツ
チPSWを押すと、該PSWのジヤツジでYesとし
て判断されプレヒートがOFFされ、オートプレ
ヒート状態であることを報知していたランプが消
えると共に、ヒータランプHL₂，HL₃が点灯す
る。Ｇフリツプフロツプがジヤツジされ、Ｆフリ
ツプフロツプがセツトされて複写機の初期状態に
戻る。

以上の如く複写機を放置された状態で、２分経
過後オートプレヒート状態になり消費電力の低減
が行われる訳である。

一方、オートプレヒートに入いる以前、即ち２
分タイマのジヤツジにおいてNOと判断されれば
２分タイマをスタートさせる。そしてＦフリツプ
フロツプがジヤツジされるがオートプレヒート状
態で、このオートプレヒート状態が解除された後
にジヤツジされるものであれば、Yesとして判断
されるが、ここではNOとして判断された場合に
ついて説明する。従つて、マイクロスイツチMS₇
がジヤツジされてレデイーランプRLがONされプ
リントスイツチPSWジヤツジが行われる。この
プリントスイツチPSWのジヤツジにおいても、
ストローブ信号を端子S₃より出力してON、OFF
の確認を行つている。ここで、上記プリントスイ
ツチPSWがNOとして判断されればＦフリツプフ
ロツプがリセツトされ再度同一の動作が繰り返え
される。このことは所謂レデイー状態を示すもの
で、それを示すレデイーランプRLが点灯され
る。尚、この状態において、プリントスイツチ
PSWを２度続けてジヤツジしているのは、該プ
リントスイツチPSWをオートプレヒート解除用
とコピーサイクル実行用のスイツチとを兼用して
いることから、これを区別するためのものであ
る。即ちオートプレヒートを解除した後第１回目
のPSWのジヤツジでYesとして判断されないよう
にＦフリツプフロツプをセツトし、このＦフリツ
プフロツプのジヤツジを通して上記PSWがジヤ
ツジされないようにしている。所謂、オートプレ
ヒート状態において、プリントスイツチPSWを
押しオートプレヒートが解除されると同時に、コ
ピーサイクルに入いるのを防止している。ここ
で、同時にコピーサイクルに入つても定着部１６
の温度が規定値以上であれば、レデイーランプ
RLが点灯されて問題はないが、それ以下であれ
ばWTLのジヤツジにおいてNOとして判定されレ
デイーランプRLをOFFにするための動作が実行
されて、プリントスイツチPSWを押圧してもこ
のPSWの確認信号が出力されずコピーサイクル
には入らない。

以上のことがレデイー状態、即ちコピー可能状
態及びオートプレヒート状態の説明である 又、今までの動作は電源の投入時から、複写機
自体の初期状態の設定及びレデイー状態が指示さ
れコピー可なる指示がなされるまでの説明であ
る。

次にコピーサイクルについて説明する。

今、レデイーランプRLが点灯されており、プ
リントスイツチPSWを押すと第３０図のフロー
チヤートにおいて、PSWはYesとして判断されコ
ピーサイクルに入いる。このことから高圧発生用
のリレーTHVRがONされる制御信号が制御素子
３０の出力部より導出され、上述した２分タイマ
がリセツトされる。

例えばインストラクシヨンを示す第１８図にお
いて、28ステツプ目のインストラクシヨンTR₁に
てPSWをジヤツジすべくサブルーチンPOにジヤ
ンプし、上述した如くマイクロスイツチ群の動作
と同様にジヤツジされる。この時プリントスイツ
チPSWが押されていることからYesとして判断さ
れる。そのためP₁₀における29ステツプ目のTRO
がスキツプされ次のインストラクシヨンLAXが
実行される。上記LAXにてアキユムレータＡに
この時のインストラクシヨンコードI₄〜I₁が入力
され、アキユムレータＡは“0010”となる。次に
ATFなるインストラクシヨンが読み出される
が、このATFはアキユムレータＡの内容を本発
明にかかる複写機の制御信号を導出するレジスタ
Ｆに移すためのインストラクシヨンである。その
ため、レジスタＦは“0010”となる。この時レジ
スタＦの内容は制御素子３０の外部に制御信号と
して導出され、ドライバーを介してリレーTHVR
がONされる。従つてその接点THVR−ａが閉じ
帯電器１２及び除電器１８が動作を開始する。
尚、上記レジスタＦにおいてレジスタF₁の内容
で高圧発生用のリレーCHVRを、F₂の内容で上述
のリレーTHVRを、F₃の内容で光源用ランプCL
のリレーCLRを、更にF₄の内容で、原稿台リタ
ーンソレノイドTRSを制御するようにしてお
り、“１”でON、“０”でOFFにしている。

以上の様にして帯電が開始され、次のインスト
ラクシヨンTR₁が読み出され２分タイマがリセツ
トされる。この作用はサブルーチンにジヤンプし
て実行されサブルーチンよりメインルーチンに戻
るためのインストラクシヨンRTNが読み出され
るとR₁₀の33ステツプ目のSSRが導出され、次の
インストラクシヨンTROとでP₉（第１９図参
照）のステツプ０へジヤンプし、０ステツプ目の
マイクロスイツチMS₁がジヤツジされる。このマ
イクロスイツチMS₁は入紙を検知するもので、現
時点においては転写紙１３は入紙されておらず
NOとして判断される。その後、LBが読み出され
第１２図で示すRAM５０の(4)がカウンタBL及び
Buにて指定され、次のインストラクシヨンSM
で、上記指定地(4)の３ビツト目に“１”がセツト
される。このことは第３図に示す如き給紙ソレノ
イドPFSがONされると云うことである。又、次
のインストラクシヨンTR₁でサブルーチンPO
（第２８図参照）にジヤンプしステツプ３２のLB
を読み出す。このLBによりRAM５０の（12）が
指定され、RSMにて上記指定地（12）の第１ビ
ツト目が“０”にされ、レデイーランプRLが
OFFとなる。更にインストラクシヨンLBにて
RAM５０の(8)が指定され、次なるインストラク
シヨンSMにて指定地(8)の第０ビツト目に“１”
がセツトされる。その後TR₁にてサブルーチンP₁
へジヤンプし再度、SSR，TROの複合インスト
ラクシヨンによりP₂へジヤンプする。そのためP₂
（第２６図参照）の42ステツプ目のインストラク
シヨンNPRが読み出され、フリツプフロツプNP
がリセツトされて、レジスタW₁〜W₁₅より出力
している制御信号が一時停止する。これは先にも
説明した通り、第３５図に示すRAM５０の内容
をレジスタW₁〜W₁₅に移すためのもので以後イ
ンストラクシヨンに従つてRAM５０の内容をレ
ジスタW₁〜W₁₅に移し終えると、NPSなるインス
トラクシヨンが読み出され、フリツプフロツプ
NPがセツトされると、上記レジスタW₁〜W₁₅の
内容が制御信号として出力される。この時制御信
号が停止してから導出されるまでの時間は極めて
短かいため、上記時間は無視できる。上記制御信
号にて、給紙ソレノイドPFS、ドラムフイードク
ラツチDFC、及び高圧発生用リレーTHVRが動
作し給紙ローラ２０にて転写紙１３が入紙される
と共に給紙ローラ２０にて複写機部内に転写紙１
３が搬送される。一方、回転ドラム１が回転を開
始する。以上の如くプリントスイツチPSWを押
してから複写動作を行うための制御信号が導出さ
れ各種機構が動作する。その動作状態は第３８図
ａ，ｂのタイムチヤートに示している。続いて、
第３１図ａに示すフローチヤートにおいて、マイ
クロスイツチMS₄のジヤツジが行われ、Yesとし
て判断されると共に原稿台リターンソレノイド
TRSがOFFされる。続いて同期信号PAの入力状
態を確認する。その後、再度マイクロスイツチ
MS₄が確認され、又、TRSをOFFにし、スリツ
プローラジヤムSRJ及びCSSRのジヤツジ、更に
マイクロスイツチMS₂のジヤツジを行うが、いず
れにおいても“NO”として判断される。そして
同期信号PAの入力状態を確認する。この時の同
期信号PAのジヤツジにおいてはPAの１が入力端
子αに入力された時をジヤツジし、この時にYes
として判断する。しかし、上記同期信号PA−１
が入力されていないと上述したマイクロスイツチ
MS₄を再度ジヤツジすると云う同一サイクルを、
同期信号PA−１が入力されるまで繰り返えす。
そこで同期信号PA−１の入力を確認すれば給紙
ソレノイドPFSをOFFし、メモリＭに１を入力
する。ここで、Ｍ＋１とはRAM５０内に１を入
力し同期信号PAの１が入力されたことを記憶す
るもので次に同期信号PA−２が入力されると再
度Ｍ＋１を行いメモリに２を記憶させる訳であ
る。上記Ｍ＋１の後にＭ＝６のジヤツジを行う。
即ち、メモリの内容が６であればYesとして判断
される。この場合、同期信号PA−１が入力され
ていることから、Ｍ＝１となりNOとして判断さ
れる。次のＭ＝７、Ｍ＝８においても同様にNO
として判断され、マイクロスイツチMS₄のジヤツ
ジを行う。以上のことが同期信号が入力される毎
に行われ、Ｍ＝８のジヤツジでYesとして判断さ
れた時点で次の段階に移る。

以上の動作をインストラクシヨンをつかつて説
明する。

Ｐ９（第１９図参照）において、17ステツプの
TR₁が読み出されてPAのジヤツジが行われる。
この場合上記TR₁にてPO（第２８図参照）にジ
ヤンプして同期信号の入力状態を確認する訳でジ
ヤンプ先のTR₁が読み出される。そのためP₁（第
２７図参照）にジヤンプし、48ステツプ目のイン
ストラクシヨンTAが読み出されることが判るで
あろう。このTAにて入力端子αに同期信号PAが
入力されているかを確認する訳で例えば入力端子
αに信号がなければ次のインストラクシヨン
RTNが読み出される。つまり、PAがNOとして
判断されメインルーチンに戻り、マイクロスイツ
チMS₄がジヤツジされ先に説明した動作が繰り返
えされる。一方、上記TAにおいて、入力端子α
に同期信号PAが入力されていれば次のステツプ
のインストラクシヨンが実行されず、その次の
LAXが実行される。従つて、上記LAXにてアキ
ユムレータＡの内容が“0000”にされ次のADX
にてアキユムレータＡの“0000”とこの時のコー
ドI₄〜I₁の“0001”が加算器FAにて加算され、そ
の加算結果がアキユムレータＡに入力される。こ
の時のアキユムレータＡの内容は“0001”とな
る。上記ADXに実行にて加算器FAよりキヤリー
“１”が出されないため次のインストラクシヨン
がスキツプされ２つ目のTR₀が実行され、再度
ADXが実行される。この動作が繰り返えされる
ことで、加算器FAよりキヤリー“１”が導出さ
れるとインストラクシヨンRTN₁が読み出され
る。この結果PAはYesとしてジヤツジされたこ
とになる。

一方、RTN₁が読み出されるとメインルーチン
に戻り、第１９図に示す如く19ステツプ目のLB
なるインストラクシヨンが読み出されることが理
解できると思う。このLBにてRAM５０のアドレ
スカウンタBL，Buにて第１２図に示す如く(4)が
指定される。そして、次のTR₁にてPOにジヤン
プし、ジヤンプ先のTR₁（30ステツプ目）が読み
出され、再度P₁へジヤンプし、そこのインストラ
クシヨンTM（44ステツプ目）が読み出され実行
される。第３５図において指定地(4)の３ビツト目
は給紙ソレノイドPFSに関する情報が記憶されて
おり、現状においては先に説明した如く“１”が
記憶されていて給紙が実行されている。そこで
TMは指定地(5)の３ビツト目が“１”であること
から、次のインストラクシヨンRTN（45ステツ
プ目）がスキツプされその次のインストラクシヨ
ンRSMが実行される。その結果指定地(4)の３ビ
ツト目がリセツトされ“０”となる。その後の動
作はＭ→Ｗ即ち第３５図に示すRAM５０の内容
がレジスタW₁〜W₁₅に移され、該レジスタW₁〜
W₁₅の内容が制御信号として導出される。この場
合、給紙ソレノイドPFSはドライバー回路３２を
介しOFFにされる。（詳しくはタイムチヤート参
照） 次にＭ＋１が実行される訳で、この時インスト
ラクシヨンTR₁（P₉の21ステツプ目）が読み出さ
れる。このことから、ジヤンプ先のLB（POの２
ステツプ目）が読み出されRAM５０の(3)が指定
される。その後、次のインストラクシヨンSSR及
びTR₀の複合インストラクシヨンにてP₃の51ステ
ツプにジヤンプする。このジヤンプ先のLAXに
てアキユムレータＡの内容が“0001”にされ、次
のLAXが読み出される訳であるが、LAXが連続
する場合は次のLAXがスキツプされる。そのた
めADD１１が実行される。上記ADD１１にてア
キユムレータＡの内容とアドレスされている
RAM５０の指定地(3)の内容が加算されその加算
結果がアキユムレータＡに転送される。この結果
アキユムレータＡはその内容が“0001”となる。
又、ADD１１は加算器FAのキヤリー“０”の場
合、次のインストラクシヨンをスキツプし、その
次のインストラクシヨンが読み出され実行され
る。上述のことからインストラクシヨンEXCが
実行され、アキユムレータＡの内容“0001”をア
ドレスされているRAM５０の指定地(3)に転送
し、指定地(3)の内容が“0001”となる。その後
RTNが読み出されメインルーチンに戻りP₉の22
ステツプ目のLAXが読み出される。

以上のことから、RAM５０に一発目の同期信
号PA−１が記憶されたことになる。

続いてＭ＝６のジヤツジであるが、上記LAX
にてアキユムレータＡの内容を“0110”にされ次
のTAMにてアキユムレータＡの内容と現在アド
レスされているRAM５０の指定地(3)との内容の
一致が確認される。この場合、その内容が一致し
ない即ちNOとして判断される。次のＭ＝7M＝８
のジヤツジにおいても同様であり説明は省くが、
各ジヤツジはNOとして判断され、第３１図ａの
フローチヤートに示す如く、再度マイクロスイツ
チMS₄の動作状態の確認を行う。

以上説明した動作が繰り返えされ、回転ドラム
１が回転し、この回転により得られる同期信号
PAの６発目のパルスが制御素子３０の入力端子
αに入力されれば、RAM５０の指定地(3)の内容
が“６”即ち“0110”となり、Ｍ＝６のジヤツジ
においてYesと判断されＢフリツプフロツプのジ
ヤツジを行うが該Ｂフリツプフロツプは感光体３
の交換に関するもので、当然このジヤツジはNO
として判断される。そのため、再度上述した動作
を繰り返えし、同期信号PAの７発目のパルスが
入力され、それがRAM５０の指定地(3)に記憶さ
れる。この時指定地(3)の内容は“0111”となる。
以上のことからＭ＝６のジヤツジにおいては当然
NOであり、Ｍ＝７においてYesとして判断さ
れ、CSSRがジヤツジされるがこのジヤツジは
NOである。

以上の後、同期信号PAの８発目のパルスPA−
８が入力されればＭ＝８のジヤツジにおいてYes
として判断されることが理解できるであろう。そ
こで、RAM５０の指定地(3)の内容が“0000”に
される。そしてマイクロスイツチMS₄が確認され
るが原稿台８が移動しておらずNO側に倒れてお
り、原稿台８の初期状態を検知している。従つ
て、このMS₄の確認において、Yesとして判断さ
れるため原稿台リターンソレノイドTRSがOFF
にされる。次にスリツプローラジヤムSRJ₁にお
いては、転写紙１３がないことからNOとして判
断される。このことからPAがジヤツジされる。
このPAのジヤツジは同期信号PAの９発目のパル
スPA−９をジヤツジするもので、上記信号PA−
９が入力端子αに入力されるとYesとして判断
し、次のWTLをジヤツジする。このWTLにおい
て定着部の温度が規定値に達していれば、SRJ，
MS₄のジヤツジ後、マイクロスイツチMS₁のジヤ
ツジが行われる。ここでマイクロスイツチMS₁は
転写紙１３の入紙状態を検知しており、NO側に
倒れている。要するに、給紙ソレノイドPFSの
ONにより給紙ローラ２０が転写紙１３を入紙
し、搬送ローラ２１により上記転写紙１３が内部
に搬送される。そして、ペーパーストツパPSに
て一且転写紙１３は止められ、この時マイクロス
イツチMS₁にて入紙状態が検知される。そこで、
マイクロスイツチMS₁の動作状態の確認におい
て、ストローブ信号が端子S₂より出力され、ダイ
オード及びMS₁のNO側を介して入力部の端子
KN₂に入力される。このことからマイクロスイツ
チMS₁はNO側に在ることが確認され、Yesとし
て判断される。つまり転写紙１３の入紙状態が確
認される。その結果、高圧発生用リレーCHVR、
光源用ランプリレーCLRがONされる。尚、図で
はTRS−OFF、DEC−ONとあるがこれは以前の
状態通りである。上記CHVR及びCLRをONさせ
るための制御信号であるが、これは先に説明した
レジスタF₁〜F₄からの出力信号である。即ち、
レジスタF₁に“１”、F₃に“１”を入力すればよ
い訳でインストラクシヨンLAXにてアキユムレ
ータＡの内容を“0101”にし次のインストラクシ
ヨンATFにてアキユムレータＡの内容をレジス
タＦに転写すればよいことが理解できると思う。
但しこの場合以前より、高圧発生用リレーの
THVRがONしているのでインストラクシヨン
LAXによりアキユムレータＡの内容を“0111”
とすればよい。

以上の如く、回転ドラム１が回転し、第３８図
ａ，ｂに示すタイムチヤートにおいて、同期信号
PAの９発目の信号PA−９の発生時に、光源ラン
プCLが点灯し、帯電器６も感光体３に均一に帯
電を行うべく作用する。

次にPAのジヤツジを行い、そしてPBのジヤツ
ジを行う。この時の同期信号PBは、この信号入
力にてペーパーストツパPSにて止められている
転写紙１３を回転ドラム１の回転に同期して搬送
するものである。従つて同期信号PB−２が入力
された時点でストツパソレノイドPSSをONにし
て転写紙１３の停止状態を解除する。一方、同期
信号PAであるが、10発目のパルス信号で現像装
置及び原稿台８を駆動する。ここで、上記同期信
号PB−２及びPA−１０は同時に入力されるか、
又は何れかが先に入力されるか、複写機の製作に
おいて多少異なり、円板PTにおいて該部分のス
リツトPa−１０，Pb−２を変更できるようにし
ている。従つて、回転ドラム１の回転に合うよう
に円板２４のスリツトPa−１０，Pb−２を設定
し、転写紙１３及び原稿台８等の駆動における同
期をとるようにしている。

そこでPBのジヤツジにおいて、同期信号PB−
２が先に入力される場合、ストツパソレノイド
PSSがONされ、同期信号PA−１０が入力される
までPAがジヤツジされる。そして、上記同期信
号PA−１０が入力されると、現像モータリレー
DMR、原稿台フイードクラツチTFCがONにな
る。逆に上記同期信号PA−１０が入力される
と、現像モータリレーDMR及び原稿台フイード
クラツチTFCがONされ、次にPB−２が入力され
ると、ストツパソレノイドPSSがONされる。従
つて、タイムチヤートに示す如く現像を行うため
のモータリレーDMR，TFCがONし、更にPSSが
ONとなり、現像装置１１及び原稿台８が動作状
態となる。一方、転写紙１３も搬送される。この
場合マイクロスイツチMS₄はNC側に倒れる。

以上の動作後、Ｍ＋１が実行され同期信号PA
−１０が入力されたことをRAM５０の指定地(3)
に記憶されると共に、Ｅ、Ｈ、Ｏフリツプフロツ
プのジヤツジを行うが、各フリツプフロツプはセ
ツトされておらず、NOとして判断され、次のマ
イクロスイツチMS₅のジヤツジを行う。しかしマ
イクロスイツチMS₅は原稿台８のオーバランを検
知するもので現状ではONしておらず（開成状
態）NOとして判断される。そしてマイクロスイ
ツチMS₁のジヤツジに移る。このマイクロスイツ
チMS₁は搬送される転写紙１３の後端が通り過ぎ
た場合にNC側に倒れるが、この場合またNC側に
倒れずYesとして判断され、PAのジヤツジに移
る。該PAのジヤツジは同期信号PA−１１の入力
状態を確認するものである。そこでドラム１が回
転し、同期信号PA−１１が入力されれば、PAの
ジヤツジにおいて、Yesとして判断されＭ＋１が
行われる。このＭ＋１は先に説明した通りであ
り、RAM５０の指定地(3)に“１”を加算したも
のを記憶させている。つまり、同期信号PA−１
０が入力された時点でRAM５０の指定地(3)には
先程Ｍ＋１が実行され“１”が記憶されているこ
とから同期信号PA−１１が入力されればRAM５
０の指定地(3)にはＭ＝２が記憶される。従つて、
次のＭ＝１のジヤツジにおいてRAM５０の指定
地(3)はＭ＝２であることから、NOとして判断さ
れ、Ｍ＝４、５、６、７、８、９のジヤツジに移
る。そして、かかるジヤツジにおいてNOとして
判断されＥフリツプフロツプのジヤツジを行う。
以上のように上述の動作が繰り返えされ、同期信
号PAが入力される毎にＭ＋１が実行され何発目
の同期信号PAが入力されたかが記憶される。換
言すれば、回転ドラム１がどの位置にあるかが確
認できる。

一方、マイクロスイツチMS₁が搬送される転写
紙１３の後端を検知した即ち、NC側に倒れると
ストツパソレノイドPSSがOFFとなり次のコピ
ーを行うための転写紙１３をその部分で停止させ
る。これは、マイクロスイツチMS₁のジヤツジに
てNOと判断され、PSSをOFFにする。尚、タイ
ムチヤートにおいてB₅、A₄、B₄とあるのは転写
紙１３のサイズを示すものである。

又、RAM５０の指定地(3)の内容が“0100”即
ち、同期信号PA−１が入力されれば、Ｐ、Ｃフ
リツプフロツプがジヤツジされ、ストツパソレノ
イドPSSがジヤツジされる。ここで、第３８図ａ
のタイムチヤートにおいて、転写紙１３のサイズ
がB₅であれば、２度目の同期信号PA−１が入力
される以前において、マイクロスイツチMS₁は
NC側に倒れており、MS₁のジヤツジ後、上記ス
トツパソレノイドPSSがOFFにされる。尚、サ
イズA₄又はB₄であればマイクロスイツチMS₁は
転写紙１３の入紙状態を検知しており、ストツパ
ソレノイドPSSはON状態のままである。そこ
で、同期信号PA−１が入力されＭ＝４の状態に
おいて、PSSのジヤツジでは転写紙がB₅であれば
NO、転写紙A₄、B₄であればYesとして判断され
る。ここでは説明の都合上、転写紙１３がB₅の
場合について説明する。

従つて、PSSのジヤツジ後Ｃフリツプフロツプ
がセツトされる。ちなみに第３６図において
RAM５０の指定地(2)の第２ビツト目に“１”が
記憶される。その後Ｍ＝６、Ｍ＝９、Ｍ＝８のジ
ヤツジを行つた後、再度Ｅフリツプフロツプのジ
ヤツジに戻る。

次に、同期信号PA−２が入力されPAのジヤツ
ジにてＭ＋１が成され、RAM５０の指定地(3)は
“0101”となる。そのため、Ｃフリツプフロツプ
ジヤツジにおいて、かかるフリツプフロツプがセ
ツトされていることから、このジヤツジ後Ｐフリ
ツプフロツプがセツトされ先程説明した動作と同
様Ｅフリツプフロツプのジヤツジに移る。そして
PAのジヤツジにおいて、同期信号PA−３が制御
素子３０の入力端αに入力されていればその入力
状態の確認後、RAM５０の指定地(3)はその内容
が“1010”となる。

そして、Ｆフリツプフロツプのジヤツジ後、現
像モータリレーDMRがOFFになる。これは、転
写紙１３のサイズに合わせて現像装置１１の現像
モータを停止させるようにしている。例えばA₄
サイズであればＭ＝８即ち同期信号PA−５が入
力された時点で、B₄サイズであれば同期信号PA
−６が入力された時点で現像が停止する。

説明を元に戻してＭ＝６のジヤツジにおいて、
RAM５０の指定地(3)は“0110”であることか
ら、次の動作としてＥフリツプフロツプがセツト
される。そのため次なるＥフリツプフロツプジヤ
ツジ後マイクロスイツチMS₂の動作状態が確認さ
れる。この場合、マイクロスイツチMS₂はドラム
１の感光体に密着した転写紙１３が剥離されれば
NO側に倒れて剥離状態を検知する。つまりマイ
クロスイツチMS₂がNC側に倒れていれば、転写
紙１３はドラム１に密着したままでありJAMと
して処理される。しかし、ここではYesと判断さ
れた場合について説明する。以後の動作は先に説
明した通りであり、再度PAのジヤツジを行う。
この時のPAジヤツジは同期信号PA−４であり、
入力状態にあればＭ＋１が実行される。その後、
Ｍ＝６、Ｍ＝９及びＭ＝８のジヤツジで何れも
NOであるため再度Ｅフリツプフロツプのジヤツ
ジに戻り、次の同期信号PA−５のジヤツジに移
る訳であるが、ここでPAジヤツジ以前のマイク
ロスイツチMS₅の確認において、原稿台８がオー
バーラン状態であれば、MS₅はONしそれを確認
する。そのため、ストローブ信号が端子S₁より導
出され入力端AKに入力され、ON状態であるこ
とが確認される。そして、PSSのジヤツジに移
り、帯電用高圧発生部のリレーCHVR及び原稿台
フイードクラツチTFCをOFFにし、０フリツプ
フロツプのジヤツジ後、Ｈフリツプフロツプがセ
ツトされる。上記Ｈ及び０フリツプフロツプは後
に説明する220ｍｓタイマーにかかるものであ
る。上述の動作で原稿台８が停止し、又、帯電用
のリレーCHVRがOFFになることから帯電器６
の帯電動作も停止する。

今現在の状態は、マイクロスイツチMS₁は転写
紙１３の入紙状態を検知しておらず、転写紙スト
ツパソレノイドPSSはOFFである。マイクロス
イツチMS₂は転写紙１３の剥離を検知しており
NO側に倒れている。マイクロスイツチMS₃はま
だ転写紙１３の出紙を検知しておらずNC側に倒
れている。又、マイクロスイツチMS₄は原稿台８
が原稿台フイードクラツチのONにて移動され初
期状態にないことからNC側に倒れ、更にマイク
ロスイツチMS₅が原稿台８のオーバーランを検知
したことから、原稿台フイードクラツチTFCを
OFFにし原稿台８が停止状態にあり帯電器６も
停止状態である。

以上の状態で同期信号PA−５の入力状態を確
認するが、入力されていなければＥ、Ｈフリツプ
フロツプのジヤツジに移る。ここで、Ｈフリツプ
フロツプは先程説明した如くセツト状態にあり、
220ｍsecタイマがセツトされる。この220ｍsecタ
イマは原稿台フイードクラツチTFCがOFFして
から、原稿台リターンソレノイドがONするまで
220ｍsecの間、原稿台を停止させて、原稿台８の
駆動を確実に行つている。例えば原稿台８が停止
して即座にTRSがONしリターンされると原稿台
８の駆動に係るクラツチギヤー等に支障を来た
し、故障の原因となる訳でこれらの問題を除去す
るために220ｍsecタイマを設けている。

上記タイマは別に設けるものではなく制御素子
３０内で構成している。

そこで、上記タイマがセツトされ、同期信号
PA−５の確認を実行しこの確認がなされないと
上述したサイクルを繰り返えして、220ｍsec経過
後、原稿台リターンソレノイドTRSをONして原
稿台をリターンさせる。つまり、220ｍsecタイマ
のジヤツジ後、220ｍsecタイマはリセツトされ、
且つＨフリツプフロツプがリセツト、Ｃフリツプ
フロツプがセツトされる。そのためＯフリツプフ
ロツプジヤツジにおいてYesとして判断されマイ
クロスイツチMS₄の確認が実行される。この時の
マイクロスイツチMS₄は原稿台８が初期状態にな
いため、NC側に倒れており、原稿台リターンソ
レノイドTRSがONされるべく制御素子３０より
制御信号が出力される。以上の後、同期信号PA
−５が入力されれば、RAM５０の指定地(3)はそ
の内容が“1000”となる。

従つて、Ｍ＝８のジヤツジにおいて、Yesとし
て判造された後、Ｅフリツプフロツプがリセツト
され、マイクロスイツチMS₆のジヤツジに移る。
このマイクロスイツチMS₆はマルチコピーダイヤ
ルの確認を行うものであり、シングルコピーの場
合は常にOFF（第３７図参照）であり、NOとし
て判断される。上述の後、Ｅフリツプフロツプの
ジヤツジに戻る。尚、上記ダイヤルが複数枚にセ
ツトされていれば、マイクロスイツチMS₁の動作
状態確認後、給紙ソレノイドPFSをONさせた
後、上述の操作を繰り返えす。

以上の後、同期信号PA−６が入力されれば、
Ｍ＋１が実行されRAM５０の指定地(3)の内容が
“1001”（Ｍ＝９）になる。このため、Ｍ＝９のジ
ヤツジ後、PFS，DMR，TFCをOFF（何れも既
にOFFとなつている）にした後、マイクロスイ
ツチMS₄の確認を行い原稿台リターンソレノイド
TRSのON又はOFFを行う。即ちこの時点でかり
に原稿台８が元の停止位置に戻つているならば、
それをマイクロスイツチMS₄が検知している。こ
の確認はストローブ信号を端子S₁から出力して行
つており、原稿台リターンソレノイドTRSが
OFFされる。次に同期信号PA−７の入力状態を
確認し、この確認後マイクロスイツチMS₃のジヤ
ツジに移る。このマイクロスイツチMS₃はトナー
像が定着された転写紙１３の出紙を検知するもの
で、この状態では当然NO側に倒れている。但
し、この状態で出紙を検知していなければ転写紙
１３の搬送が正常でなく転写紙１３は搬送経路で
紙詰り等を起こしておりジヤムとして判断する。
上記マイクロスイツチMS₃のジヤツジ後トータル
カウンタTCがONされて１カウントアツプされ、
再度マイクロスイツチMS₄のジヤツジ後、同期信
号PA−８の確認を行い、PSS，CHVR，CLR、
及びTCをOFFにすると共に、RAM５０の指定
地(3)の内容を“0000”にしタイマをOFF、各
Ｏ、Ｃ、Ｐフリツプフロツプをリセツトする。

以上の動作完了後マイクロスイツチMS₄のジヤ
ツジに移る（第３１図ａの※11を参照）。このジ
ヤツジ後、同期信号PA−９を確認し、WTL回路
からの信号入力状態を見る。そして、再度マイク
ロスイツチMS₄の確認を行い、該マイクロスイツ
チがNO側に反転するまで確認する。この時、ド
ラムフイードクラツチDFCはOFFされ回転ドラ
ム１は停止する。上記マイクロスイツチMS₄が
NO側に反転することでマイクロスイツチMS₁の
ジヤツジに移る。ここで、複数枚の複写を行う場
合先に説明したように、給紙ソレノイドPFSが
ONされており入紙状態である。そのため、連続
コピーサイクルに移る。一方、マイクロスイツチ
MS₁が入紙を検知していなければ最初に説明した
回転ドラム１の初期状態の停止位置を探すための
動作が実行される。従つて第２９図に示すフロー
チヤートに移り、レデイーランプRLがOFF、ド
ラムフイードクラツチDFCがONされ、回転ドラ
ム１が再度回転する。

以後の動作は最初に説明した通りであり説明を
簡単にする。マイクロスイツチMS₄はこのサイク
ルに移る場合、NO側に反転しており原稿台リタ
ーンソレノイドがOFFにされ、原稿台８が最初
の停止位置に復帰されている。一方、PBのジヤ
ツジにおいて同期信号PB（スリツトPb−２）が
入力されている状態でPAのジヤツジを行い、次
のPBのジヤツジ（点線で囲つていないPBのジヤ
ツジ）を行う。このPBジヤツジは同期信号PB−
１の確認であり、この信号が入力されている状態
で同期信号PA−１１が入力されればＤフリツプ
フロツプがセツトされ、次の同期信号PA−０が
入力された状態でＤフリツプフロツプがリセツト
されて、ドラムフイードクラツチDFCがOFFに
なる。つまり、同期信号PB−１の入力状態にお
いて、同期信号PA−１１，PA−０が入力されれ
ばドラム１の初期状態であり、ドラム１が停止す
る。その後レデイー状態となり、レデイーランプ
RLがONされコピー可なる表示を行う。

以上の如く本発明における複写機は１チツプの
制御素子３０にて制御される。ここで、従来では
ドラムの回転に合わせ各マイクロスイツチMS₁〜
MS₈等から送られてくる信号を基に各制御を行う
もので、各スイツチMS₁〜MS₈より各々接続線が
必要である。しかし、本発明ではドラム１の回転
により得られる同期信号PA，PBにより何れかの
マイクロスイツチMSの状態を確認するために、
制御素子３０よりストローブ信号を導出し、この
ストローブ信号の入力状態により上記マイクロス
イツチの動作状態を確認している。即ち同期信号
PA，PBの入力状態に合わせてこの入力状態に合
つたマイクロスイツチ等を確認する訳で第３７図
に示す如く、マイクロスイツチ群からの導出線数
が減少することが分かるであろう。それに、タイ
マ等を別に設けることなく制御素子３０内で構成
できる部品点数を大幅に減らせる。更に上記タイ
マと合わせてオートプレヒート機能等が簡単に構
成できると共に、原稿台８の駆動を確実に実行し
ている。

尚、上述の説明は複写を行う場合であり、この
動作中に転写紙１３の搬送が正常に行われていな
い所謂ジヤム状態になればこれを報知する必要が
ある。この場合、スリツプローラジヤムSRJ又は
各マイクロスイツチMS等によりそれが検知され
ジヤムサイクルに移る。このフローチヤートを第
３２図に示している。

上記第３２図において、ジヤムが検知されれば
まず負荷が全てOFFにされる。この説明をイン
ストラクシヨンにより説明すると、第２３図にお
いて、P₅の56ステツプ目のLBが読み出される。
このLBにてRAM５０の（０）が指定される。そ
して次のインストラクシヨンTR₁にてサブルーチ
ンPO（第２８図）にジヤンプし、ジヤンプ先の
インストラクシヨンでTR₁（P₀、６ステツプ）が
読み出され再度P₁にジヤンプし、LAX（P₁54ス
テツプ目）なるインストラクシヨンが実行され
る。このLAXにてアキユムレータＡが“0000”
にされ、EXCIにて指定されているRAM５０の
（０）が“0000”にされる。この動作が繰り返え
され第３５図に示すRAM５０の内容が全て
“０”にされた後、RTNなるインストラクシヨン
が読み出されサブルーチンからメインルーチンへ
と戻る。そこでＰ５の58ステツプ目のLAXが実
行され次のATFなるインストラクシヨンでレジ
スタＦが“0000”となり制御信号が出力されな
い。

次に、インストラクシヨンLBにてRAM５０の
(12)（第３５図参照）が指定される。そしてSSR，
TRoの複合インストラクシヨンでＰ１０へジヤン
プする。そこで、ジヤンプ先のSM（35ステツプ
目）なるインストラクシヨンにて、上記LBで指
定したRAM５０の(12)における３ビツト目に
“１”を記載させる。このことは第３５図におい
てジヤムリレーJRがONされたことになる。次の
インストラクシヨンTR₁にてサブルーチンへジヤ
ンプし第３５図に示すRAMの内容をレジスタW₁
〜W₁₅に移す動作が制御素子３０内で行われフリ
ツプフロツプNPがセツトされ上記レジスタW₁〜
W₁₅よりジヤムリレーJRをONさせる制御信号が
導出させる。この動作終了後、第３２図のフロー
チヤートにも示す如きジヤムリレー接点JR−ａ
のジヤツジが行われる。このジヤツジにてジヤム
リレー接点JR−ａが動作すればジヤムリレーJR
をOFFにする。ここで、ジヤムリレーJRが一度
動作するとその接点JR−ａは保持される。従つ
て、ジヤムリレーJRをOFFにしても接点JR−ａ
はそのままの状態で手動により解除されるように
なつている。

ジヤムリレーの接点JR−ａのジヤツジにおい
てこの接点JR−ａが動作みNO側に倒れるまで確
認を行い、その確認後、ジヤムリレーJRをOFF
にする。そしてジヤムランプタイマJLTをＯ即
ち、リセツトし、再度接点JR−ａのジヤツジが
実行される。この場合、Yesとして判断され次の
動作に移る訳であるが、何らかの形で接点JR−
ａが解除された場合、上述した動作が繰り返えさ
れる。ここではYesと判断されるものとして説明
するとジヤムランプタイマJLTがスタートされ、
ジヤムランプタイマJLTのジヤツジが実行され
る。従つてジヤムランプタイマJLTのジヤツジに
おいて、所定時間経過後Yesとして判断されジヤ
ムランプJLがONしてジヤムであることを表示
し、更にＫフリツプフロツプをセツトする。その
後、ジヤムランプタイマJLTをリセツトした後該
タイマをスタートするという上述の動作が繰り返
えされる。そして、ジヤムランプタイマJLTのジ
ヤツジにおいてYesとなればＫフリツプフロツプ
のジヤツジに移る。ここで、上記Ｋフリツプフロ
ツプがセツトされていることからジヤムランプ
JLがOFFにされ、ランプが消える。更にＫフリ
ツプフロツプがリセツトされる。以後の動作は上
述と同様であり、この動作を繰り返えすことによ
りジヤムランプJLはジヤムランプタイマJLTの
設定時間毎に点滅し、ジヤムであることを表示す
る。上記設定時間は500ｍsecにしている。ここ
で、上記点滅動作を詳しく説明すると共にタイマ
についても説明しておく。尚、先に説明したタイ
マにおいても、このタイマと同様の構成である。

第１８図に示すインストラクシヨンにおいて、
40ステツプ目のLBが読み出される。該LBにおい
て、RAM５０の指定地（19）が指定され、次の
TR₁にて上記RAM５０の指定地（19）が“０”
にされる。その後、42ステツプ目のTR₁にてサブ
ルーチンへジヤンプし、そこでジヤムリレー接点
JR−ａのジヤツジが実行される。この場合、Yes
として判断され次に44ステツプ目のTR₁が読み出
され、タイマがスタートされる。即ち、サブルー
チンページのP₀の57ステツプ目（第２８図参照）
のインストラクシヨンLBが読み出されRAM５０
の（19）が指定される。そこで、次のTRoにて同
一ページにジヤンプし、ジヤンプ先のSSR，TR₁
なる複合インストラクシヨンによりP₃の51ステツ
プ目（第２５図参照）にジヤンプしインストラク
シヨンLAXが読み出される。このLAXにてアキ
ユムレータＡは“0001”にされた後、次のインス
トラクシヨンLAXがスキツプされADD１１なる
インストラクシヨンが実行される。該インストラ
クシヨンADD１１によりアキユムレータＡの内
容とアドレスされているRAM５０の内容（ここ
では指定地（19）でありその内容は“0000”であ
る）が加算されその結果がアキユムレータＡに転
送される。結局アキユムレータＡは“0001”とな
る。上記ADD１１にて加算器FAからのキヤリー
が“０”であるため次のインストラクシヨンがス
キツプされEXOが実行される。そのためアキユ
ムレータＡの内容“0001”がアドレスされている
RAM５０の指定地（19）に入力され、それが記
憶される。以上の動作完了後、RTNが読み出さ
れメインルーチンに戻る。

次の動作として第１８図において、45ステツプ
目のTR₁が読み出され、Testジヤツジが実行され
るが先に説明した如くNOとして判断される訳で
次のインストラクシヨンTRoが読み出され実行さ
れる。このTRoにて同一ページへジヤンプしイン
ストラクシヨンLBが読み出されることが理解で
きるであろう。

上記LBにてRAM５０の指定地(11)が指定され
る。そして、次のインストラクシヨンTMにて上
記指定地(11)の第１ビツト目が“１”であれば次の
インストラクシヨンがスキツプされるがここでは
第１ビツト目が“０”であり次のインストラクシ
ヨンTRoにて同一ページにジヤンプしジヤムリレ
ー接点JR−ａがジヤツジされる。以上のことは
ジヤムランプタイマJLTがジヤツジされたことで
あり、即ちRAM５０の指定(11)の第１ビツト目が
“１”になれば、52ステツプ目のLBが読み出され
Ｋフリツプフロツプのジヤツジが実行される。

以上のことを簡単に説明すれば、RAM５０の
指定地（19）が“0001”とされるが、ジヤムラン
プタイマJLTのジヤツジでRAM５０の指定地(11)
が“0010”となつておればYesとして判断され
る。この場合、当然RAM５０の指定地(11)は
“0000”でありNOとして判断される。その結果上
述した動作が繰り返えされる。結局、この動作を
繰り返えすことで、RAM５０の指定地（19）の
内容が変わつていく。即ち上述した動作を何度が
行うことで、その回数をRAM５０の指定地
（19）でカウントすることであり、15回繰り返え
せば指定地（19）の内容は“1111”となることが
理解できるであろう。そして16回目になると第２
５図において、51ステツプ目のLAXでアキユム
レータＡは“0001”とされ、ADD１１にてアキ
ユムレータＡの“0001”とアドレスされている
RAM５０の指定地（19）の“1111”とが加算さ
れる。その結果、加算器FAからキヤリー“１”
が出力される。そこで、次のインストラクシヨン
TRoが実行されることからEXCIが読み出され実
行される。従つてこのEXCIにてアキユムレータ
Ａの内容が、上記RAM５０の指定地（19）（この
時“0000”である）に移されると共に、RAM５
０のステツプをアドレスしているカウンタBLが
カウントアツプされ、その内容が“1101”とな
り、RAM５０の指定地(7)（第１２図参照）が指
定される。そして、LAXが読み出されアキユム
レータＡの内容が“0000”となり次のADD１１
にてアキユムレータＡの内容とアドレスされてい
るRAM５０の指定地(7)の内容及び上述したキヤ
リー“１”が加算され、EXCにて加算された結
果が上記指定地(7)に入力される。即ち指定地(7)に
は“0001”が記憶される。以上の動作が繰り返え
されることで、指定地(11)が“0010”になると、
500ｍsecが経過したことになる。従つて（第１８
図参照）ジヤムランプタイマJLTのジヤツジにお
いて、インストラクシヨンLBにてRAM５０の(11)
が指定され、次のTMにてこの時のI₁，I₂で指定
される第１ビツトが“１”であるので次のインス
トラクシヨンをスキツプしインストラクシヨン
LBが実行されＫフリツプフロツプのジヤツジに
移る。ここで指定地(11)が“0010”にされるのは上
述の動作が512回繰り返えされる時である。この
時500ｍsecが経過する（１回の動作が１ｍsec弱
で実行される） 又、Ｋフリツプフロツプは第３６図に示す如く
RAM指定地（14）の第３ビツト目にその状態が
記憶されているがこの場合、第３ビツト目は
“０”であるため、53ステツプ目のインストラク
シヨンTMにてその状態が確認される。そして次
のインストラクシヨンTRoにて同一ページへジヤ
ンプし58ステツプのIDFRなるインストラクシヨ
ンが実行される。このIDFRは制御素子３０内の
フリツプフロツプIDFをリセツトするものであり
この時刻フリツプフロツプIDFからの出力IDFを
制御信号としてドライバー３２に出力し、ジヤム
ランプJLを点灯させる。つまり上記IDFなるフリ
ツプフロツプがリセツトされればジヤムランプ
JLが点灯し、セツトされればジヤムランプJLは
消灯する。

従つて、500ｍsec毎にジヤムランプJLが点滅
する訳である。

以上がジヤム状態であり、ここでもタイマを制
御素子３０内で構成しジヤムランプJLの点滅動
作を行つている。

続いて本発明による感光体３の交換制御につい
て説明する。

尚、その場合のタイムチヤートを第３９図に示
している。この場合、回転ドラム１は３回転後に
感光体３の交換完了となる。第１図において感光
体３を挿入口４より挿入するとその挿入状態をマ
イクロスイツチMS₇が検知する。ここで当然電源
は投入されている。上記感光体３はストツパMS
にて一旦止められている。

そこで、マイクロスイツチMS₇ジヤツジにおい
て（第３０図参照）Yesとして判断される。従つ
て第３４図に示すフローチヤートに移りCSSRの
セツト側をONする。ここでCSSは最初に説明し
たが、回転ドラム１に装着された感光体３の固定
を解くための押え爪を駆動させるソレノイドであ
り、該ソレノイドをONすれば感光体３の固定を
解く。一方上記CSSRはそれに関するリレーであ
り、このリレーのセツト側をONすればその接点
CSSR−ａは動作しその状態を維持し逆にリセツ
ト側にONすれば、元の状態に復帰する。

以上の様にリレーCSSRをセツト側にONする
とその接点CSSR−ａがON側に倒れる。そこで
CSSR−ａをジヤツジしその後、パワーリレーPR
及びリレーCSSRのセツト側をOFFにすると共
に、ソレノイドCSSがONされる。以上の後ドラ
ム１が回転し、同期信号PA，PBの入力に応じて
各制御が行われる。一方、ドラム１の回転によ
り、感光体３は剥離装置１５まで送られてくると
該部分でドラム１より剥離され各ローラにより外
部に搬出される。そして、同期信号PA−７が入
力されると、第３１図ａにおいてＭ＝７のジヤツ
ジ後接点CSSR−ａが確認される。この場合上記
接点CSSR−ａは動作状態（NO側）であり次の
マイクロスイツチMS₂のジヤツジに移る。このジ
ヤツジにおいてもYesとして判断されマイクロス
イツチMS₃を確認する。ここでマイクロスイツチ
MS₃が感光体３の搬出を検出していないと、ジヤ
ムとして検出されその報知を行う。一方、搬出を
検知していれば同期信号PAの入力をカウントし
ていたRAMの内容を“０”にする。

以上の動作が完了すればドラム１は回転を続け
初期状態を探す制御が行われる。そこで第２９図
のフローチヤートに示す如く、リレー接点CSSR
−ａジヤツジ後Ｂフリツプフロツプがセツトされ
る。そしてドラム１の２回転目において同期信号
PA−６が入力されると第３１図ａに示す如くＭ
＝６のジヤツジ後、Ｂフリツプフロツプがジヤツ
ジされYesとして判断される。その結果、第３３
図に示すフローチヤートに移り、マイクロスイツ
チMS₇の確認後感光体ストツパーソレノイドMSS
をONさせ同時にドラム１の回転を停止させる。
そのためストツパMSが開き、感光体３が内部へ
搬送される。

又、ドラム１は1.5ｍsec停止した後再度回転を
開始する。その後、上記回転ドラム１は再度初期
状態に設定され、この状態で第２９図に示すＢフ
リツプフロツプのジヤツジにおいて、Yesとして
判断されることが理解されることと思う。そのた
め、第３３図に示すフローチヤートに移り各々の
処理の後、PAのジヤツジを行う。該PAジヤツジ
は同期信号PA−１の入力状態を確認するもの
で、上記信号PA−１が入力されればリレー
CSSRのリセツト側をONすると共に、ソレノイ
ドCSSをOFFにする。この時搬送されてきた感
光体３はその先端がドラム１に爪にて固定され
る。そして同期信号PA−２の入力後、リレー
CSSRのリセツト側をOFFにし且つＢフリツプフ
ロツプをリセツトする。

その後回転ドラム１は初期状態まで回転し、そ
の位置に停止する。尚、CSSRのリセツト側を
ON、CSSをOFFにした場合、パワーリレーPRが
ONし、ヒータランプHL₂，HL₃が点灯する。

以上が感光体３の交換サイクルの説明である。

本発明は叙述の如く、複写機の制御を１つの部
品即ち、マイクロプロセツサーで行つている。即
ち本発明はマイクロプロセツサーの記憶部に複写
機の複写制御及び感光体交換制御を行わせるため
のインストラクシヨンを書き込んでおき、このマ
イクロプロセツサーに複写機の同期信号を入力し
て、上記記憶部に書き込まれたインストラクシヨ
ンを順次読み出し、複写機の制御を行うものであ
る。

従つて、従来の様に複雑となつていた複写制御
及び感光体交換制御回路が複雑であつたものが１
つの制御素子でよくそれに伴う多大の効果を奏す
る。部品点数の大幅な減少により、制御回路の小
型化、大幅なコストダウン及び消費電力の低減、
又、信頼性及び、サービス性の向上、更に信頼性
の向上における外来ノイズによる影響の防止を達
成することができる。マイクロスイツチ等の動作
確認において、マイクロスイツチの動作信号の入
力状態を一度で確認するものでなく、動作状態を
確信するための信号により確認し、しかも、何度
も確認した上でその動作状態として出力するため
その確認が正確なものとなり、誤動作のない制御
を行うことができる。

又、この時の動作状態の確認は制御素子より確
認信号を出力し、検知手段を介して入力すること
で、その動作状態を確認することから、従来のよ
うに受身的に動作信号を入力するものに比べれば
ノイズ等の信号か否かの判別が極めて容易で、確
実なものとなるだけでなく、その都度、必要な検
知手段の動作状態を確認すればよく、入力するた
めの信号線が例えば、ON、OFFの２本の線でよ
く、ノイズ防止に大きく貢献する。

又は、本発明はマイクロプロセツサーの持つ欠
点を、複写機自体が有する時間的な流れで充分に
補うことができ、制御信号の導出は元より、検知
手段の動作状態を一度に入力することなく、入力
される同期信号に基き、この時の検知手段の動作
状態を確認すればよく、検知手段をシーケンシヤ
ルに見ることができ、ノイズ等の影響を防止でき
るだけでなく、マイクロプロセツサーの機能を充
分に活用でき、複写機を小型化する上で充分にそ
の目的に添える。それに、感光体の交換は感光体
交換用検知手段が、上記の方法で検知されれば、
記憶部に記憶された感光体交換のインストラクシ
ヨンが順次読み出され、複写制御と同一の同期信
号に従つて、交換制御が実行されていくことか
ら、複写機の取り扱が非常に簡単で便利である。

【図面の簡単な説明】

第１図は本発明における複写機の構造を説明す
るための側断面図、第２図は本発明にかかる電源
部における回路図、第３図は本発明における複写
機の制御ブロツク図、第４図は回転ドラムと連動
し同期信号を得るための円板を示す正面図、第５
図は本発明にかかる制御素子の構成を説明するた
めのブロツク図、第６図は制御素子内の記憶部に
書き込むインストラクシヨンを示す図、第７図か
ら第１０図は第５図にかかる記憶部のアドレスを
行うためのカウンタ及びレジスタの論理ブロツク
図で第７図はページのアドレスにかかるスタツク
レジスタの論理ブロツク図、第８図はステツプの
アドレスにかかるカウンタの論理ブロツク図、第
９図はページのアドレスにかかるカウンタの論理
ブロツク図、第１０図はステツプのアドレスにか
かるスタツクレジスタの論理ブロツク図、第１１
図は第５図にかかるクロツク発生器より出力され
るクロツク信号のタイムチヤート、第１２図は第
５図にかかるRAMを説明するために供する図、
第１３図は第５図にかかる加算器を説明するため
の論理ゲート図、第１４図は第５図にかかるアキ
ユムレータ部を説明するための論理ゲート図、第
１５図から第２８図は本発明における複写制御を
行わせるためにROMのP0ページからP13ページ
に書き込まれたインストラクシヨンを示す図第２
９図から第３４図は第１５図から第２８図にかか
るインストラクシヨンにおけるフローチヤート、
第３５図はRAM内に記憶される被制御部の記憶
場所を説明するための図、第３６図はRAM内に
記憶されるフリツプフロツプの記憶場所を示す
図、第３７図は制御素子の入出力端子を示すブロ
ツク図、第３８図ａ，ｂは被制御部の動作状態を
示すタイムチヤート、第３９図は本発明における
感光体の交換におけるタイムチヤート図である。 MS₁〜MS₈：マイクロスイツチ、MS₇：感光体
交換の感光体検用マイクロスイツチ、１：回転ド
ラム、２４：同期円板、３０：制御素子（１チツ
プ）、３１：制御信号、３３：同期信号、３４：
被写状態を検知する検知手段（マイクロスイツチ
等）、３７：同期信号発生装置、４１：ROM、５
０：RAM。

Claims (1)

【特許請求の範囲】
1. １ ドラム上に交換可能に保持された感光体、該
   感光体を駆動する駆動系、感光体の駆動に伴ない
   同期信号を出力する同期信号発生部、上記感光体
   を均一に帯電する帯電器、上記感光体に原稿の像
   を露光し原稿の走査手段を含めた光学系、上記感
   光体に形成された潜像を顕像化する現像部、顕像
   された像を用紙に転写する転写部、用紙上に形成
   された像を定着する定着部、上記用紙を給紙し、
   上記転写部、定着部を経由して搬送する用紙搬送
   系及び上記感光体の交換を検知する手段を含み、
   感光体を交換するための交換系を備えると共に上
   記各被制御の動作に伴なう複写状態を検知する検
   知手段を各部に配置し、上記同期信号発生部より
   出力する同期信号に基き、制御信号を出力し制御
   を行う電子写真複写機において、上記各被制御を
   制御するための各種インストラクシヨンを記憶し
   た記憶部、該記憶部より読み出されたインストラ
   クシヨンを解読し、その解読信号を出力する解読
   部、上記記憶部のインストラクシヨンを読み出す
   と共に、その読み出したインストラスシヨンを上
   記解読部より出力される解読信号に従つて処理す
   る処理部、を有した制御素子を備え、上記処理部
   は感光体の駆動に従つて出力される同期信号を基
   に上記記憶部のインストラクシヨンを読み出し、
   解読部を介して出力される解読信号に従つてイン
   ストラクシヨンを処理し、上記同期信号に応じた
   上記検知手段の動作をインストラクシヨン処理に
   より確認し、この確認に基き上記被制御部へ制御
   信号を導出し、上記記憶部は複写制御と共に上記
   感光体を交換する交換系を制御するための各種イ
   ンストラクシヨンを記憶し、感光体の交換を検知
   する手段の動作に基き、感光体を駆動しこれによ
   る上記複写制御と同一の同期信号を基に、上記記
   憶部より感光体交換のためのインストラクシヨン
   を読み出し、上記処理部にて同期信号に応じた検
   知手段を確認すると共に、これに基き交換系に制
   御信号を導出し、複写制御及び感光体交換制御を
   同一制御素子で制御することを特徴とする電子写
   真複写機。