JPS6138623B2 - - Google Patents

Info

Publication number
JPS6138623B2
JPS6138623B2 JP53076623A JP7662378A JPS6138623B2 JP S6138623 B2 JPS6138623 B2 JP S6138623B2 JP 53076623 A JP53076623 A JP 53076623A JP 7662378 A JP7662378 A JP 7662378A JP S6138623 B2 JPS6138623 B2 JP S6138623B2
Authority
JP
Japan
Prior art keywords
layer
mask
region
mask layer
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53076623A
Other languages
English (en)
Other versions
JPS5419677A (en
Inventor
Fuen Baiikuo
Chengu Kuo Fuen Jooji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5419677A publication Critical patent/JPS5419677A/ja
Publication of JPS6138623B2 publication Critical patent/JPS6138623B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6329—Deposition from the gas or vapour phase using physical ablation of a target, e.g. physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 本発明は半導体素子の製造方法に係り、更に具
体的に云えば、通常エミツタ領域及び他の不純物
領域の形成に先立つて行われる整合工程に於て厳
密な整合を必要としない、プレーナ型半導体トラ
ンジスタの製造方法に係る。
従来に於て、１つの半導体チツプ内に製造され
得るトランジスタの数の増加を妨げている間題の
１つは、或る不純物領域と他の不純物領域との間
の整合の間題である。写真露光技術及び電子ビー
ム露光技術が近年改良されたことにより、チツプ
内の能動領域の形状寸法は更に相当に縮小される
ことが可能となつた。しかしながら、上記のマス
ク整合の間題はその縮小が充分に達成されること
を妨げている。
今日広く用いられている整合技術に於ては、各
マスク及びその下の半導体基板上に設けられた基
準マークが通常用いられている。これらのマーク
は熟練したオペレータによつて手で整合される
が、装置の寸法が小さくなる程、オペレータによ
る整合の誤差の可能性はより大きくなる。更に、
各マスクが整合されねばならないため、この技術
は製造工程中に自己整合の行われる技術よりも高
いコストを要する。
比較的最近に於ては、半導体の製造に於て各工
程に於ける完全なマスク整合の必要を除くための
１つの方法として遮蔽マスクを用いている自己整
合マスク技術が用いられている。例えば、米国特
許第3928082号、第3948694号、第3967981号、及
び本出願人所有の第3900352号の明細書はその様
な自己整合技術について記載している。しかしな
がら、これらの方法が実際の製造に於て用いられ
る場合には、１つ又はそれ以上の不純物領域がマ
スクを経てイオン注入される必要があり又は相互
間に間隔を置いて配置されている領域の場合に於
いてのみ有用であるために、或る程度限定されて
いる。
具体的に云えば、１つの遮蔽マスクにより或る
不純物領域を他の不純物領域内に正確に形成する
ことは、それらの領域の周辺部が相互に接触し得
る可能性があるために、従来に於ては不可能であ
つた。実際に於ては、この間題は、相当な整合の
誤差が許容され得る様に無駄な領域を含むマスク
を設計することによつて解決されていた。そのも
う１つの解決方法は、例えばエミツタ領域及びベ
ース領域が分離領域と境界を接する様に形成され
る周知の“端部隣接（butting）”技術である。し
かしながら、この方法により製造された装置は信
頼性を有していない。
従来の技術を用いた場合に於けるもう１つの間
題は、食刻処理中に他のマスク層の下に配置され
ている或るマスク層が横方向にアンダー・カツト
されるという周知の間題である。アンダー・カツ
トされた部分は不純物のための有効なマスク開孔
を増大させて、相互に間隔を置いて配置されるべ
き領域間に重なりを生ぜしめ得る。
従つて、本発明の目的は、半導体基板中に又は
上記半導体基板内の他の不純物領域中に自己整合
された不純物領域を形成する、改良された半導体
素子の製造方法を提供することである。
本発明の他の目的は、半導体基板中に又は他の
不純物領域中に相互に自己整合されている２つ又
はそれ以上の不純物領域を形成する、改良された
半導体素子の整造方法を提供することである。
本発明の上記及び他の目的は、窒化シリコン層
と２酸化シリコン層とから成る如き複合マスクの
食刻中に生じるアンダー・カツトを有利に用いる
ことによつて達成される。本発明による方法は、
このアンダー・カツトを、或る不純物領域の周辺
と他の不純物領域の周辺、例えばプレーナ・トラ
ンジスタのエミツタ領域の周辺とベース領域の周
辺との間に或る選択された最小距離が存在する様
にするために用いている。
一般的に云えば、本発明による方法、相互に選
択的に食刻可能な材料から成る上層及び下層を含
む第１マスク層を基板上に形しそして上記第１マ
スク層中に第１開孔を該第１開孔の周辺に於て上
記上層の一部が上記下層から張り出す様に、即ち
該第１開孔の周辺に於て上記上層の下の一部の上
記下層がアンダー・カツトされる様に、食刻する
ことを含む。次に上記アンダー・カツト部分が充
填される様に第２マスク層を上記第１開孔内に形
成する。
この第２マスク層は、上記第１マスク層の上記上
層のための食刻剤と同一の食刻剤により食刻可能
な材料から成る層を含む。好ましくは、上記第２
マスク層に含まれている上記層は少くとも部分的
に上記アンダー・カツト部分を充填し且つ少くと
も上記第１開孔の周辺に配置されている上記第１
マスク層の部分を覆つている。又は、これらの条
件のいずれか一方だけが達成されてもよい。
従つて、上記食刻剤により食刻可能な材料全体
は、上記第１開孔内に於ける部分の厚さが上記第
１開孔の周辺に於ける部分の厚さよりも薄くなつ
ている。この方法は、上記食刻剤により食刻可能
な材料全体の上記第１開孔の周辺に於ける部分を
マスクに用いて、上記第１開孔内に於て上記第２
マスク層中に第２開孔を食刻しそして上記第２開
孔を経て上記半導体基板中に不純物を導入して上
記半導体基板中に不純物領域を形成することによ
つて完成される。
本発明による方法の好実施例に於ては、アンダ
ー・カツト部分は0.7μｍ前後に食刻される。第
２マスク層が形成される前、ベース領域が第１開
孔内に形成される。それから、エミツタ領域が第
２開孔内に形成される。その結果、エミツタ領域
の周辺とベース領域の周辺との間に0.7μｍ前後
の距離が形成されて、自己整合が達成される。
本発明による方法に於ける重要な１つの特徴
は、１つ以上の領域がベース領域内に形成され得
ることである。例えば、エミツタ接点及びベース
接点が単に１つの遮蔽マスクを用いるだけで自己
整合されて形成され得る。
次に、本発明による方法をその好実施例につい
て更に詳細に説明する。第１Ａ図は通常の技術を
用いて製造された部分的に完成されたバイポー
ラ・トランジスタを示している。N+型埋設サブ
コレクタ領域７が一部Ｐ型半導体基板２内にそし
て一部N-型エピタキシヤル層６内に配置されて
いる。このサブコレクタ領域は典型的には基板２
中に砒素の不純物を拡散しそしてN-型エピタキ
シヤル層６を2.0μｍ前後の厚さに成長させるこ
とにより形成される。
基板は又サブコレクタ領域７を包囲する拡散さ
れたP+型分離領域４を含む。P+型分離領域４は
典型的にはエピタキシヤル層を付着する前に半導
体基板２中に硼素の不純物を拡散しそしてエピタ
キシヤル層６の付着に於て該不純物をエピタキシ
ヤル層６中に外方拡散させることによつて形成さ
れる。前述の如く、サブコレクタ領域及び分離領
域を形成するための方法は当業者に周知であり、
種々の方法によつて達成され得る。更に、エピタ
キシヤル層６の厚さは2.0μｍ以上又は以下であ
つてもよい。
エピタキシヤル層６上に３つのマスク層８，１
０、及び１２が配置され、これらの層は各々２酸
化シリコン層、窒化シリコン層、及び２酸化シリ
コン層であることが好ましい。２酸化シリコン層
８はエピタキシヤル層６から1400Å乃至200Åの
厚さに熱成長される。窒化シリコン層１０は化学
的気相付着装置により500Å乃至1500Åの厚さに
付着される。層１０は窒化シリン層でなく、オキ
シ窒化シリコン層であつてもよい。２酸化シリコ
ン層１２は化学的に気相付着された２酸化シリコ
ン層である。窒化シリコンを食刻する加熱された
燐酸の如き食刻剤は通常のレジストをも食刻する
ので、窒化シリコン層１０をマスクすることが２
酸化シリコン層１２の唯一の目的である。化学的
に気相付着された２酸化シリコン層１２の代りに
スパツタされた２酸化シリコン又は他の周知の材
料のマスクを用いてもよい。更に、食刻がプラズ
マ装置中で達成される場合には、層１２は完全に
除かれ得る。この種の食刻は一般に反応性イオン
食刻又はプラズマ食刻と云われている。例えば、
窒化シリコン層１０はプラズマ装置中にCF4及び
O2の気体の混合物を用いそしてマスクとして
AZ1350H（Shipley社の商品名）のレジストを用
いて食刻され得る。適当なプラズマ装置の一例は
LFE社製のプラズマ装置であり、適当な気体の
一例は同じくLFE社製のDE100（商品名）であ
る。
第１Ｂ図に示されている如く、トランジスタに
於ける種々の領域を限定する全体的マスクを用い
て開孔が２酸化シリコン層12中に食刻される。図
に於ては、上記マスクによりベース領域、サブコ
レクタ導通領域、及び分離領域が限定されてい
る。シヨツトキ障壁ダイオード及び抵抗領域の如
き他の領域も又同一のマスクによりエピタキシヤ
ル層６中の近接する位置に限定され得る。トラン
ジスタに関連して設けられ得るシヨツトキ障壁ダ
イオード及び抵抗領域は図に示されていないが、
それらは後述するサブコレクタ導通領域１１の形
成の場合と同一の処理工程で形成される。
素子の領域を限定する全体的マスクは典型的に
は周知の方法で露光及び現像されるAZ1350J
（Shipley社の商品名）の如きフオトレジストから
成る。熱分解により付着された２酸化シリコン層
１２は、窒化シリコンを殆ど食刻しない食刻剤で
ある。弗化アンモニウムで緩衝された弗化水素酸
の溶液により食刻され得る。その２酸化シリコン
層１２中に形成された開孔により露出されている
窒化シリコン層１０の領域は２酸化シリコンを食
刻しない加熱された燐酸又は他の任意の食刻剤に
より食刻され得る。上記食刻中に於て、サブコレ
クタ領域と分離領域との間の領域はフオトレジス
トによりマスクされている。この様に、この段階
に於ては、或る一定の素子領域が２酸化シリコン
層12中に限定される。
それから、サブコレクタ導通領域及び抵抗領域
（図示せず）のための開孔を形成するためにフオ
トレジストの遮蔽マスクが用いられる。ブコレク
タ領域及び低抗領域のためのパターンが、２酸化
シリコンを食刻しない加熱された燐酸又は任意の
他の食刻剤で窒化シリコン層１０の露出された領
域を食刻することにより限定される。窒化シリコ
ン層１０中に開孔が形成された後、窒化シリコン
層１０中の開孔に於て露出されている２酸化シリ
コン層８の領域を食刻する食刻剤により２酸化シ
リコン層８が食刻される。この場合も、弗化アン
モニウムで緩衝された弗化水素酸が２酸化シリコ
ン層８を食刻するために用いられることが好まし
い。窒化シリコン層１０及び２酸化シリコン層８
の他の領域はフオトレジストの遮蔽マスクにより
保護されており、従つて食刻されない。それか
ら、フオトレジストの遮蔽マスクが完全に剥離さ
れそしてサブコレクタ導通領域１１を形成するた
めに開孔を経て拡散が行われる。サブコレクタ導
通領域１１のためのドパントは典型的には燐であ
るが、砒素又は他の第Ｖ族の不純物であつてもよ
い。燐は酸化雰囲気中に於て1000℃前後の温度で
ドライブされ、その結果２酸化シリコン層が第１
Ｄ図に示されている如く1400Å前後の厚さに再成
長される。この時点に於ては、熱分解により付着
された２酸化シリコン層１２は既に剥離されてお
り、サブコレクタ導通領域１１及び任意に低抗領
域（図示せず）が形成されている。基板は熱成長
された２酸化シリコン層８で完全に覆われてお
り、形成されるべき他の素子領域が窒化シリコン
層１０によつて限定されている。
この時点に於て、P+型分離領域１７に達する
開孔が２酸化シリコン層８中に形成される。領域
１７以外の領域が遮蔽マスク１８によつて保護さ
れる。それから、第1E図に示されている如く、
P+型分離領域１７を形成するために典型的には
硼素であるＰ型の材料が露出されている領域中に
拡散される。
第１Ｆ図に示されている次の工程に於て、領域
１４を除く基板のすべての領域を保護するために
遮蔽マスク２２が用いられる。それから、領域１
４を露出させるために開孔が２酸化シリコン層８
中に食刻される。この食刻処理により、開孔の周
辺に於て窒化シリコン層１０の下の一部の２酸化
シリコン層８が除去され即ちアンダー・カツトさ
れて、アンダー・カツト部分１５が形成される。
このアンダー・カツトは本発明による方法に於て
極めて重要であり、２酸化シリコン層が緩衝され
た弗化水素酸で食刻されるときに注意深く制御さ
れ得る。７：１の比率で緩衝された弗化水素酸中
に於て31℃で行われる熱成長された２酸化シリコ
ンの食刻速度は毎分約1600Åである。従つて、領
域１４のための開孔が形成されるとき、0.6μｍ
乃至0.7μｍ前後後のアンダー・カツトが達成さ
れる迄食刻が継続される。又は、制御されたアン
ダー・カツトを達成するため前述のプラズマ装置
中に於て食刻が行われ得る。
次に、Ｐ型ベース領域２４がN-型エピタキシ
ヤル層６中に拡散される。該ベース領域は、実質
的に同じ型のベース領域が達成される様に、標準
的技術を用いてイオン注入しそしてドライブする
ことにより形成されてもよい。従つて、熱成長さ
れた２酸化シリコン層８により限定されているベ
ース拡散用開孔は窒化シリコン層１０により形成
されているベース領域のマスク開孔よりも各々の
側に於て少くとも0.6μｍ乃至0.7μｍだけ幅が広
くなつている。
典型的なベース拡散方法に於ては、厚さ400Å
前後の硼珪酸ガラスが形成される迄、BBr3が乾
燥した酸素及びアルゴンの雰囲気中に於て875℃
前後の温度で付着される。拡散が行われた後、上
記ガラスが緩衝された弗化水素酸中に於て食刻さ
れることにより除去されそして典型的には蒸気及
び酸素の雰囲気中に於て925℃の温度で行われる
標準的なドライブ及び再酸化処理によつてベース
領域が形成される。その結果、第１Ｇ図に示され
ている如く、熱成長された約800Åの２酸化シリ
コン層２６がベース領域及び分離領域上に形成さ
れる。２酸化シリコン層２６は窒化シリコン層１
０の下のアンダー・カツト部分にも形成される。
この点に於て、Ｐ型領域１７及び２４は設計の
パラメータに応じて同時に形成され得ることに注
目されたい。
第１Ｈ図に示されている次の工程に於て、窒化
シリコン層２８及び２酸化シリコン層３０が化学
的気相付着又はスパツタリグにより付着される。
それらの層２８及び３０の厚さは好ましくは1000
Å前後である。層３０は、窒化シリコン層２８が
加熱された燐酸を用いた湿式方法で食刻される間
該層２８のためのマスクとして用いられるための
み必要とされる。この付着により、窒化シリコン
層１０の下のアンダーカツト部分１５が完全に充
填される。付着されるそれらの層の材料及び厚さ
は変更され得る。例えば、それ程望ましくない
が、アンダー・カツト部分１５が窒化シリコン層
２８を含まずにベース領域の２酸化シリコン層２
６だけで充填される様に、該２酸化シリコン層２
６をより厚く形成することも可能である。更に、
窒化シリコン層の代りにオキシ窒化シリコン又は
他のマスク材料の層を用いてもよい。実際に於
て、層２８がオキシ窒化シリコン層でありそして
層１０が窒化シリコン層であつてもよく、又はそ
の逆であつてもよい。重要なことは、同一の食刻
剤により食刻可能な材料全体に於て、ベース領域
のための開孔の周辺に於ける部分の厚さが該開孔
内に於ける部分の厚さよりも厚いことである。こ
の様にして、遮蔽マスクが基板の保護されている
領域を食刻する間題を生じることなく、エミツタ
領域及び他の不純物領域を限定するために用いら
れ得る。
次に、ベース領域２４上にベース接点領域及び
エミツタ領域を限定する開孔を２酸化シリコン層
３０上に形成するために単一の全体的な遮蔽マス
ク２９が用いられる。図に示されている実施例に
於ては、形成されるべきベース接点領域のための
開孔が１つしか示されていないが、エミツタ領域
の両側に２つ又はそれ以上の接点を設けてもよ
い。ベース領域２４内のエミツタ領域の幅が本発
明による方法によつて注意深く制御される。これ
は充填されたアンダー・カツト部分１５の存在及
びベース領域のための開孔の周辺に於ける２重の
マスク層の存在によつて可能とされる。エミツタ
領域のための開孔を明確に限定するので、この２
重のマスク層はエミツタ領域がベース領域の周辺
に余りに近接し横方向に拡散されることを防ぐ。
次に、第１１図に示されている如く、開孔３
１，３２、及び３３を形成するために遮蔽マスク
２９を経て２酸化シリコン層３０が食刻される。
窒化シリコン層２８も又２酸化シリコン層３０を
マスクとして用いて露出された部分に於て食刻さ
れる。
それから、第１Ｊ図に示されている如く、開孔
３１に於ける領域を保護する遮蔽マスク３５が開
孔３２に於ける熱成長された２酸化シリコン層２
６及び開孔３３に於ける熱成長された２酸化シリ
コン層８を食刻するために用いられる。層６の表
面に達する開孔３２′及び３３′を形成するため
に、緩衝された弗化水素酸による食刻又はプラズ
マ食刻の標準的な食刻技術が用いられ得る。それ
から、エミツタ領域３６が砒素の拡散の如く適当
な技術によつて形成される。これと同時に、サブ
コレクタ導通領域１１の導電率が領域４０中に砒
素を拡散することにより増加される。
又、これらの処理工程中に、図に示されていな
い領域に於てエピタキシヤル層６に達するシヨツ
トキ障壁ダイオードのための開孔も形成され得
る。
ベース領域への接点領域が、開孔３２及び３３
を遮蔽マスクにより遮蔽しそして開孔３１に於け
る２酸化シリコン層２６の部分を露出させること
により形成され得る。エミツタ領域及びサブコレ
クタ導通領域がフオトレジストにより汚染される
ことを防ぐためにそれらの領域に厚さ100Å前後
の薄い酸化物層を形成することが望ましいことも
ある。開孔３１に於ける２酸化シリコン層が除か
れて、ベース接点領域が次の金属化工程（図示せ
ず）のために露出される。
第２図は、第１Ｊ図に示されている製造工程に
於けるトランジスタの平面図であり、ベース領域
２４内に自己整合されているエミツタ領域３６を
示している。前述のアンダー・カツト部分によつ
てエミツタ領域３６の端部とベース領域２４の端
部との間には常に或る選択された距離が存在す
る。現在の技術段階に於ては、このアンダー・カ
ツト部分は少くとも0.7μｍである。
第１Ｆ図に於て窒化シリコン層１０により限定
されているベース領域のマスク開孔及び２酸化シ
リコン層８により限定されているベース拡散用開
孔が各々示されている。エミツタ領域のマスク開
孔は開孔３２′によつて限定されそして遮蔽マス
ク３５により限定されて示されている。これらの
両マスク開孔は故意に誤つた整合で示されている
が、これは本発明による方法によつてエミツタ領
域の整合には何ら影響を与えない。又、エミツタ
領域のマスク開孔３２′はベース領域のマスク開
孔４３と互いに重なつており、本発明による方法
によつて広範囲のマスク構造が達成され得ること
を示している。
以上に於て、本発明による方法をその好実施例
について述べたが、本発明の範囲を逸脱すること
なく他の種々の変更が成され得ることを理解され
たい。例えば、本明細書に記載された特定のマス
ク材料の代りに他の材料が用いられそして種々の
型の不純物領域を有する素子が形成され得る。
【図面の簡単な説明】
第１Ａ図乃至第１Ｊ図は本発明による方法の
種々の製造工程に於ける半導体装置を示している
縦断面図であり、第２図は第１Ｊ図に示されてい
る製造工程に於ける半導体装置の平面図である。 ２……半導体基板、４，１７……分離領域、６
……エピタキシヤル層、７……埋設サブコレクタ
領域、８，１２，２６，３０……２酸化シリコン
層、１０，２８……窒化シリコン層又はオキシ窒
化シリコン層、１１……サブコレクタ導通領域、
１５……アンダー・カツト部分、１８，２２，２
９，３５……遮蔽マスク、２４……ベース領域、
３１，３２，３２′，３３，３３′，３５……開
孔、３６……エミツタ領域、４３……ベース領域
のマスク開孔、４４……ベース拡散用開孔。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体基板上に相互に選択的に食刻可能な材
    料から成る上層及び下層を含む第１マスク層を形
    成し、 上記第１マスク層中に第１開孔を当該開孔周辺
    において上記上層の一部が上記下層より所定の距
    離突出する様に食刻し、 上記第１開孔を通して上記基板に上記下層にお
    ける開孔以上の広がりを有する不純物預域を形成
    し、 上記第１開孔内に複数の素子領域を形成するた
    めのマスクとして、上記上層用の食刻剤により食
    刻可能な材料から成る層を含む第２マスク層を、
    上記第１開孔内における上記食刻剤により食刻可
    能な部分の厚さが上記第１開孔周辺における上記
    食刻剤により食刻可能な部分の厚さよりも薄くな
    る様に、そして上記上層の突出部分の下が充填さ
    れる様に、上記基板上に形成し、 上記複数の素子領域を画成する画成開孔を定め
    る第３マスク層を、上記第１開孔周辺に隣接する
    上記素子領域の上記画成開孔が上記突出部分を露
    出する様な粗い位置合せでもつて、上記第２マス
    ク層上に形成し、 上記隣接する素子領域については上記突出部分
    をマスクに用いその他の素子領域については上記
    画成開孔を用いて、上記第１開孔内の上記第２マ
    スク層中に第２開孔を食刻することを含む半導体
    素子の製造方法。 ２ 上記第１マスク層の上記下層は２酸化シリコ
    ンから成りそして上記上層は窒化シリコン及びオ
    キシ窒化シリコンより成る群から選択された材料
    から成る、特許請求の範囲第１項に記載の製造方
    法。 ３ 上記第２マスク層に含まれている上記層は窒
    化シリコン及びオキシ窒化シリコンより成る群か
    ら選択された材料から成る、特許請求の範囲第１
    項又は第２項に記載の製造方法。
JP7662378A 1977-07-12 1978-06-26 Method of producing semiconductor Granted JPS5419677A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/814,829 US4131497A (en) 1977-07-12 1977-07-12 Method of manufacturing self-aligned semiconductor devices

Publications (2)

Publication Number Publication Date
JPS5419677A JPS5419677A (en) 1979-02-14
JPS6138623B2 true JPS6138623B2 (ja) 1986-08-30

Family

ID=25216103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7662378A Granted JPS5419677A (en) 1977-07-12 1978-06-26 Method of producing semiconductor

Country Status (4)

Country Link
US (1) US4131497A (ja)
EP (1) EP0000326B1 (ja)
JP (1) JPS5419677A (ja)
DE (1) DE2860161D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249280U (ja) * 1988-09-30 1990-04-05

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4210689A (en) * 1977-12-26 1980-07-01 Tokyo Shibaura Denki Kabushiki Kaisha Method of producing semiconductor devices
US4263057A (en) * 1978-04-19 1981-04-21 Rca Corporation Method of manufacturing short channel MOS devices
US4199380A (en) * 1978-11-13 1980-04-22 Motorola, Inc. Integrated circuit method
FR2454698A1 (fr) * 1979-04-20 1980-11-14 Radiotechnique Compelec Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede
US4243435A (en) * 1979-06-22 1981-01-06 International Business Machines Corporation Bipolar transistor fabrication process with an ion implanted emitter
US4272882A (en) * 1980-05-08 1981-06-16 Rca Corporation Method of laying out an integrated circuit with specific alignment of the collector contact with the emitter region
DE3174824D1 (en) * 1980-12-17 1986-07-17 Matsushita Electric Industrial Co Ltd Semiconductor integrated circuit
US4436593A (en) 1981-07-13 1984-03-13 Memorex Corporation Self-aligned pole tips
US5079177A (en) * 1989-09-19 1992-01-07 National Semiconductor Corporation Process for fabricating high performance bicmos circuits
JP2509717B2 (ja) * 1989-12-06 1996-06-26 株式会社東芝 半導体装置の製造方法
US5702959A (en) * 1995-05-31 1997-12-30 Texas Instruments Incorporated Method for making an isolated vertical transistor
WO2014175850A2 (en) * 2012-10-26 2014-10-30 Applied Materials, Inc. Combinatorial masking

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3967981A (en) * 1971-01-14 1976-07-06 Shumpei Yamazaki Method for manufacturing a semiconductor field effort transistor
NL173110C (nl) * 1971-03-17 1983-12-01 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting, waarbij op een oppervlak van een halfgeleiderlichaam een uit ten minste twee deellagen van verschillend materiaal samengestelde maskeringslaag wordt aangebracht.
US4028150A (en) * 1973-05-03 1977-06-07 Ibm Corporation Method for making reliable MOSFET device
US3900352A (en) * 1973-11-01 1975-08-19 Ibm Isolated fixed and variable threshold field effect transistor fabrication technique
US3928082A (en) * 1973-12-28 1975-12-23 Texas Instruments Inc Self-aligned transistor process
US3951693A (en) * 1974-01-17 1976-04-20 Motorola, Inc. Ion-implanted self-aligned transistor device including the fabrication method therefor
US3948694A (en) * 1975-04-30 1976-04-06 Motorola, Inc. Self-aligned method for integrated circuit manufacture
US3961999A (en) * 1975-06-30 1976-06-08 Ibm Corporation Method for forming recessed dielectric isolation with a minimized "bird's beak" problem
JPS5223263A (en) * 1975-08-18 1977-02-22 Nec Corp Method of manufacturing semiconductor device
US4053349A (en) * 1976-02-02 1977-10-11 Intel Corporation Method for forming a narrow gap
US4060427A (en) * 1976-04-05 1977-11-29 Ibm Corporation Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
US4052229A (en) * 1976-06-25 1977-10-04 Intel Corporation Process for preparing a substrate for mos devices of different thresholds
US4040891A (en) * 1976-06-30 1977-08-09 Ibm Corporation Etching process utilizing the same positive photoresist layer for two etching steps
US4061530A (en) * 1976-07-19 1977-12-06 Fairchild Camera And Instrument Corporation Process for producing successive stages of a charge coupled device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0249280U (ja) * 1988-09-30 1990-04-05

Also Published As

Publication number Publication date
US4131497A (en) 1978-12-26
DE2860161D1 (en) 1980-12-18
JPS5419677A (en) 1979-02-14
EP0000326B1 (de) 1980-09-17
EP0000326A1 (de) 1979-01-24

Similar Documents

Publication Publication Date Title
US5175119A (en) Method of producing insulated-gate field effect transistor
EP0076942B1 (en) Method of making integrated circuit device comprising dielectric isolation regions
EP0113517B1 (en) Method for forming an isolation region
US4988632A (en) Bipolar process using selective silicon deposition
US4151010A (en) Forming adjacent impurity regions in a semiconductor by oxide masking
US4243435A (en) Bipolar transistor fabrication process with an ion implanted emitter
JPH0158661B2 (ja)
US4792534A (en) Method of manufacturing a semiconductor device involving sidewall spacer formation
JPS6138623B2 (ja)
EP0314600B1 (en) Self-aligned polysilicon emitter and contact structure for high performance bipolar transistors
GB1587398A (en) Semiconductor device manufacture
US3912557A (en) Method for fabricating planar semiconductor devices
EP0051534B1 (en) A method of fabricating a self-aligned integrated circuit structure using differential oxide growth
US5217909A (en) Method for manufacturing a bipolar transistor
US5149663A (en) Method for manufacturing a Bi-CMOS semiconductor device
US5310691A (en) Method of manufacturing semiconductor device including formation of alignment mark
KR910005736B1 (ko) 반도체장치의 제조방법
KR910000020B1 (ko) 반도체장치의 제조방법
US5213988A (en) Method of manufacturing bipolar transistor with self-aligned base regions
JPH0370125A (ja) 半導体装置の製造方法
JPH06101540B2 (ja) 半導体集積回路の製造方法
JPH0729971A (ja) 半導体装置の製造方法
US3969165A (en) Simplified method of transistor manufacture
KR950010878B1 (ko) 바이폴라 트랜지스터 제조방법
KR930010674B1 (ko) 바이폴라 트랜지스터 제조방법