JPS6138897B2 - - Google Patents
Info
- Publication number
- JPS6138897B2 JPS6138897B2 JP54133074A JP13307479A JPS6138897B2 JP S6138897 B2 JPS6138897 B2 JP S6138897B2 JP 54133074 A JP54133074 A JP 54133074A JP 13307479 A JP13307479 A JP 13307479A JP S6138897 B2 JPS6138897 B2 JP S6138897B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- pseudo
- circuit
- signal
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
この発明は、環状の一方向伝送路を用いて、複
数のデータ信号処理装置が相互に信号を転送する
ループ伝送システムにおいて、情報の転送単位で
あるフレームが、伝送路上に複数個存在する時の
フレーム数を検出することが可能なループ伝送シ
ステムに関するものである。
数のデータ信号処理装置が相互に信号を転送する
ループ伝送システムにおいて、情報の転送単位で
あるフレームが、伝送路上に複数個存在する時の
フレーム数を検出することが可能なループ伝送シ
ステムに関するものである。
従来、この種のループ伝送システムにおいて
は、データを運ぶフレームが唯一つ巡回するよう
に作られていた。しかしながら、伝送システムの
規模の拡大により、伝送装置の数の増大、伝送路
総長の延長により、複数個のフレームが巡回する
ようになる。このようにフレームが複数個存在す
る場合には、単一の場合よりも、送出信号に対し
て、相手データ信号処理より応答信号を受けとる
までの遅延時間が長くなる。伝送路上のフレーム
が同時に存在する個数は、伝送遅延量を示す因子
であり、データ信号処理装置に効率よく動作を行
わせるには、伝送装置は伝送路上のフレームの同
時存在個数を識別し、各データ信号処理装置にフ
レームの順序番号を通知する必要がある。
は、データを運ぶフレームが唯一つ巡回するよう
に作られていた。しかしながら、伝送システムの
規模の拡大により、伝送装置の数の増大、伝送路
総長の延長により、複数個のフレームが巡回する
ようになる。このようにフレームが複数個存在す
る場合には、単一の場合よりも、送出信号に対し
て、相手データ信号処理より応答信号を受けとる
までの遅延時間が長くなる。伝送路上のフレーム
が同時に存在する個数は、伝送遅延量を示す因子
であり、データ信号処理装置に効率よく動作を行
わせるには、伝送装置は伝送路上のフレームの同
時存在個数を識別し、各データ信号処理装置にフ
レームの順序番号を通知する必要がある。
フレームの同時存在個数は、伝送路に使われる
ケーブルと密接な関係があり、ケーブルの長さか
ら推定することもできるが、ケーブル長を巻尺で
測るなど面倒な作業を要する。
ケーブルと密接な関係があり、ケーブルの長さか
ら推定することもできるが、ケーブル長を巻尺で
測るなど面倒な作業を要する。
この発明は、伝送路に使われるケーブル長を測
定することなく、伝送路上に存在するフレームの
個数を判定することができるようにしたループ伝
送システムを提供するものである。
定することなく、伝送路上に存在するフレームの
個数を判定することができるようにしたループ伝
送システムを提供するものである。
第１図は、この発明によるループ伝送システム
の一例を示す図であり、図中１は環状の一方向伝
送路、２は伝送路の監視、フレームの整形等を行
う伝送装置、３ａ，３ｂはデータ信号処理装置、
４は伝送路１により運ばれるフレーム信号であ
る。例えばこのフレーム４は、データ信号処理装
置３ａより送信データを与えられ、相手のデータ
信号処理装置３ｂへ伝わる。
の一例を示す図であり、図中１は環状の一方向伝
送路、２は伝送路の監視、フレームの整形等を行
う伝送装置、３ａ，３ｂはデータ信号処理装置、
４は伝送路１により運ばれるフレーム信号であ
る。例えばこのフレーム４は、データ信号処理装
置３ａより送信データを与えられ、相手のデータ
信号処理装置３ｂへ伝わる。
ループ伝送システムでは、一方向伝送路１上
に、フレームが１あるいは複数個存在することが
ある。
に、フレームが１あるいは複数個存在することが
ある。
第１図の例では３個のフレーム４が存在してお
り、一個のフレーム４中には、フレームの先頭を
示す同期語SYN、伝送路１上のフレームの個数
を判定するために用いられる領域fnx（ｘ＝１、
２…………）が含まれる。
り、一個のフレーム４中には、フレームの先頭を
示す同期語SYN、伝送路１上のフレームの個数
を判定するために用いられる領域fnx（ｘ＝１、
２…………）が含まれる。
第２図は、第１図の伝送装置２の詳細図であ
る。図中CT１，CT２はモジユラスｎで計数する
ｎ進カウンタ、PG１，PG２は同一ビツトパター
ン系列をもつ擬似ランダム信号発生回路、TIM
は伝送装置の動作タイミング発生回路、CP１は
伝送路１を巡回してきたフレーム４中のfnx領域
と前記擬似ランダム信号発生回路PG２の出力と
の一致の比較を行う比較回路、CONは擬似ラン
ダム信号発生回路PG２と伝送路１を巡回してき
たフレーム４中のfnx領域の信号との同期をとる
ための同期引込制御回路、SUBはカウンタCT１
とCT２との計数の距離（計数値のモジユラスｎ
による差）を検出する差分検出回路、RGは前記
の差分検出回路SUBの出力をフレーム個数とし
て保持するためのフレーム個数保持レジスタ、
CT３は伝送路１に同時に存在するフレーム４を
個々に区別するための順序番号をフレームに付加
するためのカウンタ、CP２は前記カウンタCT３
の計数長を制御するための比較回路、１０１〜１
１２はこれらと伝送路１とを相互に接続する信号
線である。
る。図中CT１，CT２はモジユラスｎで計数する
ｎ進カウンタ、PG１，PG２は同一ビツトパター
ン系列をもつ擬似ランダム信号発生回路、TIM
は伝送装置の動作タイミング発生回路、CP１は
伝送路１を巡回してきたフレーム４中のfnx領域
と前記擬似ランダム信号発生回路PG２の出力と
の一致の比較を行う比較回路、CONは擬似ラン
ダム信号発生回路PG２と伝送路１を巡回してき
たフレーム４中のfnx領域の信号との同期をとる
ための同期引込制御回路、SUBはカウンタCT１
とCT２との計数の距離（計数値のモジユラスｎ
による差）を検出する差分検出回路、RGは前記
の差分検出回路SUBの出力をフレーム個数とし
て保持するためのフレーム個数保持レジスタ、
CT３は伝送路１に同時に存在するフレーム４を
個々に区別するための順序番号をフレームに付加
するためのカウンタ、CP２は前記カウンタCT３
の計数長を制御するための比較回路、１０１〜１
１２はこれらと伝送路１とを相互に接続する信号
線である。
擬似ランダム信号発生回路PG１，PG２は、番
地指定によりデータが読み出される読出専用記憶
素子を内蔵し、カウンタCT１，CT２の出力信号
線１０２，１０５により番地指定を受けて、記憶
データを読み出することにより擬似ランダム信号
を信号線１０３，１０６へ出力する。
地指定によりデータが読み出される読出専用記憶
素子を内蔵し、カウンタCT１，CT２の出力信号
線１０２，１０５により番地指定を受けて、記憶
データを読み出することにより擬似ランダム信号
を信号線１０３，１０６へ出力する。
タイミング発生回路TIMは、フレームの長さ
と同一の周期でパルスを信号線１０１へ出力す
る。
と同一の周期でパルスを信号線１０１へ出力す
る。
ｎ進カウンタCT１は、信号線１０１にあらわ
れるパルスを計数し、信号線１０２へ出力する。
擬似ランダム信号発生回路PG１は、信号線１０
２に従つて擬似ランダム信号を信号線１０３に出
力し、該信号１０３は伝送装置２を通過するフレ
ーム４のfnx領域へ遂次書き込まれ伝送路１へ送
出される。ここで擬似ランダム信号を用いるの
は、特別のビツト列（列えば同期語）があらわ
れ、同期語を検出する同期回路（図示せず）の特
性を乱す可能性を小さくするためである。
れるパルスを計数し、信号線１０２へ出力する。
擬似ランダム信号発生回路PG１は、信号線１０
２に従つて擬似ランダム信号を信号線１０３に出
力し、該信号１０３は伝送装置２を通過するフレ
ーム４のfnx領域へ遂次書き込まれ伝送路１へ送
出される。ここで擬似ランダム信号を用いるの
は、特別のビツト列（列えば同期語）があらわ
れ、同期語を検出する同期回路（図示せず）の特
性を乱す可能性を小さくするためである。
フレーム４は、伝送路１を環流して再び伝送装
置２へ戻つてきて、フレーム４中のfnx領域の値
は信号線１０４を経由し、比較回路CP１の片側
入力へ入る。比較回路の他の入力へは、擬似ラン
ダム信号発生回路PG２の出力が線１０６を経由
して入る。比較回路CP１の２つの入力１０４，
１０６が等しくなると、比較回路CP１の出力１
０７が有意状態となる。このため、この比較回路
CP１と信号線１０７を介して接続された同期引
込制御回路CONが信号線１０１のパルスと同期
したパルスを信号線１０８へ出力し、カウンタ
CT２の計数を進める このようにして比較回路CP１の２つの入力１
０４，１０６への信号が連続してｎ個一致すると
（検出回路は図示せず）、伝送装置２を通過するフ
レーム４のfnx領域のビツト信号列と擬似ランダ
ム信号発生回路PG２との同期が完全にとれた状
態になり、カウンタCT１とカウンタCT２との同
期がとれて、同じ周期で計数動作を進めて行くこ
とになる。
置２へ戻つてきて、フレーム４中のfnx領域の値
は信号線１０４を経由し、比較回路CP１の片側
入力へ入る。比較回路の他の入力へは、擬似ラン
ダム信号発生回路PG２の出力が線１０６を経由
して入る。比較回路CP１の２つの入力１０４，
１０６が等しくなると、比較回路CP１の出力１
０７が有意状態となる。このため、この比較回路
CP１と信号線１０７を介して接続された同期引
込制御回路CONが信号線１０１のパルスと同期
したパルスを信号線１０８へ出力し、カウンタ
CT２の計数を進める このようにして比較回路CP１の２つの入力１
０４，１０６への信号が連続してｎ個一致すると
（検出回路は図示せず）、伝送装置２を通過するフ
レーム４のfnx領域のビツト信号列と擬似ランダ
ム信号発生回路PG２との同期が完全にとれた状
態になり、カウンタCT１とカウンタCT２との同
期がとれて、同じ周期で計数動作を進めて行くこ
とになる。
前記の同期が取れた状態において、差分検出回
路SUBは、カウンタCT１とカウンタCT２よりの
モジユラスｎの計数法則による進みカウント数を
信号線１０２と１０５の値から計算して信号線１
０９へ出力する。この信号線１０９の値は、フレ
ーム個数保持レジスタRGにより保持される。こ
のフレーム個数保持レジスタRGの値に１を加え
た数が伝送路１上に同期に存在するフレーム４の
個数になる。
路SUBは、カウンタCT１とカウンタCT２よりの
モジユラスｎの計数法則による進みカウント数を
信号線１０２と１０５の値から計算して信号線１
０９へ出力する。この信号線１０９の値は、フレ
ーム個数保持レジスタRGにより保持される。こ
のフレーム個数保持レジスタRGの値に１を加え
た数が伝送路１上に同期に存在するフレーム４の
個数になる。
伝送路１に接続するデータ信号処理装置３ａ，
３ｂは、伝送路１上に複数のフレーム４が存在す
る場合に、フレーム４の個数をモジユラスとする
フレーム順序番号を知ることにより、データ転送
の制御が容易になる。
３ｂは、伝送路１上に複数のフレーム４が存在す
る場合に、フレーム４の個数をモジユラスとする
フレーム順序番号を知ることにより、データ転送
の制御が容易になる。
この順序番号は次の様にして、ループ伝送シス
テム内に唯一ある伝送装置２において作られる。
カウンタCT３は、タイミング発生回路TIMの出
力信号線１０１のパルスを計数する。カウンタ
CT３の出力１１１と、フレーム個数保持レジス
タRGの出力１１０は比較回路CP２で比較され、
両者が等しくなると信号線１１２が有意状態とな
り、信号線１０１にあらわれる次のパルスが、カ
ウンタCT３へ加わる時に、カウンタCT３は零に
リセツトされる。
テム内に唯一ある伝送装置２において作られる。
カウンタCT３は、タイミング発生回路TIMの出
力信号線１０１のパルスを計数する。カウンタ
CT３の出力１１１と、フレーム個数保持レジス
タRGの出力１１０は比較回路CP２で比較され、
両者が等しくなると信号線１１２が有意状態とな
り、信号線１０１にあらわれる次のパルスが、カ
ウンタCT３へ加わる時に、カウンタCT３は零に
リセツトされる。
このようにフレーム個数保持レジスタRGの値
（仮にａとする）を物大値として、０、１、２、
…………、ａ、０、１、…………とカウンタCT
３は巡回して計数を繰り返す。このカウンタCT
３の出力は信号線１１１を経由してフレーム４へ
書き込まれ、伝送路１へ送出される。同時にフレ
ーム個数保持レジスタRGの値もフレーム４へ書
き込んで送出してもかまわない。
（仮にａとする）を物大値として、０、１、２、
…………、ａ、０、１、…………とカウンタCT
３は巡回して計数を繰り返す。このカウンタCT
３の出力は信号線１１１を経由してフレーム４へ
書き込まれ、伝送路１へ送出される。同時にフレ
ーム個数保持レジスタRGの値もフレーム４へ書
き込んで送出してもかまわない。
上記の様にして、伝送路１上に同時に存在する
フレームの個数から１を減じた数とフレームの順
序番号が、フレーム４によつて運ばれるため、伝
送路１に接続しているデータ信号処理装置３ａ，
３ｂは、伝送路１上に同時に存在するフレームの
数とフレーム順序番号を容易に知ることができ
る。
フレームの個数から１を減じた数とフレームの順
序番号が、フレーム４によつて運ばれるため、伝
送路１に接続しているデータ信号処理装置３ａ，
３ｂは、伝送路１上に同時に存在するフレームの
数とフレーム順序番号を容易に知ることができ
る。
以上のように、この発明に係るループ伝送シス
テムによれば、該ループ伝送システム中に唯一あ
る伝送装置において、第１のカウンタと第１の擬
似ランダム信号発生回路を用いてフレームへ擬似
ランダム信号を送出し、一巡してきた該フレーム
中の擬似ランダム信号と第２のカウンタと第２の
擬似ランダム信号発生回路により生成する擬似ラ
ンダム信号と、比較一致するように第２のカウン
タへのパルスを制御し、一致した時に第１のカウ
ンタと第２のカウンタの計数値の差分をとること
により、ループ伝送システムの伝送路上にあるフ
レームの個数を容易に判定できる。また、伝送路
へ接続しているデータ信号処理装置に対して、前
記のフレームの個数とフレームの順序番号を知ら
せることができるので、データ信号処理装置がデ
ータを伝送路の当該フレームに確実に挿入でき
る。さらに、データ信号処理装置が伝送路上の信
号の伝播遅延量を知る事により効率の良い通信制
御を行なえるなどの効果を有する。
テムによれば、該ループ伝送システム中に唯一あ
る伝送装置において、第１のカウンタと第１の擬
似ランダム信号発生回路を用いてフレームへ擬似
ランダム信号を送出し、一巡してきた該フレーム
中の擬似ランダム信号と第２のカウンタと第２の
擬似ランダム信号発生回路により生成する擬似ラ
ンダム信号と、比較一致するように第２のカウン
タへのパルスを制御し、一致した時に第１のカウ
ンタと第２のカウンタの計数値の差分をとること
により、ループ伝送システムの伝送路上にあるフ
レームの個数を容易に判定できる。また、伝送路
へ接続しているデータ信号処理装置に対して、前
記のフレームの個数とフレームの順序番号を知ら
せることができるので、データ信号処理装置がデ
ータを伝送路の当該フレームに確実に挿入でき
る。さらに、データ信号処理装置が伝送路上の信
号の伝播遅延量を知る事により効率の良い通信制
御を行なえるなどの効果を有する。
第１図はこの発明のループ伝送システムの実施
例、第２図は第１図のループ伝送システムの詳細
な図である。 図中１は伝送路、２は伝送装置、３はデータ信
号処理装置、４は伝送路を伝わる情報の基本単位
のフレーム、CT１，CT２，CT３はカウンタ、
PG１，PG２は擬似ランダム信号発生回路、TIM
はタイミング発生回路、CP１，CP２は比較回
路、CONは同期引込制御回路、SUBは差分検出
回路、RGはフレーム個数保持レジスタである。
例、第２図は第１図のループ伝送システムの詳細
な図である。 図中１は伝送路、２は伝送装置、３はデータ信
号処理装置、４は伝送路を伝わる情報の基本単位
のフレーム、CT１，CT２，CT３はカウンタ、
PG１，PG２は擬似ランダム信号発生回路、TIM
はタイミング発生回路、CP１，CP２は比較回
路、CONは同期引込制御回路、SUBは差分検出
回路、RGはフレーム個数保持レジスタである。
Claims (1)
- 【特許請求の範囲】 １ 伝送装置と複数のデータ信号処理装置と伝送
路が直列環状に接続され、フレームを情報の転送
単位として該フレームによりデータ信号を伝送路
の一方向に伝送し、前記データ信号処理装置間の
データ伝送を行うループ伝送システムにおいて、
前記伝送装置は、タイミング発生回路と、第１・
第２のｎ進カウンタと第１・第２の擬似ランタム
信号発生回路と比較回路と同期引込制御回路と差
分検出回路を有し、前記タイミング発生回路は前
記フレームが前記伝送装置を通過する周期と同一
周期でパルスを発生し、前記第１のｎ進カウンタ
は該パルスを計数し、その出力を前記第１の擬似
ランダム信号発生回路へ与え、該第１の擬似ラン
ダム信号発生回路は擬似ランダム信号をフレーム
中の領域に移し、前記第１の比較回路は伝送路を
一巡したフレーム中の擬似ランダム信号と前記第
記第２の擬似ランダム信号発生回路が出力する擬
似ランダム信号との比較を行ない符号の一致もし
くは不一致による信号を得てこれを前記同期引込
制御回路へ与え、前記同期引込制御回路は符号の
一致時にパルスを第２のｎ進カウンタへ与え、前
記差分検回路は前記第１および第２のｎ進カウン
タの計数値のｎをモジユラスとする差分をとるよ
うにして、前記ループ伝送システムに存在するフ
レームの個数を検出することを特徴とするループ
伝送システム。 ２ 伝送路に同時に存在するフレーム個数と、前
記フレーム個数をモジユラスとする順序番号をフ
レーム中の領域へ送出するようにしたことを特徴
とする特許請求の範囲第１項記載のループ伝送シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13307479A JPS5657349A (en) | 1979-10-16 | 1979-10-16 | Transmission device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13307479A JPS5657349A (en) | 1979-10-16 | 1979-10-16 | Transmission device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5657349A JPS5657349A (en) | 1981-05-19 |
| JPS6138897B2 true JPS6138897B2 (ja) | 1986-09-01 |
Family
ID=15096230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13307479A Granted JPS5657349A (en) | 1979-10-16 | 1979-10-16 | Transmission device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5657349A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584934B2 (ja) * | 1992-04-27 | 1997-02-26 | 池田物産株式会社 | 車両用シートの安全装置 |
-
1979
- 1979-10-16 JP JP13307479A patent/JPS5657349A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5657349A (en) | 1981-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4924468A (en) | Logic analyzer | |
| US5187725A (en) | Data detector at output of counter | |
| CA1078969A (en) | Method and apparatus for transfer of asynchronously altering data words | |
| JP4369215B2 (ja) | Ｐｅｔ装置 | |
| US5072448A (en) | Quasi-random digital sequence detector | |
| JPH0530224B2 (ja) | ||
| JPS6138896B2 (ja) | ||
| JP3063291B2 (ja) | 回線監視回路 | |
| JPS5935170A (ja) | ポジトロンｃｔ装置 | |
| JP3421715B2 (ja) | 伝送装置 | |
| JPH03147438A (ja) | パターン検出回路 | |
| JP3329158B2 (ja) | ビット誤り測定回路 | |
| JPH0669988A (ja) | アラーム転送方式 | |
| SU763811A1 (ru) | Устройство фазовой синхронизации | |
| JPH04109727A (ja) | ワード識別符号の誤り検出回路 | |
| SU1443745A1 (ru) | Многоканальное устройство дл формировани импульсных последовательностей | |
| JPH04417B2 (ja) | ||
| JPH02275545A (ja) | データ処理システム | |
| SU1418725A1 (ru) | Буферное устройство дл передачи данных | |
| SU1160433A1 (ru) | Коррел ционный измеритель времени запаздывани | |
| JP2655457B2 (ja) | フレーム同期保護回路 | |
| SU670958A2 (ru) | Устройство дл обработки телеизмерительной информации | |
| JP2845768B2 (ja) | 時刻情報同期化装置 | |
| JPH04269676A (ja) | Ｉｃテスターの発生パルスモニタ回路 | |
| JPH03239018A (ja) | 誤り率測定装置 |