JPH04109727A - ワード識別符号の誤り検出回路 - Google Patents

ワード識別符号の誤り検出回路

Info

Publication number
JPH04109727A
JPH04109727A JP2229090A JP22909090A JPH04109727A JP H04109727 A JPH04109727 A JP H04109727A JP 2229090 A JP2229090 A JP 2229090A JP 22909090 A JP22909090 A JP 22909090A JP H04109727 A JPH04109727 A JP H04109727A
Authority
JP
Japan
Prior art keywords
identification code
word identification
signal
error
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2229090A
Other languages
English (en)
Inventor
Toshiaki Terasaka
寺坂 俊明
Satoshi Matsumoto
敏 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2229090A priority Critical patent/JPH04109727A/ja
Publication of JPH04109727A publication Critical patent/JPH04109727A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明はワード識別符号の誤り検出回路に関し、特に
、転送制御信号に同期して連続的に伝送される複数ワー
ドからなるパケットデータのワード識別符号の誤りを検
出するための検出回路に関する。
[従来の技術] データフロー型情報処理装置などのデータ処理装置ある
いはデータ処理システムにおいては、転送制御信号に同
期してパケットデータが伝送される。このパケットデー
タが複数ワードからなる場合には、各ワードにワード識
別符号が付与される。
データ処理装置あるいはデータ処理システム内の各処理
回路は、このワード識別符号によりそのワードが何番目
のワードであるかを識別する。
データ処理装置あるいはデータ処理システムの動作時に
、何らかの原因によりワード識別符号に誤りが発生する
場合がある。ワード識別符号に誤りが発生すると、デー
タ処理装置あるいはデータ処理システム内の各処理回路
が誤動作するため、その誤りを検出し、誤りの発生原因
を調べる必要がある。誤りの発生原因を調べるためには
、通常、誤り発生時のワード識別符号の波形をディジタ
ルオシロスコープ、ロジックアナライザ等の測定器を用
いて観測する。
[発明が解決しようとする課題] しかし、ワード識別符号の誤りがいつ発生するかは分か
らず、また、発生するとも限らない。そのため、誤り発
生の原因を調べるためには、常時測定器によりワード識
別符号を観測している必要がある。したがって、ワード
識別符号の誤りが発生した場合にその原因を調べること
は非常に困難である。
この発明の目的は、ワード識別符号に誤りが発生した場
合にその誤りを自動検出することができる検出回路を提
供することである。
[課題を解決するための手段] この発明にかかるワード識別符号の誤り検出回路は、転
送制御信号に同期して連続的に伝送される複数ワードか
らなるパケットデータのワード識別符号の誤りを検出す
るための検出回路であって、信号発生手段および比較手
段を備える。信号発生手段は、転送制御信号に同期して
正常なワード識別符号に対応する信号を発生する。比較
手段は、複数ワードのワード識別符号を信号発生手段か
ら発生される信号と比較し、ワード識別符号とその信号
とが一致しない場合に誤り検出信号を出力する。
〔作用] 複数ワードからなるパケットデータの伝送では、転送制
御信号に同期して、第1番目のワードから順番に連続的
に伝送される。そのため、ワード識別符号も複数ワード
の伝送に応答して順に変化する。そこで、転送制御信号
に同期して正常なワード識別符号に対応する信号が発生
される。この信号とワード識別符号とを比較することに
より、誤りが発生した場合に誤り検出信号が出力される
この誤り検出信号を測定器のトリガ信号として用いるこ
とができる。
[実施例] 以下、この発明の実施例を図面を参照しながら詳細に説
明する。
第1図はこの発明の一実施例の構成を示すブロック図で
ある。
第1図において、複数のデータ伝送路1o、20.30
が直列に接続されている。これらのデータ伝送路1.0
.20.30によりパケットデータが順に伝送される。
各パケットデータは連続的に伝送される第1ワードPD
Iおよび第2ワードPD2からなる。
データ伝送路10は、データ保持回路11、バッファ1
2および転送制御回路13を含む。同様に、データ伝送
路20は、データ保持回路21、バッファ22および転
送制御回路23を含み、データ伝送路30は、データ保
持回路31、バッファ32および転送制御回路33を含
む。転送制御回路13.23.33の各々は、送信許可
信号AKおよび転送制御信号TCを用いてハンドシェイ
ク型の転送制御を行なう。
データ保持回路11.21.31の各々は、バッファ1
2.22.32の各々を介して対応する転送制御回路1
3.23.33から与えられる転送制御信号TCに同期
して、前段部から与えられるパケットデータを保持し、
そのパケットデータを出力する。このようにして、前段
部のデータ保持回路から後段部のデータ保持回路に順に
パケットデータが伝送される。
データ保持回路11,21.31の各々に与えられる各
ワードの最上位ビットはワード識別符号Wlとして用い
られる。
第1図においては、ワード識別符号Wlの誤りを検出す
るために、検出回路100が接続されている。検出回路
100は、ワード識別符号WIの誤りを検出すると誤り
検出信号DETを発生する。
また、検出回路10oには、誤り検出信号DETをトリ
ガとしてワード識別符号WIの波形を観測するための測
定器200が接続されている。
第2図は、2ワードからなるパケットデータのフィール
ド構成の一例を示す図である。
パケットデータの第1ワードPDIは、オペレーション
コード、ノード番号などの情報を含み、その最上位ビッ
トにワード識別符号WIが設定されている。パケットデ
ータの第2ワードPD2はデータを含み、その最上位ビ
ットにワード識別符号Wlが設定されている。たとえば
、第1ワードPDIのワード識別符号WIは“1”に設
定され、第2ワードのワード識別符号WIは“0”に設
定されている。
第3図は、第1図に示される検出回路100の構成を示
す回路図である。
検出回路100は、インバータ1,6,7、Dタイプフ
リップフロップ2,4.5および排他的論理和(イクス
クルーシブOR)ゲート3を含む。
インバータ1の入力端子には転送制御信号TCが与えら
れ、ゲート3の一方の入力端子にはワード識別符号WI
が与えられる。第1図の実施例では、検出回路100に
は、データ伝送路20から出力される転送制御信号TC
およびワード識別符号WIが与えられる。インバータ1
の出力はフリップフロップ2およびフリップフロップ5
のクロック入力端子CKに与えられる。フリップフロッ
プ2の反転出力端子Qからの出力は入力端子りに与えら
れる。フリップフロップ2の出力端子Qからの出力信号
aはゲート3の他方の入力端子に与えられる。フリップ
フロップ2のセット端子Sには電源電圧V。0が与えら
れ、リセット端子πにはマスクリセット信号MRが与え
られる。フリップフロップ2は転送制御信号TCの反転
信号を2分周する。これにより、出力信号aは、正常な
ワード識別符号に対応する信号となる。
ゲート3の出力信号すはフリップフロップ4の入力端子
りに与えられる。一方、フリップフロップ5の入力端子
りは接地されている。フリップフロップ5の出力端子Q
の出力信号はインバータ6゜7を介して信号Cとしてセ
ット端子Sおよびフリップフロップ4のクロック端子C
Kに与えられる。
フリップフロップ5のリセット端子百には電源電圧vD
Dが与えられる。転送制御信号TCの確定からワード識
別符号WIの確定までには、遅延が発生している。その
ため、フリップフロップ5およびインバータ6.7によ
りインバータ1の出力信号を遅延させ、その遅延された
信号Cをフリップフロップ4のトリがとして与えている
フリップフロップ4のセット端子百には電源電圧vDo
が与えられ、リセット端子Rにはマスクリセット信号■
が与えられる。
フリップフロップ4の出力端子Qからの出力が検出信号
DETとして用いらる。
次に、第3図の検出回路の動作を第4図のタイミングチ
ャートを参照しながら説明する。
転送制御信号TCはアクティブL”である。
また、フリップフロップ2. 4. 5は、クロック端
子CKの入力信号の立上りに応答して入力端子りの入力
信号を保持し、その入力信号を出力端子Qから出力する
。反転出力端干すの出力信号は出力端子Qの出力信号の
反転信号である。
初期状態においては、マスクリセット信号MRが一旦“
L”に立下がりその後″H”に戻る。それにより、フリ
ップフロップ2の反転出力端干すの出力信号は“H”と
なっている。
まず、転送制御信号TCが“L”に立ち下がると、イン
バータ1によりフリップフロップ2のクロック入力端子
CKの入力が“H”に立ち上がる。
それにより、フリップフロップ2の出力信号aが“H”
に立ち上がる。同時に、フリップフロップ2の反転出力
端子Qの出力信号が“L”に立ち下がる。
転送制御信号TCが“H”に立ち上がった後、次に“L
”に立ち下がると、フリップフロップ2の出力信号aは
“L”に立ち下がる。このように、転送制御信号TCが
“L”に立ち下がるごとに、フリップフロップ2の出力
信号aはH″   “L”“H”、 “L”・・・とい
うように交互に変化する。
一方、ワード識別符号WIが正常な場合には、そのワー
ド識別符号WIは、転送制御信号TCの立下がりに応答
して、“H”L”H” “L”・・・というように交互に変化する。ただし、ワ
ード識別符号WIの変化は、転送制御信号TCの立下が
りよりも一定時間遅延する。
ゲート3は、ワード識別符号Wlを出力信号aと比較し
、それらが一致する場合にはその出力信号すを“L”に
し、それらが一致しないならばその出力信号すを“H”
とする。
しかし、ワード識別符号WIと転送制御信号TCとの間
には一定の遅延が発生しているので、ワ−ド識別符号W
■が正常な場合でも、出力信号すが一定期間“H”とな
る。そこで、ゲート3の出力信号すがフリップフロップ
4に与えられ、インバータ1の出力信号を一定時間遅延
させた信号Cにより出力信号6の立上りから偏置時間T
の後フリップフロップ4がトリガされる。その結果、ワ
ード識別符号Wlとaカ信号aとが一致するならば、誤
り検出信号DETが′L”となる。ワード識別符号Wl
と転送制御信号TCとが一致しないならば、誤り検出信
号DETが“H”となる。
このように、ワード識別符号WIに誤りが発生した場合
には、検出回路100により“H”の誤り検出信号DE
Tが発生されるので、その誤り検出信号DETを第1図
に示す測定器200のトリガとして用い、ワード識別符
号WIの波形を観測することができる。
なお、上記実施例では、パケットデータが2ワードから
なる場合を説明しているが、パケットデータが3ワ一ド
以上からなる場合も同様にして、ワード識別符号の誤り
を検出することが可能である。パケットデータが3ワ一
ド以上からなる場合にも、転送制御信号TCに基づいて
正常なワード識別符号に対応する信号を発生し、その信
号をワード識別符号と比較し、その比較結果により誤り
検出信号を出力する。
[発明の効果コ 以上のようにこの発明によれば、ワード識別符号に誤り
が発生した場合に、この誤りを自動的に検出することが
できるので、ワード識別符号の誤りの発見を迅速かつ容
易に行なうことができるとともに、その原因を調べるこ
とが可能となる。したがって、デバッグ期間の大幅な短
縮を図ることができる。
【図面の簡単な説明】
第1図はこの発明の一実施例の全体の構成を示すブロッ
ク図である。第2図は第1図の実施例において伝送され
るパケットデータの各ワードのフィールド構成の一例を
示す図である。第3図は検出回路の構成を示す回路図で
ある。第4図は第3図の検出回路の動作を説明するため
のタイミングチャートである。 図において、1.6.7はインバータ、2,4゜5はD
タイプフリップフロップ、3は排他的論理和ゲート、1
0.20.30はデータ伝送路、100は検出回路、2
00は測定器、TCは転送制御信号、Wlはワード識別
符号、PDIはパケットデータの第1ワード、PD2は
パケットデータの第2ワードを示す。 なお、各図中同一符号は同一または相当部分を示す。 第4図 特許出願人  シャープ株式会社 (正常E1り (’Hり凋艷生a+3

Claims (1)

    【特許請求の範囲】
  1. 転送制御信号に同期して連続的に伝送される複数ワード
    からなるパケットデータのワード識別符号の誤りを検出
    するための検出回路であって、前記転送制御信号に同期
    して正常なワード識別符号に対応する信号を発生する信
    号発生手段と、伝送される複数ワードのワード識別符号
    を前記信号発生手段から発生される前記信号と比較し、
    前記ワード識別符号と前記信号とが一致しない場合に誤
    り検出信号を出力する比較手段とを備える、ワード識別
    符号の誤り検出回路。
JP2229090A 1990-08-29 1990-08-29 ワード識別符号の誤り検出回路 Pending JPH04109727A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2229090A JPH04109727A (ja) 1990-08-29 1990-08-29 ワード識別符号の誤り検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2229090A JPH04109727A (ja) 1990-08-29 1990-08-29 ワード識別符号の誤り検出回路

Publications (1)

Publication Number Publication Date
JPH04109727A true JPH04109727A (ja) 1992-04-10

Family

ID=16886595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2229090A Pending JPH04109727A (ja) 1990-08-29 1990-08-29 ワード識別符号の誤り検出回路

Country Status (1)

Country Link
JP (1) JPH04109727A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022233A (ja) * 1988-06-14 1990-01-08 Fujitsu Ltd データバス監視方式
JPH02131041A (ja) * 1988-11-11 1990-05-18 Nec Corp 交番パターンエラー検出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH022233A (ja) * 1988-06-14 1990-01-08 Fujitsu Ltd データバス監視方式
JPH02131041A (ja) * 1988-11-11 1990-05-18 Nec Corp 交番パターンエラー検出回路

Similar Documents

Publication Publication Date Title
US6292911B1 (en) Error detection scheme for a high-speed data channel
US7757142B2 (en) Self-synchronizing pseudorandom bit sequence checker
JPH0129093B2 (ja)
JPH02272907A (ja) 比較回路
JP2985056B2 (ja) Ic試験装置
JPH0342810B2 (ja)
JPH04109727A (ja) ワード識別符号の誤り検出回路
US7401272B1 (en) Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
JP2000171528A (ja) テスタ
JP3061650B2 (ja) Icテスターの発生パルスモニタ回路
JPH1152015A (ja) 高速半導体集積回路装置のテスト回路
JP2598709B2 (ja) Icの出力パルス幅検査回路
JP3340459B2 (ja) 信号判定装置及び信号判定方法
SU1383368A1 (ru) Устройство дл контрол цифровых блоков
KR100206906B1 (ko) 타이머/카운터 회로
JPS6279377A (ja) タイミング発生回路自己診断装置
TW202438911A (zh) 電子裝置及電子裝置的方法
JPS60160628A (ja) Lsi試験装置
SU1288700A1 (ru) Устройство дл контрол цифровых блоков
JPS63310211A (ja) クロック障害検出回路
JPH03132110A (ja) タイマ故障検出回路
JPH0390873A (ja) タイミング発生装置
JPS6138897B2 (ja)
JPH0484782A (ja) テスト回路
JPH0371740A (ja) 符号誤り付加回路